

UNIVERSIDADE FEDERAL DO PARANÁ SETOR DE TECNOLOGIA DEPARTAMENTO DE ENGENHARIA ELÉTRICA CURSO DE ENGENHARIA ELÉTRICA

Leonardo de Andrade Santos

Projeto de um circuito integrado de um Pré-Distorcedor Digi**bal**seado em polinômio de memória

Curitiba 2024

Leonardo de Andrade Santos

Projeto de um circuito integrado de um Pré-Distorcedo Digitalbaseado em polinômio de memória

Trabalho de conclusão de curso do Curso de Graduação em Engenharia Elétrica da Universidade Federal do Paraná, como exigência parcialpara obtenção do grau de Bacharel em Engenharia Elétrica.

Orientadoræibilla Batista da Luz França Coorientador: Eduardo Gonçalves de Lima

Curitiba 2024

Resumo

A evolução dos sistemas de comunicação sem fio acarretou na implementação de di aplicações móveis e sem fio como desenvolvimento web, aplicação IoT, entre outros. cenáriomelhorar a eficiência energética se torna uma alternativataliesse jázurel os dispositivos móveis que buscam melhorar a autonomia das suas baterias, quanto as estações de rádio base, que buscam reduzir seus desperdício em perdas de calo entanto, uma melhor eficiência energética implica em uma menor linearidade nos sist de amplificação de sinais, presentes nos sistemas transmissores de sinais de rádio. importante de ser ressaltado, pois a banda reservada para aplicações móveis é reduzi forma que para se alcançar maiores taxas de transmissão é necessário alternar estrat modulação tanto da fase, quanto da amplitude da onda portadora. E essas duas condi são conflitosas, já que a modulação AM é sensível a linearidade de forma que quanto linear um sistema ocorrem menos erros de transfeisdaassinuma alternativa para contornar esse obstáculo, que é implementar um sistema, eficiente energeticar e linear é a implementação de um DPD em cascata com Romta Atop objetivo deste trabalho de conclusão de curso é o design de um circuito integrado dedicado um DPD. Para atingir esse objetivo, esse projeto foi dividido em quatro etapas: o este e modelagem dos DPDs, modelagem do DPD em software, implementação do DPD FPGA e finalmente o design do circuito integrado do DPD. Para a modelagem do DPD f utilizada a métrica do NMSE; nela quanto menor o NMSE encontrado mais fiel é o mod com a realidade. Sendo assim, na etapa de modelagem do PA alcançou-se um NMSE -23,57 dBEm seguidaçoi feito o levantamento do número de bits necessários para a realização desses cálculos de forma a minimizar o NMSE. Para isso foi verificado que o apenas 8 bits de resolução do sinal já foi possível alcançar um NMSE próximo do v alcançado em vírgula flutuante. Após feito esses levantamentos foi feita a implemen do circuito em VHDL e validação em FPGA Virtex5 XC5VLX50T, que utilizou um total de 150 registradores, 692 LUTs e 4 unidades DSP48E, operando a uma frequência de MHz. Em seguida seguiu-se para a etapa de síntese lógica a qual resultou em um circ com 1567 células lógicas, com uma área total 🏚 🕏 🛍 🐧 consumo de energia de 1.6 mW, atuando a uma taxa de operação de 33,34 MHz.

Palavras-chave: VHDL, FPGA, DPD.

Abstract

The evolution of wireless communication systems has led to the implementation of va mobile and wireless applications, such as web development and IoT applications, am others. In this context, improving energy efficiency becomes a desirable alternative I for mobile devices aiming to enhance battery autonomy and for base radio stations se to reduce heat loss wasteweerbetter energy efficiency implies lower linearity in the signal amplification systems present in radio signal transmitters. This is significant because the bandwidth allocated for mobile applications is limited, meaning that achie higher transmission rates requires alternating modulation strategies for both the phas amplitude of the carrier wave. These two conditions are conflicting since AM modulate is sensitive to linearity, d the more linear a system this, fewer transmission errors occur. Thus, an alternative to overcoming this challengeimplementing a system th both energy-efficient and linearis the use in its linearis the use in cascade with a Power Amplifier (PA). Therefore, the goal of this undergraduate thesis the design of a dedicated integrated circuit for a DPD. To achieve this goal, the projection was divided into four stages: studying and modeling DPDs, DPD modeling in softwa DPD implementation on FPGA, and finally, designing the DPD integrated circuit. Fo DPD modeling, the NMSE (Normalized Mean Square Error) metric was used, where lower NMSE indicates a model that is more faithful to reality. In the PA modeling stag an NMSE of -23,57 dB was achieved. Next, the number of bits required to perform the calculations while minimizing NMSE was determined. It was found that with only 8 bit of signal resolution, it was already possible to achieve an NMSE close to the floating-p value After this analysishe circuit was implemented in VHDL and validated on an FPGA Virtex5 XC5VLX50T, using a total of 150 register 692 LUTs, and 4 DSP48E units, operating at a frequency of 61,5 MHz. Subsequently, the logical synthesis stage carried out, resulting in a circuit with 1,567 logic cells, a total areanof,280,016 power consumption of 1,6 mW, operating at a frequency of 33,34 MHz.

Palavras-chave: VHDL, FPGA, DPD

Lista de abreviaturas e siglas

DPD Pré-Distorcedor Digital

FPGA Field-Programmable Gate Array (Matriz de Portas Programáveis em

Campo)

PA Amplificador de Potência

RF Radio Frequency (Rádio Frequência)

PARF Amplificador de Potência de Rádio Frequência

HDL Hardware Description Language (Linguagem de Descrição de Hardwar

VHSIC Very High-Speed Integrated Circuit (Circuito Integrado de Velocidade

Muito Elevada)

VHDL VHSIC Hardware Description Language

LUT Look-Up Table

SOP Sum of Products (Soma de Produtos)

LAB Logic Array Block

ALM Adaptive Logic Module

LE Logic Element

HEMT High Electron Mobility Transistor (Transistor de Efeito de Campo de

Heterojunção)

VSA Vector Signal Analyzer (Analisador de Sinal Vetorial)

NMSE Normalized Mean Squared Error (Erro Médio Quadrado Normalizado)

Lista de ilustrações

Figura 1 -	Sistema de transmissão simplificado	10
Figura 2 -	Curva de saída do amplificador	11
Figura 3 -	ilustração do pré-distorcedor em cascata	11
Figura 4 -	Estrutura Interna da FPGA Stratix X da Intel	13
Figura 5 -	Estrutura Interna da FPGA Ultrascale+	14
Figura 6 -	Fluxo de projeto VLSI	15
Figura 7 –	Processo de cálculo da saída	17
Figura 8 –	Modelo do PA em vírgula flutuante	20
Figura 9 –	Gráfico Número de bits x NMSE	20
Figura 10	- Modelo do PA em vírgula fixa	21
Figura 11	- Modelo do DPD em vírgula fixa	21
Figura 12	- Fluxo de cálculo FPGA	22
Figura 13	- Simulação ISE	23
Figura 14	- Simulação FPGA	23
Figura 15	- Circuito lógico	24
Figura 16	- Simulação NcLaunch	25
Figura 17	- Comparação dos sinais calculados em Python e no NcLaunch	25
Figura 18	- QR Code para o repositório do código-fonte	28

Lista de tabelas

Tabela 1-	Utilização dos recursos do FPGA no projeto analisado	22
Tabela 2-	Utilização dos recursos de Células Lógicas	24

Sumário

1	INTRODUÇÃO	8
1.1	Objetivo Geral	8
1.2	Objetivos Específicos · · · · · · · · · · · · · · · · · · ·	9
2	REVISÃO DE LITERATURA	10
2.1	Modelagens Matemáticas	12
2.2	FPGAs	13
2.3	Síntese com as células da tecnologia	15
3	MATERIAL E MÉTODOS	16
3.1	Estudo sobre PA e modelagem matemática	16
3.2	Implementação em software · · · · · · · · · · · · · · · · · · ·	16
3.3	Implementação em FPGA · · · · · · · · · · · · · · · · · · ·	17
3.3.1	Design e Validação do Circuito Lógico	18
4	RESULTADOS E DISCUSSÃO	19
4.1	Modelagem do PA· · · · · · · · · · · · · · · · · · ·	19
4.2	Apuração dos números de bits e resolução do sinal · · · ·	19
4.3	Modelagem do DPD· · · · · · · · · · · · · · · · · ·	21
4.4	Implementação em FPGA · · · · · · · · · · · · · · · · · · ·	22
4.5	Síntese lógica	24
5	CONCLUSÃO	26
6	REFERÊNCIAS	27
	ANEXO A	28

1 Introdução

A evolução dos sistemas de comunicação mopelsjonada pela crescente demanda por comunicações mais rápidas e eficientes, tem levado à implementação d variedade de serviços, incluindo aplicações multimídia, desenvolvimento web e aplic IoT [1]. No entanto, essa evolução também trouxe desafios significativos, como a nece de melhorar a eficiência energética, tanto para dispositivos móveis, visando aume autonomia da bateria, quanto para estações de rádio base, visando reduzir o consum energia devido às perdas de calor. Para atender a essas demandas, estratégias de mo que alteram tanto a fase quanto a amplitude de ondas portadoras em radiofrequêi se tornaram essenciais [2]. Além disso, a modulação na amplitude requer linearidad transmissão para evitar erros e interferências na comunicação entre usuários vizinho Essa complexa tarefa recebire o projetista do PARF (Amplificador de Potência de Rádio Frequência), que enfrenta o desafio de desenvolver um hardware eficiente em t energéticos e linear ao mesmo te**umpa**o, vez que esses dois objetivos podem entrar em conflito [4]. Uma solução para contornar esse desafio é a implementação de un distorcedor de Sinais Digital em Banda Base, que visa compensar a distorção causada PARF [3]. O DPD (Pré-distorcedor Digital) é conectado em cascata ao PARF e reque um modelo de alta precisão e baixa complexidade computarcione presentar as características de transferência direta e inversa do PARF. Existem duas abordagens ¡ modelar o PARF: modelos físicos, que são detalhados e computacionalmente complex modelos empíricos, que se baseiam em medições de entrada e saída do PARF, com m complexidade computacional, mas com uma possível diminuição da precisão. Dev exigências rigorosas de frequência de operpagedelização das operações torna-se essencial, sendo assim, as FPGAs (Matriz de Portas Programáveis em Campo) emerg como uma alternativa viável para a implementação de circuitos pré-distorcedores [5 FPGAs são dispositivos lógicos programáveis que permitem a reconfiguração física componentes de eletrônica digital, acelerando processos e suportando operações para sequenciais. Neste contexto esse projeto foi planejado com os objetivos detalhados a

1.1 Objetivo Geral

O desenvolvimento de um circuito integrado dedicado para um pré-distorce digital na tecnologia BiCMOS 130 nm 8HP.

1.2 Objetivos Específicos

Para alcançar o objetivo geral, este trabalho foi desenvolvido com base nos seg objetivos específicos:

- 1. Modelar com precisão o PA em software;
- 2. Modelar o DPD em software a partir da modelagem do PA;
- 3. Implementar o DPD em hardware (FPGA) utilizando uma HDL;
- 4. Desenvolver a síntese.

2 Revisão de Literatura

A evolução dos sistemas de comunicações sem fio fomentou a implementação diversas aplicações móveis. Neste contexto, melhorar a eficiência energética desses se torna uma característica desejámeto para os dispositivos móveis que buscam melhorar a autonomia das baterias quando para os sistemas de comunicação rádio batendem a perder energia em forma de calor. Sendo assim, o sistema de comunicação ser dividido em 3 sub-sistemas principais: Meio transmissor, Receptor e o Transmis conforme argumentado por [7]. No entanto, este trabalho foca exclusivamente no sistemasmissor, ilustrado pela figura 1, em que observa-se diversos componentes que coro transmissor de sinal. Entre esses elementos o amplificador de potência é o compor de maior demanda energépicase tratar do componente que converte a energia da fonte em energia irradiada pela antena de transmissão. Portanto, a eficiência do siste de transmissão depende diretamente do desempenho do transmissor.




Figura 1 - Sistema de transmissão simplificado

Considerando-se também que a largura de banda reservada para sistemas comunicação sem fio é reduzida a-se desejá veiliza-la da maneira mais eficiente o possívelDiante desse cenárise gundo [2] ó é possívelCançar as maiores taxas utilizando estratégias de modulaçõe alterem tanto a fase quanto a amplitude de uma onda portadora em rádio frequência. Ainda segundo [2], a modulação pela amplite exige linearidade na transmissão para evitar erros e interferência na comunicação entusuários vizinhos. Ante esse panorama, o projetista do PARF se depara com esse desque é desenvolver um hardware eficiente energeticamente e com uma boa lineario que é um compromisso conflitante, conforme descrito por [3]. Esse comportamento se pois um PARF atua de forma eficiente, ou seja, com baixo consumo de energia, na á próxima à de saturação, que é a região em que opera em regimes não lineares, confilustrado pela figura 2.

A fim de contornar esse obstácula dicionada à cadeia de transmissão um método de equalização de sinais, conforme argumentado por [2]. Um exemplo de téculinearização de sinais é a implementação de um pré-distorcedor de sinais digitais em base, o qual apresenta um melhor custo-benefício [2]. Essa técnica consiste em distor sinal de entrada utilizando técnicas de processamento digital, antes que esse modulo




Figura 2 - Curva de saída do amplificador

portadora, de forma compensativa à distorção causada pelo PARF. De maneira sucinta DPD é conectado em cascata ao PARF e é projetado de forma que apresenta a function de inversa ao PARF. Para isso, é necessário um modelo de alta precisão e b complexidade computacional, capaz de representar as características de transferência e inversa de um PARF. Isso significa modelar o seu comportamento real utilizando software. A figura 3 ilustra o processo do um pré-distorcedor digital.




Figura 3 – ilustração do pré-distorcedor em cascata

Segundo [1], existem duas técnicas utilizadas para fazer essa modelagem. Consiste na descrição detalhada do PARIE implica em uma maior complexidade computacional; esses modelos são conhecidos como modelos físicos. A outra aborda conhecida como modelo empírico; este modelo consiste em coletar amostras na el e na saída do PARF em domínio temperatravés destes dados simular um modelo matemático do sistema. Uma das vantagens desse método é sua independência em reao conhecimento prévio da estrutura do PARF, além de apresentar baixa complexida computacional/lesmo que todos os parâmetros do circuito fossem conhecidos e seu equacionamento completo fosse realizado, a obtenção de uma função inversa seria po embora provavelmente mais complexa do que as séries de Volterra. No entanto, sua pode ser ligeiramente afetada pelo modelo asletadocassino pomo a proposta do

projeto é a implementação de um DPD em hardwataz, necessário que o circuito apresente a menor complexidade potoxínelse mais viávezer a implementação utilizando modelagem matemática.

2.1 Modelagens Matemáticas

Séries de Volterra

Segundo [6] série de Volterra pode ser vista como uma extensão multidimensional da série de Taylor para sistemas dinâmicos. A modelagem começa com a representaç sistema através de uma série infinita de integrais convolucionais, em que cada term série corresponde a uma ordem de não linearidade e memória.

A saíday(t) de um sistema pode ser expressa pela equação 2.1:

$$y(t) = h_0 + \sum_{n=1}^{\infty} \sum_{-\infty}^{\infty} \cdots \sum_{-\infty}^{\infty} h_n(\tau_1, \tau_2, \ldots, \eta_n) \tau_{i=1}^{\gamma_n} x(t - i) d\tau_i$$
 (2.1)

onde h_n são os núcleos de Volterra, que caracterizam a resposta do siste ésanpara a ordem de não linearidad ϕt e á a entrada do sistema.

Os núcleos de Volterração funções de várias variáveis que capturam a dinâmica do sistema em diferentes ordens. Para a maioria das aplicações práticas, a série é trui para incluir apenas um número finito de termos, já que a identificação de todos os núo de uma série infinita é impraticável.

Polinômio de memória

Um modelo simples, utilizado na modelagem comportamental simplificada séries de Volterra, considerando apenas componentes unidimensionaise é um modelo compacto, de baixo custo computacional e linear em seus parâmetros. O MP o baixo erro quando aplicado à PAs que apresentam pouco efeito de memória. O DPD e distorsor apresentam uma característica de transferência inversa a do PA [7], portan mesmo modelo pode ser utilizado. A equação 2.2 apresenta o MP conforme apresent

$$y(n) = \sum_{p=1}^{N} \sum_{m=0}^{N} h_{p,m} x(n - n) / x(n - n)^{p-1}$$
 (2.2)

Como a proposta do trabalho é a implementação em hardware desse mode torna-se necessário paralelizar operações aritméticas de forma a alcançar uma tax operação que satisfaça à norma regulamentadora. Nesse contexto, as FPGAs apresentomo uma alternativa viável para a implementação de circuitos pré-distorcedores

¹ Cada termo do somatório é composto por amostras no mesmo instante, pox (ex) éx(nt) |þ: xn − 1)/x(n −1)/; termos bidimensionais são compostos por amostras em instantes de tempos distintos como por exemplo(:n)/x(n −1)/

2.2 FPGAs

Como descrito em [5], FPGAs são uma classe de dispositivos lógicos programáv que permitem a reconfiguração física de seus componentes de eletrônica digital por de uma linguagem de descrição de hardware. Basicamente, as FPGAs consistem em conjunto de subcircuitos digitais interconectapases de realizar diversas funções comuns enquanto oferecem um alto nível de flexibilidade. Devido a essas caracterís FPGAs podem ser utilizadas para aplicações como processamento de imagem em ter real e aprendizado de máquina.

FPGAs têm a capacidade de sintetizar arquiteturas complexas de eletrônica dig resultando em um funcionamento altamente paralelizado que permite um processan rápido com várias portas de entrada e sa de disso elas também suportam o desenvolvimento de códigos sequenciais.

A estrutura interna de uma FPGA é composta fundamentalmente por blocos lógicos interligados ganizados em uma matGada bloco é formado por diversos sub-blocos, que por sua vez contêm os componentes mais básicos da hierarquia. FPG da Intel e da Xilinx possuem nomenclaturas e organizações diferentes para esses blo sub-blocos. Isso é ilustrado na Figura 4 e na Figura 5, que mostram as FPGAs Intel Strat X e Xilinx Ultrascale+, respectivamente. Embora as arquiteturas sejam fundamentalm semelhantes, com a disposição em matriz dos blocos e funcionalidades dos compon fundamentais sendo universais, os blocos lógicos são denominados LAB nas FPGAs da e CLB nas FPGAs da Xilinx. Os sub-blocos são chamados de ALM ou LE, dependendo da FPGA da Intel, e de Slices nas FPGAs da Xilinx.




Figura 4 – Estrutura Interna da FPGA Stratix X da Intel

Os sub-blocos das FPGAs são compostos por LUTs e registradores. As LUTs são compostas por uma árvore binária de multiplexadores 2:1, permitindo o armazename de uma função lógica na forma de SOP. Os registradores são os componentes sínc dos sub-blocoAlém da estrutura menciona GAGAs comumente possuem diversos

Fonte: [5] carry out (*) -0 Slice 1 CLB CLB Stice 2 Macrocel 3 Macrocell 4 (b) Macrocel 5 Macrocel 6 (a) Macrocel 7 CLB: Configurable logic block (*) Carry circuit details not shown Macrocel 8

Figura 5 - Estrutura Interna da FPGA Ultrascale+

módulos integrados, como CPUs, DSPs, memória Flash, PLLs, que aumentam ainda ma as capacidades do FPGA.

As FPGAs são programadas utilizando uma linguagem de descrição de hardwar sendo o VHDL uma das mais comuns para a síntese de circuitos integrados de alta velocidade. Criada por uma iniciativa financiada pelo Departamento de Defesa dos Est Unidos em meados dos anos 80, o VHDL foi a primeira linguagem de descrição de hard padronizada pela IEEE.

A estrutura de um código VHDL consiste em três partes principais: declaração bibliotecas/pacotes, entidade e arquitetura. Na primeira parte, são listadas as bibliot e pacotes necessários para o projeto. As bibliotecas padrão incluem a 'std' e a 'work entidade, que é a interface do sistema, descreve as entradas e saídas e é dividida em partes: parâmetros e conexões. Os parâmetros são valores constantes, como a largu um barramento, que são declarados como genéricos. As conexões, por sua vez, defir transferência de informações e correspondem aos pinos de entrada e saída do circuir a arquitetura é a parte principal do sistema, na qual o circuito é descrito. Nessa se são definidas as atribuições, operações lógicas e aritméticas, comparações, entre Há também uma parte declarativa da si**quex a**presenta uma ampla variedade de declarações possíveis.

Dessa forma, circuitos digitais para processamento de sinais em tempo real muito utilizados em sistemas de comunicações sem ficemplo de aplicação são os DPDs para transmissores sem fio. Os DPDs são baseados em operações matemát que envolvem uma grande quantidade de produtos e tabelas de buscevido às rigorosas exigências de frequência de operação, torna-se fundamental a parale das operações necessárias. Nesse contexto, as FPGAs se mostram uma alternativa v para a implementação de circuitos Despecialmente devido à sua capacidade de

paralelização. Considerando que a paralelização em FPGAs pode alcançar uma tax operação adequada para o uso pretendido, a implementação desse hardware em um lógico dedicado pode oferecer resultados ainda mais eficientes para essa aplicação, o potencial de otimização específica e o desempenho superior de circuitos dedicad relação a arquiteturas reconfiguráveis.

2.3 Síntese com as células da tecnologia

A concepção do circuito lógico do DPD segue o fluxo de projeto VLSI para desig de um circuito integrado de aplicação específica, inclui a descrição do circuito em VH síntese lógica utilizando as células padrão da tecnologia, PAR (*place and route*) e simula comportamentais e temporais. O diagrama do fluxo VLSI que é ilustrado pela figura 6




Figura 6 - Fluxo de projeto VLSI.

No desenvolvimento do circuito, várias etapas são seguidas. Inicialmente, reali a simulação comportamental para assegurar que o circuito descrito em VHDL cumpro requisitos esperados, utilizando um testbench em VHDL e a ferramenta Cadence NCLau Posteriormente, ocorre a síntese lógica a partir do modelo comportamental, emprega a ferramenta Genus para gerar um modelo RTL com células padrão de uma tecnolo específica evando em conta restrições de fáceta, ência e consumo de en Essia. síntese resulta em dois arquivos: um em Verilog, contendo componentes e conexões, com informações de atraso no formato SDF. A simulação pós-síntese é então execupara validar o netlist gerado, utilizando o mesmo testbench da simulação comportamen Na etapa de PARo layout é desenvolvido posicionando as células e estabelecendo a conexões entre elas, com o uso da ferramenta Innovus. Finalmente, na simulação pós o circuito é avaliado considerando as resistências e capacitâncias parasitas. Cada eta

crucial para assegurar o funcionamento correto do circuito.

3 Materiale Métodos

Como mencionado anteriormente, este trabalho teve como objetivo desenv o design de um circuito integrado para um DPD, partindo de um modelo previame validado tanto em software quanto em hardware, especificamente em FPGA. O projeto dividido em quatro etapas principais:

- Estudo sobre PA e modelagem matemática;
- Implementação em software do PA e do DPD;
- Implementação do DPD em FPGA;
- Design e validação do circuito implementado com a tecnologia de 8HP 130nm.

3.1 Estudo sobre PA e modelagem matemática

A etapa consistiu no estudo de modelagens de Amplificadores de potência posteriormente fazer a modelagem do DPD, conforme apresentado no Capítulo 2, na o foi feito todo o levantamento sobre os tipos de modelagem dos DPDs. O objetivo de estudo é entender as diferentes abordagens de modelagem, avaliar seus desempe identificar as mais adequadas para a aplicação em amplificadores de potência.

3.2 Implementação em software

Nesta etapa, implementou-se o modelo DPD em software, utilizando a linguage de programação Python. Esta linguagem amigável é amplamente difundida na comun acadêmica.

Para essa modelagem, foram coletados sinais de entrada e saída de um amplif de potência classe AB, HEMT fabricado com tecnologia GaN. O amplificador foi excitad por um sinaportador de frequência de 900 MHz dulado por um sinate envelope WCDMA 3GPP com aproximadamente 3,84 MHz de largura de læstidados de entrada e saída do amplificador de potência foram medidos usando um VSA Rohde Schwarz com uma taxa de amostragem de 61,44 MHz, conforme disponível em [8].

Em seguida, realizou-se o cálculo da estimativa do sinal utilizando números co vírgula fixa. Para verificar a precisão dessa estimativa em relação ao sinal original, cal se o NMSE.Para essa validaçãos, dados foram inicialmente divididos em conjuntos de extração e validaçãomatriz de extração fogilculada com os dados de extração. Esse cálculo é essencial para a extração dos coeficientes do polinômio de memória.

a extração dos coeficientes, calculou-se o modelo do PA, que foi então validado co dados de validação. O NMSE obtido para um polinômigrale 2 om uma amostra memorizada foi de -23,57 dB.

Em seguida, o algoritmo foi ajustado para operar com números em vírgula fixa o número total de bits foi reajustado para atingir a menor resolução possível, buscan menor NMSE simulado. Por ser tratar de um cálculo em vírgula fixa, fez-se necessário readequação do resultado obtido entre cada multiplicação de forma a manter a resolinicial.

3.3 Implementação em FPGA

Essa etapa implementou-se o DPD em FPGA, o que exige a paralelização das or rações aritméticas. Em cada ciclo de clock, três operações são realizadas simultaneam o sinalatualé elevado ao quadradomazenado em um registrador de deslocamento dentro de uma matriz de extração é alculo do produto de todos os elementos da matriz de extração e a soma dos produtos entre os sinais do mesmo instante e seus respectoeficientes. Esse processo se repetres, correspondendo ao regimbo polinômio de memória. Como consequência, a saída do DPD estará incompleta duranteros primeiro ciclos de clock, pois, nesse intervalo, o cálculo depende de amostras de sinais anteque ainda não foram processadas, resultando em uma saída parcial. A Figura 7 ilus como esse processo está dividido entre cada ciclo de clock.




Figura 7 - Processo de cálculo da saída

Conforme exibido no diagrama, cada etapa do processo fornece os dados nece para a próxima fase do cálculo com um atraso de um ciclo de clock. Contudo, é importante en contra con

matriz que contém todas as potências e amostras anteriores necessárias para o cálculo da saída

destacar que o processo completo demanda ciclos adicionais, uma vez que o sinal de só é registrado na borda de subida seguinte do clock, garantindo a sincronização adec no fluxo de dados.

3.3.1 Design e Validação do Circuito Lógico

O design da síntese lógica do circuito DPD foi realizado seguindo o fluxo VLS utilizando a tecnologia BiCMOS 130 nm 8HP. O processo abrangeu desde a descrição alto nível até a validação final do circuito.

Inicialmente descrição em VHDL feistruturada com base em um modelo comportamental que prioriza a eficiência computacional e a paralelização das operac Essa abordagem assegura que o design inicial seja compatível com as restrições impelas etapas subsequentes de síntese e layout.

A síntese lógica foi conduzida na ferramenta Cadence Genus, utilizando célo padrão otimizadas para a tecnologia alvo. Durante essa etapa, foram exploradas confições alternativas de pipeline e estratégias de paralelização para minimizar atrasos crí e melhorar a taxa de transferência.

Além disso, relatórios detalhados contendo informações sobre área ocupada, sumo de energia e número de células lógicas utilizadas foram gerados ao final da sílógica. Esses relatórios serviram como base para avaliar a eficiência do circuito e originares nas etapas subsequentes, garantindo que o design final atendesse às especificado projeto de forma otimizada.

Após a síntese, os arquivos Verilog e SDF gerados foram analisados em simulac pós-síntese com a ferramenta Cadence NCLaunch. A principal preocupação foi verific impacto do atraso nas operações críticas do DPD, validando o funcionamento lógico s as condições especificadas de temporização.

4 Resultados e Discussão

Conforme mencionado no capítulo 3, o desenvolvimento deste trabalho foi divi em quatro etapa. primeira etapa envolveu o estudo dos DPDs e dos métodos de modelagem associados. Na segunda etapa, essa modelagem foi implementada em so utilizando a linguagem Python. A terceira etapa consistiu na implementação do model DPD selecionado em hardware, empregando a linguagem VHDL. Por fim, na quarta eta foi realizada a síntese lógica para o design do circuito integrado. Este capítulo aprese os resultados obtidos ao longo do desenvolvimento do projeto.

4.1 Modelagem do PA

Para fazer a modelagem em software foi utilizada a linguagem de programa Python. Para isso, separou-se os dados citados na seção 3.2 do capítulo 3, em dade extração e dados de validação, os quais são utilizados para extração dos coeficiem modelo do MP e validação do modelo encontrado, respectivamente. Para fazer a valida do modelo utilizou-se a métrica do NMSE, consiste em calcular o erro quadrático médio do valor medido pelo VSA para o valor calculado pelo modelo. Portanto, qua menor o NMSE mais fiel é o modelo do PA. Nesta etapa obteve-se um NMSE de -23,57 para cálculos em vírgula flutuante, cujo o resultado está presente no gráfico da figura

4.2 Apuração dos números de bits e resolução do sinal

Após concluída a modelagem matemática, foi feita a modelagem do DPD parentão ser feito o levantamento da quantidade de bits necessários para a implementaç. DPD em hardware minimizando os erros de quantização. Para isso foi necessário refaze extração dos coeficientes, mas desta vez com os dados normalizados para valores. 2^{bits}. O resultado desse levantamento está presente no gráfico na figura 9.

Neste gráfico observa-se dois conjuntos de amostras, onde as amostras em apresenta a quantidade total de bits contando com os bits de overflow necessários pa operações de multiplicação, enquanto a curva em vermelho representa a quantida bits de resolução do sinal. Analisando este gráfico observou-se que não existem ga significativos no erro a partir de 7 bits, portanto foi feita a modelagem do PA utilizando ma resolução de 8 bits, que por consequência aumentou o NMSE original para -21.23 O resultado alcançado está ilustrado pela figura 10.




Figura 8 - Modelo do PA em vírgula flutuante




Figura 9 – Gráfico Número de bits x NMSE




Figura 10 - Modelo do PA em vírgula fixa

4.3 Modelagem do DPD

A partir dos resultados obtidos foi possível fazer a modelagem do DPD; para iss foi feito o mesmo processo de modelagem do PA, porém para alcançar a característic transferência inversa PA foi invertida a ordem dos dados de entrada e saída para extra dos coeficientes do DPD. O resultado desta modelagem está ilustrado pela figura 11.




Figura 11 - Modelo do DPD em vírgula fixa

4.4 Implementação em FPGA

Posteriormente, foi desenvolvido o código em VHDL para a implementação FPGA; nessa implementação, cada operação aritmética é realizada de maneira síncror o fluxo dos cálculos desse processo está ilustrado no diagrama da figura 12.




Figura 12 - Fluxo de cálculo FPGA

No primeiro ciclo de clock, o sinal de entrada é registrado e, em seguida, eleva ao quadrado em graus do polinômio. Após essa etapa, o resultado é adicionado a un buffer de matriz de extração, que processa todos os sinais da amostra. Por fim, cada vé multiplicado pelos seus respectivos coeficientes e somado, compondo o sinal de sa

Essa descrição de hardware foi implementada FPGA Virtex5 XC5VLX50T, operando a uma frequência de 62,5 MHz, cujo os recursos lógicos estão sendo mostrado tabela 1 a seguir.

Recursos	Quantidade	Percentual
Registradore	s 150	1%
LUTs	692	2%
DSP48E	4	8%

Tabela 1 - Utilização dos recursos do FPGA no projeto analisado.

Para fazer essa simulação foi feita no Xilinx ISE cujo o resultado está ilustra na Figura 13.

O testbench empregado nesta simulação gera um arquivo de texto contendo sinais de saída, permitindo a validação desses sinais calculados pela FPGA simulados ISE em comparação com os resultados calculados em Python. A diferença entre os si foi avaliada utilizando a métrica NMSE (-16,77 dB). A figura 14 ilustra o resultado dess comparação.

P representa o grau máximo do polinômio utilizado no modelo matemático, que define o número d termos não lineares considerados no processamento do sinal.




Figura 13 - Simulação ISE




Figura 14 - Simulação FPGA

4.5 Síntese lógica

Por fim foi feito a síntese lógica do circuito e a simulação pós síntese lógica primeira parte consistiu na síntese lógica no Genus cujo o resultado está disponíve Figura 15. Já os relatórios de consumo, área e afins estão disponíveis na tabela 2.




Figura 15 - Circuito lógico

Recursos	Valor
Células lógic	a 1567
Consumo	1.6 mW
Área	2811 6 µm²

Tabela 2 - Utilização dos recursos de Células Lógicas.

Esse circuito foimulado utilizando o mesmo *testbench* empregado na etapa anterior de implementação na FPGA, porém desta vez no ambiente NcLaunch do Cade conforme ilustrado na figura 16. A simulação gerou um arquivo de texto com os side saída, permitindo a comparação e validação dos resultados calculados em Pyth simulados na FPGA pelo ISE. A métrica NMSE também foi aplicada nessa simulação pa validar os dados obtidos no NcLaunch em relação aos calculados em Python, resultar em um NMSE de -17,53 dB. A figura 17 apresenta o resultado dessa comparação.

Esse circuito foi simulado atuando a uma taxa de operação de 33,34 MHz, ou s a síntese lógica apresentou um desempenho pior que o apresentado pela FPGA.

Fonte: Autor | Continue | Contin

Figura 16 - Simulação NcLaunch




Figura 17 - Comparação dos sinais calculados em Python e no NcLaunch

5 Conclusão

A evolução dos sistemas de comunicação sem fio tem promovido a implementa de diversos serviços móveis, tornando essencial que esses sistemas operem com r eficiência. Nesse cenário, a implementação de um DPD em cascata com o PA surge o uma alternativa de baixo custo e interessante para melhorar o desempenho desses si O objetivo deste trabalho de conclusão de curso é implementar em hardware um [baseado no modelo de Polinômio de Memória. Para isso, o projeto foi dividido em quat etapas: estudo do DPD e da modelagem matemática, modelagem do DPD em soft implementação do DPD em hardware e, finalmente, design do circuito integrado. Se assim a primeira etapa de desenvolvimento do projeto foi a modelagem do PA em vírg flutuante, utilizando o método do MP, para fazer essa modelagem utilizou-se um polin de 2 grau com uma amostra de memória, para fazer a validação dessa modelagem ut se a métrica do NMSE. Nesta etapa obteve-se um NMSE de -23,57 dB, a próxima eta consiste em otimizar a quantidade de células lógicas utilizadas no processo limitar número de bits utilizados. Nesta etapa observou-se que a partir de 8 bits, não havia m expressiva no NMSE, assim, essa foi a resolução em bits utilizadas para a amostragem sinais, que consequentemente aumentou o NMSE para -21,53 dB. Em seguida foi feit modelagem do DPD em software o qual apresentou um comportamento inverso em re ao do PA. Após isso foi feita a implementação do circuito em VHDL e validação em FPC Virtex5 XC5VLX50T, que utilizou um total de 150 registradores, 692 LUTs e 4 unidade DSP48E, operando a uma frequência de 62,5 MHz. Em seguida seguiu-se para a etapa síntese lógica a qual resultou em um circuito com 1567 células lógica, com uma area de 28116m² e um consumo de energia de 1,6atrula/ndo a uma taxa de operação de 33,34 MHz.Conclui-se, portanto, que o projeto alcançou os resultados esperados, uma implementação eficaz do DPD em hardware, exceto pela taxa de operação da sír lógica esperar-se uma melhor performance, o que não foi observado nas simulações

6 REFERÊNCIAS

- 1 Elton John, "Modelagem comportamed ta implificadores de potência de radiofrequência usando termos unidimensionais e bidimensionais de séries de Volt 2016.
- 2 Peter Kenington, "High Linearity RF Amplifier Design", 2000.
- 3 Steve Cripps, "RF Power Amplifiers for Wireless Communications", 2006.
- 4 Joel Huanca Chavez, "Estudo comparativo entre as arquiteturas de identificação pré-distorcedores digitais através das aprendizagens direta e indireta", 2018.
- 5 Volnei Pedroni, "Eletrônica Digital e VHDL", 2010.
- 6 Eduardo Gonçalves de Lima and Giovanni Ghione, "Behavioral modeling and digit base-band predistortion of RF power amplifiers", 2009.
- 7 Luis Schuartz and Eduardo Lim Aplinômios com Memória de Complexidade Reduzida e sua Aplicação na Pré-distorção Digital de Amplificadores de Potência", 20
- 8 Elton J Bonfim and Eduardo G De Lima, "A Modified Two Dimensional Volterra-Based Series for the Low-Pass Equivalent Behavioral Modeling of RF Power Amplifiers", vol. 4 pp. 27-35, 2016.
- 9 Wayne Wolf, "Modern VLSI Design: IP-Based Design, Fourth Edition", Prentice Hall Modern Semiconductor Design Series.
- 10 Dipankar Raychaudhuri and NarayaMandayam', Frontiers of Wireless and Mobile Communications", *Proceedings of the IEEE*, vol. 100, no. 4, pp. 824-840, April 2012, doi: 10.1109/JPROC.2011.2182095.
- 11 Pedro Silva, "Combinação entre pré-distorção digital e redução de fator de crista p linearização de amplificadores de potência para sistemas de telecomunicações mó 2013.
- 12 Eduardo Gonçalves de Lima and Giovanni Ghione, "Behavioral modeling and digit base-band predistortion of RF power amplifiers", 2009.
- 13 Neil H.E.Weste and David Money Harris, "CMOS VLSI Designicuits and Systems Perspective (4th Edition)", 2010.
- 14 Volnei Pedroni, "Circuit design with VHDL", 2020.

ANEXO A - Link para diretório com o código fonte para cálculos

O código-fonte desenvolvido para os cálculos deste trabalho está disponíve um repositório público na plataforma GitHub.

Link para o repositório: https://github.com/Je-Leo-AS/DPD O repositório contém:

- Código principal para cálculos.
- Scripts auxiliares para validação.
- Documentação técnica.

Para facilitar o acesso, utilize o QR Code abaixo:



Figura 18 - QR Code para o repositório do código-fonte.