Arquitectura I de Computadores Ing. Eduardo Sanabria G.

Contadores digitales

Un contador es un dispositivo hecho a base de Flip Flops que tiene la particularidad de contar *eventos* aprovechando las características de memoria de los FF. Estos sistemas generan un conteo en binario en sus salidas.


Existen contadores asíncronos y síncronos cuya diferencia radica en la forma de colocar la señal que produce el conteo, la cual puede provenir de diversas fuentes. Si se tiene un contador asíncrono, esta señal de activación o conteo se aplica solo a uno de los FF, que a su vez representa el LSB del conteo binario. Si es uno síncrono, esta señal se aplica a todos los FF a la vez.

Para los dos tipos mencionados de contadores hay tres divisiones: Los contadores ascendentes, los descendentes y los que cumplen con los dos funciones a la vez.

Contadores asíncronos

En este contador la señal de conteo (CK) se aplica a un solo FF, el cual debe funcionar como uno tipo T que conmuta con transición negativa. La salida Q de este se conecta con la entrada de CK del siguiente FF, lo cual se repite con los demás que requiera el circuito. Cada salida Q es a la vez cada uno de los dígitos que componen el número que indica el conteo.

Por ejemplo, todos los FF comienzan en 0, que es de donde parte la secuencia de números. Si se usan 4 FF se llega al número 1111 luego de 15 pulsos de CK, para el 16 se reinicia el conteo en 0000. En este momento el FF A (primero) pasa a 0 (haciendo una transición negativa) lo que produce que el FF B lo haga también, y así los demás lo hacen también. Es asíncrono porque los FF no conmutan en sincronía con el CK, solo lo hace el primero, el resto debe esperar a que cambien los anteriores.




Arquitectura I de Computadores Ing. Eduardo Sanabria G.

MOD de un contador.


El módulo (MOD), es el número de estados diferentes por los que pasa un contador en un ciclo completo. Hay un MOD máximo que es el número máximo de estados y es igual a:

MOD máx =
$$2^n$$
 $n = cantidad de FF$

Pero los contadores pueden tener un MOD menor a este, se puede modificar para que omita estados y producir el MOD deseado, sea cual sea. Se realiza usando un método para la detección de la cantidad de estados deseada y usando la terminal de borrado de los FF. Como se sabe, hay FF que tienen entradas asíncronas (que no dependen del CK para gobernar las salidas) que permiten borrar (CLR) o iniciar (PR) un FF.



Se suele usar una NAND para este efecto que va a detectar el estado posterior al deseado, para activar el borrado de los FF al pasar inmediatamente a 0 su salida cuando se presenta la combinación adecuada en sus entradas. Esto dura algunos nanosegundos, luego de los cuales la NAND pasa a 1 pues el número desapareció en sus entradas.




En B hay una transición momentánea, ocasionada por el momentáneo estado 110 antes del borrado. Al ser muy breve no produce ningún efecto a la salida, no se nota en ningún dispositivo. En el 6 puso hay a la salida un 000.

Para este caso la frecuencia en C corresponde la 6 parte de la del CK; en cualquier contador la frecuencia el último FF (el MSB) es la frecuencia de CK dividida entre el MOD del contador. Como se observa en el diagrama de tiempo no es una onda cuadrada simétrica, pues es alta en 2 ciclos del CK y baja en 4.


Contador descendente:

Un conteo descendente se logra usando las salidas invertidas un circuito como el anterior. Así al llegar el 1er pulso de CK, el 1 colocado en las entradas J y K pasa a la salida A, es decir pasa de 0 a 1, pero como al siguiente FF se le conecta la salida negada de A, a la entrada del CK, esta salida negada pasa de 1 a 0, lo cual es una transición negativa que produce que el 1 colocado en sus entradas J y K también pase a la salida. El mismo proceso realiza en los demás FF. De esta forma el contador posee un estado inicial de 111 al llegar el 1er pulso del CK. En el siguiente pulso el primer FF pasa de 1 a 0 y su salida negada de 0 a 1 por tanto B no cambia (le llegan una transición positiva), y al no cambiar B el FF C tampoco cambia, lo que implica que se tiene el estado 110 es decir el siguiente estado regresivo.



Contadores síncronos:

En estos todos los FF se disparan en sincronía con el CK. Poseen una serie de circuitos externos que gobiernan el conteo. Requieren más circuitos pero tienen la ventaja de superar la frecuencia de operación al producir menos retardos.



Conteo	D	С	B	Α
1 2 3	0 0 0	0 0 0	0 1 1	1 0 1
4 5 6 7	0 0 0	1 1 1	0 0 1 1	0 1 0 1
8 9 10 11	1 1 1	0 0 0	0 0 1	0 1 0 1
12 13 14 15	1 1 1	1 1 1	0 0 1 1	0 1 0 1
0	0	0	0	0

El FF C cambia solo cuando A = B = 1 y haya un pulso negativo lo cual pasa cuando esta el conteo 0011 donde tanto A como B pasan a 0, pero se activa C porque tenía un 1 en las entradas, por tanto pasa a 1 (se tiene el conteo 0100).

Lo mismo pasa cuando se tiene 0111, solo que en este caso se tiene un 1 en las entradas del FF D (hay un 1 a la salida de la AND 2) y por eso cambia a 1 para el conteo 1000. Por último cuando está el número 1111 se vuelve a tener un 1 en la salida de la AND 2 por lo que el FF D cambia a 0, y lo mismo pasa con los anteriores FF (0000).

Si se desea uno descendente se usa el mismo método de emplear las salidas negadas de los FF. Si se busca uno que cumpla con los dos tipos solo se habilita mediante compuertas la utilización de un tipo de salidas o del otro tipo a las que se les agrega la señal de CK.

Arquitectura I de Computadores Ing. Eduardo Sanabria G.

Registros

Los registros son circuitos secuenciales constituidos por una serie de biestables conectados en cascada y donde puede distinguirse:

- Una entrada de reloj, común a todos los biestables.
- Entradas síncronas tipo S R o J K. A veces, especialmente cuando las entradas son del tipo S R, se dispone de sólo una entrada síncrona S, obteniéndose la otra R en el propio circuito por un inversor.
- Entradas asíncronas PRESET CLEAR, no siempre necesarias y por lo tanto, no disponibles en algunos tipos de registros.
- Salida o salidas.

Poseen varias aplicaciones prácticas como:

- a. Transmitir y recibir datos en serie y paralelo
- b. Conversión de datos de serie a paralelo y viceversa
- c. Almacenar información

Existen varios tipos de registros que se diferencian por la forma de conectar las entradas y salidas de los FF:

•	Entrada Serie – Salida Serie	SISO
•	Entrada Serie – Salida Paralela	SIPO
•	Entrada Paralela – Salida Paralela	PIPO
•	Entrada Paralela – Salida Serie	PISO

3.4.1. Registros de desplazamiento entrada serie, salida serie

Es el registro de desplazamiento más sencillo, en el que se recibe la información en serie y en la salida los obtenemos también en serie, pero retardados tantos ciclos de reloj como número de biestables compongan el registro. Por ejemplo, en la Figura 3.22, se puede ver un registro de desplazamiento entrada serie, salida serie formado por cuatro flip-flops D activos por flanco de subida.




Figura 3.22. Registro de desplazamiento serie-serie de 4 bits.

Su funcionamiento es el siguiente: supongamos, que al inicio, todos los *flip-flops* están reseteados (Q=0). Cuando se produce el primer flanco de subida de la señal de reloj, el contenido de la entrada del primer *flip-flop* pasa a su salida (a la entrada del segundo *flip-flop*)... Por lo que se puede deducir observando el cronograma de la figura 3.23, que transcurridos cuatro ciclos de reloj, el primer dato leído por la entrada del registro saldrá por la salida. La aplicación de este tipo de registro es como unidades de retardo.




Figura 3.23. Cronograma de un registro de desplazamiento serie-serie.

3.4.2. Registros de desplazamiento entrada serie, salida paralelo

En este tipo de registros, la información se recibe en serie y en la salida la obtenemos en paralelo, una vez transcurridos tantos ciclos de reloj como número de *flip-flops* compongan el registro. Como muestra la Figura 3.24, su circuito es idéntico al registro de desplazamiento serie-serie, con la salvedad, que en este caso la salida la forma la combinación de las salidas de todos los biestables.




Figura 3.24. Registro de desplazamiento serie-paralelo de 4 bits.

Su funcionamiento es idéntico al registro anterior, pero en este caso, al transcurrir los cuatro ciclos de reloj, tenemos a la salida un dato de 4 bits en lugar de uno (Figura 3.25). Una aplicación de estos registros es la conversión de datos serie a paralelo.




Figura 3.25. Cronograma de un registro de desplazamiento serie-paralelo.

3.4.3. Registros de desplazamiento entrada paralelo, salida serie

La información es introducida en el registro en paralelo (simultáneamente en los correspondientes *flip-flops*). Por el contario, en la salida se obtienen estos *bits* en serie, una vez transcurridos tantos ciclos de reloj como número de *flip-flops* compongan el registro.




Figura 3.26. Registro de desplazamiento paralelo-serie de 4 bits.

En la Figura 3.26, se representa un registro de desplazamiento paralelo-serie de 4 bits. Los datos se introducen en paralelo por las líneas D_0 , D_1 , D_2 y D_3 . Estos datos se cargan simultáneamente en los flip-flops cuando la entrada Shift/Loud se pone a nivel bajo y se produce un flanco activo de reloj (las puercas P1, P2 y P3 permiten su paso).




Figura 3.27. Cronograma de un registro de desplazamiento paralelo-serie.

Cuando la entrada Shift/Load esté a nivel alto, las puertas P4, P5 y P6 permiten el desplazamiento en serie hacia la dere-

cha de los bits almacenados, produciéndose la salida de todos los datos una vez transcurridos cuatro ciclos de reloj. La utilidad de estos registros reside a la hora de convertir datos paralelos a serie para poderlos enviar por un 'cable'.

3.4.4. Registros de desplazamiento entrada paralelo, salida paralelo

En este tipo de registros la información es introducida simultáneamente en los *flip-flops* (paralelo) y cuando se produce un flanco activo de la señal de reloj, los datos se obtienen a la salida también en paralelo.

En la Figura 3.28, se muestra un registro de desplazamiento paralelo-paralelo de 4 bits. Los datos introducidos en paralelo por las líneas D_0 , D_1 , D_2 y D_3 , se obtienen en las salidas Q_0 , Q_1 , Q_2 y Q_3 , cuando se produce un flanco activo de reloj.




Figura 3.28. Registro de desplazamiento paralelo-paralelo de 4 bits.