

CPE Lyon – 3ETI

Le 13/05/2022 15:44

Architecture des systèmes à Microprocesseur (S6)

## **Préparation TP4**

NOM Prénom :	
Groupe:	

### Plan mémoire - Décodage Partiel

Faire apparaître sur le schéma la zone mémoire XDATA interne, la zone réservée pour un usage ultérieur et la position dans la mémoire du périphérique d'entrée et du périphérique de sortie, compte tenu du décodagechoisi.

lémoire XDATA		A15 A14 A13 A12 A11
F		1-1-1-1-X-X-X
ı	-000 -> F7FF	1-1-1-1-0-X-X-X
	E800 -> EFFF	1-1-1-0-1-X-X-X
	E000 -> E7FF	1-1-1-0-0-X-X-X
1	D800 -> DFFF	1-1-0-1-1-X-X-X
	0000 -> D7FF	1-1-0-1-0-X-X-X
	C800 -> CFFF	1-1-0-0-1-X-X-X
	C000 -> C7FF	1-1-0-0-0-X-X-X
	8800 -> BFFF	1-0-1-1-1-X-X-X
	3000 -> B7FF	1-0-1-1-0-X-X-X
	4800 -> AFFF	1-0-1-0-1-X-X-X
	4000 -> A7FF	1-0-1-0-0-X-X-X
9	9800 -> 9FFF	1-0-0-1-1-X-X-X
	9000 -> 97FF	1-0-0-1-0-X-X-X
	3800 -> 8FFF	1-0-0-0-1-X-X-X
	3000 -> 87FF	1-0-0-0-0-X-X-X
1 7	7800 -> 7FFF	0-1-1-1-1-X-X-X
	7000 -> 77FF	0-1-1-1-0-X-X-X
	6800 -> 6FFF	0-1-1-0-1-X-X-X
	5000 -> 67FF	0-1-1-0-0-X-X-X
	5800 -> 5FFF	0-1-0-1-1-X-X-X
	5000 -> 57FF	0-1-0-1-0-X-X-X
	4800 -> 4FFF	0-1-0-0-1-X-X-X
	4000 -> 47FF	0-1-0-0-0-X-X-X
3	3800 -> 3FFF	0-0-1-1-1-X-X-X
	3000 -> 37FF	0-0-1-1-0-X-X-X
	2800 -> 2FFF	0-0-1-0-1-X-X-X
	2000 -> 27FF	0-0-1-0-0-X-X-X
1	1800 -> 1FFF	0-0-0-1-1-X-X-X
	1000 -> 17FF	0-0-0-1-0-X-X-X
	0800 -> 0FFF	0-0-0-1-X-X-X
	0000 -> 07FF	0-0-0-0-X-X-X

Si les périphériques d'entrée et de sortie étaient sélectionnés par des signaux de sélection de boitier de type « Chip Select » (/CS), quelles seraient les équations de décodage, compte tenu du décodage partiel utilisé ?

CS Périphérique d'entrée =

CS Périphérique de sortie =



### **CPE Lyon – 3ETI**

Le 13/05/2022 15:44

# Architecture des systèmes à Microprocesseur (S6)

### Adaptation pour le pilotage des circuits HC573.

Pour réaliser les fonctionnalités d'entrée sortie on utilise un circuit 74HC573 aussi bien pour l'entrée que pour la sortie. Ce circuit n'a pas d'entrée de sélection de boitier « Chip Select », par contre il est piloté par Les deux signaux : LE et /OE.

Ecrire les équations de décodage pour les signaux LE et /OE des 2 circuits HC573.

LE HC573 Périphérique d'entrée : LE = /OE HC573 Périphérique d'entrée : /OE =

LE HC573 Périphérique de sortie : LE = /OE HC573 Périphérique de sortie : /OE =


### Intérêt du démultiplexage Adresses basses - Données

Compte tenu du décodage partiel utilisé, est-il nécessaire de faire un démultiplexage des adresses basses ? Expliquez....

### Préparation au schéma électrique - Précisions - Calculs de divers éléments.

Pour la réalisation du décodage mémoire nous vous recommandons l'usage d'un 74HC138. Ce circuit devrait permettre de remplacer **quasiment** toute la petite logique de décodage en simplifiant le câblage. La fiche technique de ce composant est accessible sur le E-campus.

Si vous choisissez de l'utiliser, proposez une solution de branchement sur le symbole ci-dessous.



**Réalisation du schéma électrique** : le schéma doit contenir toutes les informations nécessaires aussi bien pour la compréhension du montage, le câblage et la mise au point (Voir le « *Guide des bonnes pratiques – Laboratoire de TP Electronique* », document accessible sur le E-campus dans la section TP SM3 du module ELN3).

Pour juger de la qualité de votre schéma : un camarade doit être en mesure de faire tout le TP (comprendre, câbler, tester) uniquement avec votre seul schéma, sans devoir consulter d'autres documentations.....