

# Informe Tarea 2:

## Máquinas de Moore y Biestables Tipo D

Asignatura: Arquitectura y Organización de Computadores

Sigla: INF-245

Profesor: Mauricio Solar

Integrantes:

Diego Sánchez, 201773579-1

Jean-Franco Zárate, 201773524-4

# Índice

Introducción.....	3
Desarrollo.....	4
Conclusión.....	7
Anexos.....	8

# Introducción

En electrónica los Biestables son ampliamente utilizados por su capacidad de permanecer en uno estado de manera indefinida cuando este no está siendo sometido a perturbaciones, esta característica permite que un circuito tenga memoria, ya que estos biestables son capaces de almacenar por ejemplo un bit de información, el cual puede representar un contador, un estado, etc.

Por otro lado una máquina de Moore es un autómata de estados finitos la cual tiene la particularidad de que su salida depende únicamente del estado actual de dicha máquina, es decir, no depende de ninguna entrada (como es el caso de una máquina de Mealy), estas máquinas son importantes dentro de la electrónica ya que pueden representar un sistema secuencial síncrono, sistema del cual se diseñan la mayoría de las máquinas electrónicas.

Los estados de una máquina de Moore se pueden almacenar utilizando biestables, y los estados únicamente cambian cuando la señal de un reloj cambia.

El objetivo de la tarea 2 de INF-245 es desarrollar, usando máquinas de Moore y biestables, un contador módulo 8, con una entrada de reset, y un circuito que sea capaz de reconocer secuencias de 4 bits específicas.

## Desarrollo

Para la resolución de los problemas planteados, se realizó el esquema de la máquina de Moore, en donde no se considera una entrada, sólo su estado actual, debido a su estructura, dichos esquemas se encuentran en las figuras a continuación:




Figura 1: Esquema de la máquina de Moore para el primer problema




Figura 2: Esquema de la máquina de Moore para el segundo problema

Posteriormente se realizan las tablas de verdad correspondientes a cada ejercicio, tomando en cuenta una tabla en la cual figura el comportamiento de los flip flops y luego otra donde figura la salida final en base a los valores almacenados en dichos flip flops:

X	A	B	C	S0	S1	S2
0	0	0	0	0	0	1
0	0	0	1	0	1	0
0	0	1	0	0	1	1
0	0	1	1	1	0	0
0	1	0	0	1	0	1
0	1	0	1	1	1	0
0	1	1	0	1	1	1
0	1	1	1	0	0	0
1	0	0	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	0	0	0
1	0	1	1	0	0	0
1	1	0	0	0	0	0
1	1	0	1	0	0	0
1	1	1	0	0	0	0
1	1	1	1	0	0	0

Tabla 1.1: tabla de verdad ejercicio 1

X	A	B	C	S0	S1	S2
0	0	0	0	0	0	0
0	0	0	1	0	1	0
0	0	1	0	0	0	0
0	0	1	1	1	0	0
0	1	0	0	0	0	0
0	1	0	1	0	1	0
0	1	1	0	X	X	X
0	1	1	1	X	X	X
1	0	0	0	0	0	1
1	0	0	1	0	0	1
1	0	1	0	0	1	1
1	0	1	1	1	0	1
1	1	0	0	0	1	1
1	1	0	1	0	0	1
1	1	1	0	X	X	X
1	1	1	1	X	X	X

Tabla 1.2: tabla de verdad ejercicio 2

S0	S1	S2	Z0	Z1	Z2
0	0	0	0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
0	1	1	0	1	1
1	0	0	1	0	0
1	0	1	1	0	1
1	1	0	1	1	0
1	1	1	1	1	1

Tabla 2.1: tabla de salidas ejercicio 1

S0	S1	S2	SF
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	1
1	0	1	1
1	1	0	X
1	1	1	X

Tabla 2.2: tabla de salida ejercicio 2

Luego se realizan los mapas de Karnaugh, donde se busca minimizar el circuito para luego extraer las ecuaciones:

BC\XA	00	01	11	10
00	0	0	0	0
01	0	0	0	0
11	1	X	0	1
10	0	X	0	0

Tabla 3.1.1: Mapa de K para S0, Ejercicio 1

BC\XA	00	01	11	10
00	0	0	0	0
01	1	1	0	0
11	0	0	0	0
10	1	1	0	0

Tabla 3.2.2: Mapa de K para S1, Ejercicio 2

BC\XA	00	01	11	10
00	0	0	1	0
01	1	1	0	0
11	0	X	X	0
10	0	X	X	1

Tabla 3.1.2: Mapa de K para S1, Ejercicio 1

BC\XA	00	01	11	10
00	1	1	0	0
01	0	0	0	0
11	0	0	0	0
10	1	1	0	0

Tabla 3.2.3: Mapa de K para S2, Ejercicio 2

BC\XA	00	01	11	10
00	0	0	1	1
01	0	0	1	1
11	0	X	X	1
10	0	X	X	1

Tabla 3.1.3: Mapa de K para S2, Ejercicio 1

S2\S0	00	01	11	10
S1				
00	0	0	1	1
01	0	0	1	1

Tabla 3.3.1: Mapa de K para Z0, Ejercicio 2

BC\XA	00	01	11	10
00	0	1	0	0
01	0	1	0	0
11	1	0	0	0
10	0	1	0	0

Tabla 3.2.1: Mapa de K para S0, Ejercicio 2

S2\S0	00	01	11	10
S1				
00	0	1	1	0
01	0	1	1	0

Tabla 3.3.2: Mapa de K para Z1, Ejercicio 2

S2\S0	00	01	11	10
S1				
00	0	0	0	0
01	1	1	1	1

Tabla 3.3.3: Mapa de K para Z2, Ejercicio 2

Finalmente se extraen las ecuaciones de los mapas de Karnaugh, y con estas se realizan los circuitos que se encuentran en los Anexos 1 y 2 del presente informe:

Ecuacion 3.1.1	$S_0 = BC$
Ecuacion 3.1.2	$S_1 = \overline{X}BC + \overline{X}AC + XA\overline{C} + XBC\overline{C}$
Ecuacion 3.1.3	$S_2 = X$
Ecuacion 3.2.1	$S_0 = \overline{X}A\overline{B} + \overline{X}ABC + \overline{X}AB\overline{C}$
Ecuacion 3.2.2	$S_1 = \overline{X}BC + \overline{X}CB$
Ecuacion 3.2.3	$S_2 = \overline{X}C$
Ecuacion 3.3.1	$Z_0 = S_0$
Ecuacion 3.3.2	$Z_1 = S_1$
Ecuacion 3.3.3	$Z_2 = S_2$


## Conclusión

Con el desarrollo explicado en la sección anterior se logró construir 2 circuitos secuenciales los cuales cumplen lo pedido en la tarea, el primero de estos circuitos es un contador módulo 8 síncrono el cual se puede ver en el Anexo 1 del informe, el segundo circuito es capaz de detectar una secuencia 1011 o 1010, mostrando un '1' cuando se encuentra una de las 2 secuencias antes mencionadas y un '0' en cualquier otro caso, este circuito se puede ver en el Anexo 2 del informe.

Durante el desarrollo de esta tarea se logró aprender la utilidad de los biestables D y como usarlos, además de poder transformar una máquina de Moore en un circuito secuencial síncrono, gracias a este aprendizaje se logró desarrollar un contador básico síncrono, y también un detector de secuencias binarias, cumpliendo el objetivo de la tarea.

## Anexo

### Anexo 1: Contador Modulo-8.





## Anexo 2: Detector de Secuencia.

