



UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

Facultad de Ciencias

Sistemas Operativos

Fundamentos de Procesamiento Paralelo y Arquitectura RP2040

Práctica 10

Presenta:

Contreras Morales Román Ismael: 1

Rojo Peña Manuel Ianluck: 2

Karina: 3

Profesor:

Javier León Cotonieto

Ayudante laboratorio:

Adrián Martínez Manzo

Grupo: 7004, 2026-2

Fecha de entrega:

25 de mayo, 2026

Introducción

En esta práctica se trabajará acerca del procesamiento paralelo. Se realizaron distintos módulos donde se analizaron situaciones para comprender cómo se organizan, sincronizan y distribuyen las tareas dentro de un sistema concurrente.


En el primer módulo se comparó un modelo secuencial contra uno paralelo utilizando el ejemplo de una receta de ramen, se identificaron las dependencias entre tareas, el camino crítico y el concepto de speedup al dividir el trabajo entre dos núcleos. Posteriormente, en el segundo módulo, se estudiaron problemas clásicos de concurrencia y escalabilidad, como las condiciones de carrera y los cuellos de botella, utilizando ejemplos relacionados con la gestión de eventos y coordinación de trabajadores.

Más adelante, se llevaron los conocimientos teóricos al hardware, investigando mecanismos de comunicación y sincronización entre núcleos, específicamente las FIFOs de hardware y los spinlocks. Finalmente, en el caso de estudio del sistema CNC, se analizó un problema real de pérdida de muestras en un sistema de monitoreo de vibraciones, proponiendo una solución basada en arquitectura dual-core y comunicación mediante FIFOs para separar las tareas críticas de adquisición de datos de las operaciones lentas de impresión serial.

Módulos de Implementación y Análisis Arquitectónico

Módulo 1. Dependencias y Camino Crítico (El Ejercicio de la Receta)


Modelo Secuencial 1 hilo de ejecución



Modelo Paralelo: Dual-Core

2. Modelo Paralelo (Dual-core):

Con dos personas, la distribución óptima es:



Tiempo total: 22 min

Speedup: $\frac{42}{22} = 1.9$
más rápido

La persona 1 comienza hirviendo el agua, mientras la persona 2 corta las verduras, esta termina antes, a los 5 minutos y el del agua a los 10, por lo que la persona 2 cocinando la carne y salsa, mientras que la pasta es cocida por la persona 2, ambos terminando a los 20 minutos. Aquí cualquiera puede servirlo, en particular la persona 1 lo mezcla y sirve, terminando en 22 minutos.

Norma

Módulo 2. Escalabilidad y Cuellos de Botella (Gestión de Eventos)

Topología Simétrica (Condición de Carrera)

										Sistemas Operativos				
										21	05	2026		

Módulo 2: Escalabilidad y Cuellos de Botella
Gestión de eventos

1. Topología simétrica: Cuando los 20 trabajadores intentan entrar y salir por la misma puerta abatible simultáneamente, se genera un atasco físico, es decir que chocan, se estoran y realentizan el flujo de trabajo.

En sistemas operativos este problema se llama o se le conoce como Condición de carrera, múltiples procesos o hilos intentan usar el mismo recurso al mismo tiempo sin ninguna coordinación.

Topología Administrador-Trabajador (Cuello de Botella)

2. Topología Administrador-Trabajador: Con $N=100$, el único Administrador que toma y coordina todos los pedidos se vuelve el punto de falla del sistema. Sin importar cuántos trabajadores haya disponibles, todos dependen de una sola persona para recibir instrucciones. El admin no puede atender a 100 clientes al mismo tiempo, así que la cola de espera crece indefinidamente.

Esto se conoce como Cuello de Botella en el nodo central, agregar más trabajadores empeora el rendimiento porque el limitante es el coordinador no los trabajadores. El sistema deja de escalar eficientemente. Equivale en sistemas operativos a un proceso coordinador central saturado.

Módulo 3. Transición al Hardware (Raspberry Pi Pico RP2040)

FIFOs (Hardware Inter-core Mailbox)

Sistemas Operativos		
21	05	2026

Módulo 3: Transición al Hardware
Raspberry Pi Pico RP2040

1. **FIFOs de Hardware:** El RP2040 cuenta con dos FIFOs de Hardware (Inter-core Mailbox), una por dirección, core 0 $\rightarrow$ core 1, core 1 $\rightarrow$ Core 0, cada FIFO tiene 32 bits de ancho y 8 entradas de profundidad. Un núcleo escribe un dato con `multi_core_fifo_push_blocking()` y el otro lee con `multi_core_fifo_pop_blocking()`. Si la FIFO está llena, el que escribe espera; si está vacía, el que lee espera. Esto garantiza comunicación ordenada y sincronizada sin necesidad de variables globales compartidas (que causarían Race Condition), la operación es atómica por hardware.

Spinlocks (Hardware Mutex)

2. **Spinlocks (Hardware Mutex):** Si ambos núcleos intentan modificar la misma dirección de memoria o usar el mismo periférico al mismo tiempo sin protección, se produce una Condición de Carrera, los datos se corrompen o resultan inconsistentes como ya vimos. El RP2040 tiene 32 spinlocks de hardware que funcionan como candados binarios atómicos. Cuando el Core 0 solicita el lock, el hardware lo marca como ocupado y lo devuelve con valor 1. Si el Core 1 lo solicita en ese momento, obtiene 0 y entra en busy-waiting hasta que el Core 0 libere el lock. La operación de tomar el lock es atómica en el silicio; es imposible que dos núcleos lo adquirieran al mismo tiempo incluso si lo solicitan en el mismo ciclo de reloj.