UNIVERSIDAD NACIONAL AUTÓNOMA DE MÉXICO

Facultad de Ciencias

Sistemas Operativos

Ejercicio ayudantía 17 feb

Ejercicio 14. Memory Managment

Presenta:

Ramírez Juárez María Fernanda - 321204747

Rojo Peña Manuel Ianluck - 118005762

Profesor:

Javier León Cotonieto

Ayudante laboratorio:

Fernanda Garduño Ballesteros

Grupo: 7004, 2026-2

Fecha de entrega:

13 de febrero, 2026

Ejercicio 14

Se te proporcionan los siguientes datos sobre un sistema de memoria virtual:

(a) La TLB puede almacenar 1024 entradas y se puede acceder a ella en 1 ciclo de reloj (1 ns).

(b) Una entrada en la tabla de páginas puede encontrarse en 100 ciclos de reloj o 100 ns.

(c) El tiempo promedio de reemplazo de página es de 6 ms.

Si el 99 % de las referencias a páginas son resueltas por la TLB, y solo el 0,01 % de ellas producen un fallo de página (page fault), ¿cuál es el tiempo efectivo de traducción de direcciones?

Memoria Virtual

La **memoria virtual** es una técnica del sistema operativo que separa el espacio de direcciones *lógico* (lo que el proceso "cree" que tiene) del espacio de direcciones *físico* (la RAM real disponible), gracias a ello, un proceso puede usar más memoria de la que existe físicamente. El **SO** divide ese espacio en bloques de tamaño fijo llamados **páginas** (*pages*) y los almacena, según se necesiten, tanto en RAM como en disco.

Cuando un proceso referencia una dirección, el hardware necesita *traducir* esa dirección virtual a su dirección física correspondiente. Esa traducción se realiza mediante la **tabla de páginas** (*page table*), una estructura de datos almacenada en RAM.

Tabla de Páginas (*Page Table*)

- Cada entrada (PTE, *Page Table Entry*) mapea un número de página virtual a un número de marco físico (*frame*) que la contiene en RAM, también guarda bits de control (*presente/ausente*, permisos de lectura/escritura, bit de referencia,etc).
- La tabla de páginas reside en *RAM*, consultarla implica un acceso a memoria principal, lo que cuesta **100 ns** en este ejercicio.
- Si la página referenciada **no está en RAM** (bit de validez = 0), se produce un **fallo de página** (*page fault*) y el SO debe traerla desde disco, con un costo altísimo (**6 ms** = 6,000,000 ns).

Por lo tanto, acceder a la tabla de páginas implica una lectura adicional a la RAM *antes* de acceder al dato real, esto duplica (o más) el tiempo de acceso a memoria.

TLB — Translation Lookaside Buffer

La **TLB** (*Translation Lookaside Buffer*) es una memoria caché de alta velocidad integrada en la **MMU** (*Memory Management Unit*) del procesador que almacena las traducciones más recientes de página virtual → marco físico, de modo que no sea necesario consultar la tabla de páginas en RAM en cada acceso; si la traducción ya está ahí, se obtiene en **un solo ciclo de reloj (1 ns)**.

- Cada entrada de la TLB contiene: número de página virtual, número de marco físico y bits de validez/permiso.
- El acceso a la TLB es **extremadamente rápido**: típicamente 1 ciclo de reloj ($\approx 1\,\text{ns}$ en hardware moderno).
- Su tamaño es reducido (32 a 2048 entradas), así que solo guarda un subconjunto del espacio de páginas.

El flujo de traducción con **TLB** es el siguiente:

Flujo traducción con TLB

1. La CPU genera una dirección virtual con número de página p.
2. Se consulta el TLB con p:
   - **TLB Hit**: la página buscada *está* en la TLB, la traducción toma **1 ns**, no se accede a la tabla de páginas.
   - **TLB Miss**: la página *no* está en la TLB, se debe consultar la tabla de páginas en RAM (**+100 ns**). Luego se actualiza la TLB con la nueva entrada.
   - **Page Fault**: además de no estar en la TLB, la página *tampoco está en RAM* (está en disco), por lo que el SO debe cargarla, lo que cuesta **+6 ms** (varios órdenes de magnitud más lento).

En este caso, el **TLB** tiene capacidad para **1024 entradas**, dado que las páginas típicamente son de *4 KB*, un **TLB** de 1024 entradas puede cubrir hasta $1024 \times 4\,\text{KB} = 4\,\text{MB}$ de espacio de trabajo sin fallos. Cuanto mayor es el TLB, mayor es la probabilidad de acierto (*hit rate*).

Datos del Problema

El enunciado nos da las siguientes tasas sobre el total de referencias a memoria:

Evento	Probabilidad	Símbolo
TLB hit	99 %	P_{hit}
Page fault	0,01 %	P_{fault}
TLB miss sin page fault	?	P_{miss}

Como las tres situaciones son mutuamente excluyentes y cubren el 100 % de los casos:

$$P_{\text{hit}} + P_{\text{miss}} + P_{\text{fault}} = 1$$

$$P_{\text{miss}} = 1 - P_{\text{hit}} - P_{\text{fault}} = 1 - 0{,}99 - 0{,}0001 = \mathbf{0{,}0099} \quad (0{,}99\,\%)$$

Es decir, de cada 10 000 referencias:

- **9 900** son resueltas por la TLB directamente.
- **99** requieren ir a la tabla de páginas en RAM (TLB miss, no fault).
- **1** provoca un fallo de página (page fault).

Tiempo de cada caso

Tiempo Efectivo de Acceso (EAT)

El **Tiempo Efectivo de Acceso** (*Effective Access Time*, EAT) es el promedio ponderado de los tiempos de acceso, donde los pesos son las probabilidades de que ocurra cada escenario:

$$\text{EAT} = \sum_i P_i \cdot T_i$$

Este valor representa cuánto tarda, **en promedio**, una referencia a memoria en ser resuelta, considerando los efectos de la **TLB**, la tabla de páginas y los fallos de página.

Caso	Prob.	Componentes del tiempo	Tiempo (ns)
TLB hit	0,99	Solo TLB	1
TLB miss	0,0099	TLB + page table	$1 + 100 = 101$
Page fault	0,0001	TLB + page table + reemplazo de página	$1 + 100 + 6{,}000{,}000 = 6{,}000{,}101$

Cálculo del tiempo efectivo de traducción

$$T_{\text{efectivo}} = P_{\text{hit}} \cdot T_{\text{hit}} + P_{\text{miss}} \cdot T_{\text{miss}} + P_{\text{fault}} \cdot T_{\text{fault}}$$

Sustituyendo los valores:

$$
\begin{aligned}
T_{\text{efectivo}} &= (0.99) \times (1) + (0.0099) \times (101) + (0.0001) \times (6.000.101) \\
&= 0.99 + 0.9999 + 600.0101 \\
&\approx \boxed{602{,}00 \text{ ns}}
\end{aligned}
$$

Desglose visual de la contribución de cada término

Término	**Contribución (ns)**	**Porcentaje del EAT %**
TLB hit	0.99	$\approx 0.16\,\%$
TLB miss	0.9999	$\approx 0.17\,\%$
Page fault	600.01	$\approx 99.67\,\%$
Total	**601.9999**	$100\,\%$

Conclusiones

1. **El page fault domina el EAT.** Aunque ocurre solo en 1 de cada 10 000 referencias (el 0,01 % de las veces), su enorme costo (6 ms = 6,000,000 ns) hace que **dominen el 99,67 % del tiempo efectivo total**). Reducir la tasa de page fault (aumentando RAM o mejorando el algoritmo de reemplazo) es la optimización más impactante posible.

2. **La TLB es extraordinariamente efectiva.** Con un 99 % de *hit rate*, los accesos normales cuestan prácticamente lo mismo que un simple acceso de 1 ns. Sin **TLB**, cada acceso costaría al menos 101 ns (un acceso adicional a RAM para la tabla de páginas).

3. **Jerarquía de costos:** El disco es **60,000** veces más lento que la RAM y **6,000,000** veces más lento que la TLB.

Respuesta final:

El tiempo efectivo de traducción de direcciones es aproximadamente:

$$\boxed{T_{\text{efectivo}} \approx 602\,\text{ns}}$$

El principal factor que eleva el EAT es el (*page fault*) que, aunque infrecuente, impone un costo tan elevado que domina completamente el promedio.