

Wydział Elektroniki i Technik Informacyjnych

Politechnika Warszawska

PUF — Programowanie Układów FPGA

Symulacja implementacji interfejsu SPI i modułu akcelerometru ADXL345 na FPGA Cmod S7

CMOD + ADXL345 + SPI

Wiktor Chocianowicz 318501

Michał Jędrzejczyk 318519 Spis treści Spis treści

Spis treści

1 Informacje wstępne										
	1.1	Opis projektu	4							
	1.2	1 1 0								
	1.3	Podział zadań	4							
	1.4	Wstęp teoretyczny	4							
		1.4.1 Zaimplementowany interfejs	4							
		1.4.2 Schemat ramki danych	Ę							
		1.4.3 Chronometraż	6							
	1.5	Środowisko	6							
2	Sch	emat blokowy	7							
3	Opi	sy modułów	7							
	3.1^{-}	SPImaster	7							
		3.1.1 Funkcjonalność	8							
		3.1.2 Porty	8							
		3.1.3 Implementacja	8							
	3.2	- · · · · · · · · · · · · · · · · · · ·	11							
		3.2.1 Funkcjonalność	11							
		3.2.2 Porty	11							
		v	12							
	3.3	1 0	14							
			14							
			14							
		v	14							
	3.4	- v	15							
			15							
		·	15							
		v	15							
	3.5	1 "	16							
		•	16							
		· ·	16							
			16							
4	Syn	o	18							
	4.1		18							
	4.2	Struktura katalogów projektu	19							
	4.3	Testbench	19							
	1.1	Ramka danych	20							

Spis	Spis	tresci		
1	1 5	Emulator akcelerometru		ດ1
4	1.6	Konwersja na wartość bitową ze znakiem		22

1 Informacje wstępne

1.1 Opis projektu

Opisywana część projektu zakłada zaimplementowanie funkcjonalnego interfejsu SPI, w tym wszystkich wymaganych przez interfejs modułów, jak również zaimplementowanie symulatora wybranego pmoda akcelerometru. Celem, pozaimplementacyjnym, jest wykonanie odpowiednich symulacji i określenie poprawności przebiegu przesyłu danych między modułami.

1.2 Zakładana funkcjonalność

Zakładamy, że wgrany na FPGA kod poskutkuje prawidłowym odbiorem danych z wybranego pmoda, które następnie będzie można wyświetlić na konsoli debugującej ILA w środowisku Vivado.

1.3 Podział zadań

Moduł	Wykonawca
SPImaster	Wiktor Chocianowicz
PmodACL	Michał Jędrzejczyk
SPIconverter	Michał Jędrzejczyk
debouncer	Wiktor Chocianowicz
top	Michał Jędrzejczyk

testbench

Wiktor Chocianowicz

Tabela 1: Zaimplementowane modułu i odpowiadający im wykonawca.

1.4 Wstęp teoretyczny

1.4.1 Zaimplementowany interfejs

W projekcie wykorzystany został interfejs SPI w trybie 4-Wire o polaryzacji CPOL = 1 i fazie CPHA = 1. Zasada działania interfejsu opiera się na dwóch rejestrach przesuwnych — odbioru i przesyłu. Proces rozpoczyna się wraz z ustaleniem wartości 0 na pinie CS. Dane aktualizowane są na zboczu opadającym i próbkowane na zboczu narastającym. Pierwsze 8 bitów wystawianych jest przez moduł mastera na linię MOSI, pierwszy, zaczynając od MSB, to bit zapisu lub odczytu z rejestru, drugi to wybór transmisji "multi-byte", następne 6 bitów przeznaczone jest dla adresu rejestru. W zależności od wybranego trybu następuje zapis kolejnych 8 bitów do rejestru wysyłanych po linii MOSI lub odczyt 8 bitów z linii MISO, obsługiwanej przez pmod. Koniec transmisji zawiadamia ustalenie wartości 1 na pinie CS.

Zaimplementowany moduł mastera odczytuje dane z pmoda cyklicznie od zerowego rejestru dla osi x, po pierwszy rejestr osi z. Po zakończeniu proces powtarza się dla każdego rejestru. Pmod nie jest konfigurowany przed rozpoczęciem procesu czytania, co oznacza, że w rejestrach konfiguracyjnych znajdują się domyślne wartości, które można odczytać z karty katalogowej akcelerometru.

Planowo interfejs zaimplementowany jest na częstotliwość 2,5 MHz.

1.4.2 Schemat ramki danych




Figure 37. SPI 4-Wire Write




Figure 38. SPI 4-Wire Read

Rysunek 1: Ramka danych z karty katalogowej akcelerometru, s. 15. https://www.analog.com/media/en/technical-documentation/data-sheets/ADXL345.pdf

Jedna ramka przesyłu danych składa się z 16 zboczy narastających i opadających zegara sclk. Przykładową ramkę danych zaimplementowanego interfejsu można zobaczyć na Rys. (9).

1.4.3 Chronometraż

Table 10. SPI Timing $(T_A = 25^{\circ}\text{C}, V_S = 2.5 \text{ V}, V_{DD \text{ I/O}} = 1.8 \text{ V})^1$

	Limi	Limit ^{2, 3}		
Parameter	Min	Max	Unit	Description
f _{SCLK}		5	MHz	SPI clock frequency
t _{SCLK}	200		ns	1/(SPI clock frequency) mark-space ratio for the SCLK input is 40/60 to 60/40
t _{DELAY}	5		ns	CS falling edge to SCLK falling edge
t _{QUIET}	5		ns	SCLK rising edge to $\overline{\text{CS}}$ rising edge
t _{DIS}		10	ns	CS rising edge to SDO disabled
t _{CS,DIS}	150		ns	$\overline{\text{CS}}$ deassertion between SPI communications
ts	0.3 × t _{SCLK}		ns	SCLK low pulse width (space)
t _M	0.3 × t _{SCLK}		ns	SCLK high pulse width (mark)
t _{SETUP}	5		ns	SDI valid before SCLK rising edge
t _{HOLD}	5		ns	SDI valid after SCLK rising edge
t_{SDO}		40	ns	SCLK falling edge to SDO/SDIO output transition
t_R^4		20	ns	SDO/SDIO output high to output low transition
t_F^4		20	ns	SDO/SDIO output low to output high transition

¹ The $\overline{\text{CS}}$, SCLK, SDI, and SDO pins are not internally pulled up or down; they must be driven for proper operation.

Rysunek 2: Chronometraż z karty katalogowej akcelerometru, s. 16. https://www.analog.com/media/en/technical-documentation/data-sheets/ADXL345.pdf

1.5 Środowisko


Projekt został napisany z użyciem środowiska **Visual Studio Code** i kompilatora **ghdl** na platformach Windows i Ubuntu Linux. Końcowe symulacje przeprowadzone zostały na platformie Linux z użyciem **GTKWave**. Do uzyskania schematu blokowego i blokowej reprezentacji modułów wykorzystane zostało środowisko **Xilinx Vivado**.

² Limits based on characterization results, characterized with f_{SCLK} = 5 MHz and bus load capacitance of 100 pF; not production tested.

³ The timing values are measured corresponding to the input thresholds (V_{IL} and V_{IH}) given in Table 9.

⁴ Output rise and fall times measured with capacitive load of 150 pF.


2 Schemat blokowy



Rysunek 3: Schemat blokowy układu.

3 Opisy modułów

3.1 SPImaster



Rysunek 4: Blokowe przedstawienie modułu.

3.1.1 Funkcjonalność

Moduł, poza implementacją funkcjonalności mastera, implementuje również interfejs SPI. Komponent steruje odczytem danych z rejestrów pmoda, generuje sygnał sclk, zarządza procesami nadawania i odczytu danych z linii mosi i miso. Zebrane dane w jednostkach LSB kierowane sa do syntezowalnego modułu konwertera.

3.1.2 Porty

```
21
    port (
      -- SPI signals
22
              : in STD_LOGIC;
                                                                          -- Clock signal
23
      clk
24
      reset
                 : in STD_LOGIC;
                                                                           -- Reset signal
25
                 : out STD_LOGIC := '1';
                                                                          -- Chip select
      signal
26
      sclk
                 : out STD_LOGIC := '1';
                                                                           -- Serial clock
      signal
                 : out STD_LOGIC := '0';
                                                                           -- Master Out Slave
      In signal
                 : in STD_LOGIC;
                                                                           -- Master In Slave
      miso
28
      Out signal
      read_data : in STD_LOGIC;
                                                                          -- Start reading
29
      data from adxl
      xaxis_data : out STD_LOGIC_VECTOR(9 downto 0) := (others => '0'); -- X axis data
30
      yaxis_data : out STD_LOGIC_VECTOR(9 downto 0) := (others => '0'); -- Y axis data
31
      zaxis_data : out STD_LOGIC_VECTOR(9 downto 0) := (others => '0') -- Z axis data
32
33
```

3.1.3 Implementacja

Jednym z procesów mastera jest generacja sygnału sclk wykorzystywanego jako zegar interfejsu. Proces implementuje prosty prescaler.

Skrypt 1: Generacja sclk.

Do poprawnego działania interfejsu wymagana jest również poprzednia, względem ostatniego cyklu zegara clk, wartość sygnału sclk:

```
r_sclk_prev <= r_sclk;
```

Wartość prescalera jest parametryzowalna i domyślnie przyjmuje wartość pozwalającą na uzyskanie zegara 2,5 MHz.

```
PRESCALER : STD_LOGIC_VECTOR(7 downto 0) := X"28"; -- 2.5 MHz (Int. clock over 100 MHz)
```

Zegar generowany jest tylko w momencie ustalenia 0 na cs. W pozostałych przypadkach zegar sclk ustalony jest na wartość 1.

Proces wysyłania danych zaimplementowany jest w zależności od opadającego zbocza zegara sclk i ilości zliczonych zboczy opadających. Dane wysyłane są na linię mosi z ostatniego bitu bufora, który następnie zostaje przesunięty poprzez dodanie 0 na końcu wektora. Po zakończeniu procesu wysyłania zwracana jest flaga r_transmit_done.

```
-- What to do in transmitting state
220
                if r_sclk_prev = '1' and r_sclk = '0' and r_falling_edge_counter <
221
        NR_OF_EDGES then
222
                  mosi
                                            <= transmit_buffer(15);</pre>
                   transmit_buffer
                                           <= transmit_buffer(14 downto 0) & '0';</pre>
223
                   r_falling_edge_counter <= r_falling_edge_counter + '1';</pre>
224
                 \verb|elsif r_falling_edge_counter = NR_OF_EDGES | then \\
225
                  r_transmit_done <= '1';
226
                 end if:
```

Proces odbioru danych zaimplementowany jest w zależności od narastającego zbocza zegara sclk i ilości zliczonych zboczy narastających. Dane odbierane są z linii miso do zerowego bitu bufora poprzez dodanie odebranego bitu na koniec wektora. Po zakończeniu procesu odbioru zwracana jest flaga r_read_done.

```
-- What to do in receiving state
267
                if r_sclk_prev = '0' and r_sclk = '1' and r_rising_edge_counter <= X"7" then
268
269
                  r_rising_edge_counter
       r_rising_edge_counter + '1';
               elsif r_sclk_prev = '0' and r_sclk = '1' and r_rising_edge_counter > X"7"
270
       then
                                         <= receive_buffer(14 downto 0) & miso;
271
                  receive buffer
                  r_rising_edge_counter <= r_rising_edge_counter + '1';</pre>
272
                \verb|elsif r_rising_edge_counter = NR_OF_EDGES | then \\
273
                  r_read_done <= '1';
```

Proces odbioru jest również uzależniony od aktualnego cyklu. Dany cykl informuje o aktualnie odczytywanym rejestrze. Po zakończeniu odczytu w bloku case zawartość odczytanego bufora kopiowana jest do buforów wyjściowych do konwertera.

```
case DATA_CYCLE is
276
                     when X"0" =>
277
                       if r_can_copy_data = '0' then
278
                         xaxis_data(7 downto 0) <= receive_buffer(7 downto 0);</pre>
279
                       end if:
280
                       r_can_copy_data <= '1';
281
282
                     when X"1" =>
                       if r_can_copy_data = '0' then
284
                         xaxis_data(9 downto 8) <= receive_buffer(1 downto 0);</pre>
285
286
                       end if:
                       r_can_copy_data <= '1';
```

Wybór odczytywanego rejestru, jak również obsługa linii cs rozpoczynającej proces przesyłu danych obsługiwana jest poprzez oddzielny proces. Odczyt danych jest zależny od


flagi sterowanej przez zewnętrzny przycisk. W momencie ustalenia flagi proces ustawia cs na 0 i czeka na zgłoszenie flag przez procesy odczytu i nadawania. Wówczas cs ustawiane jest na 1, odczekiwany jest minimalny czas pomiędzy transmisją danych i ponownie uruchamiany jest proces, tym razem dla innego rejestru do odczytu danych.

```
-- Read data process
84
     read_acl_process : process (clk)
86
     begin
        if rising_edge(clk) then
87
          if reset = '1' then
88
                      <= '1';
89
            READ_STATE <= idle;</pre>
91
          else
            case READ_STATE is
93
              when idle =>
                if read_data = '1' then
94
95
                  READ_STATE <= reading;</pre>
                 end if:
96
                cs <= '1';
97
98
                 case DATA_CYCLE is
99
                   when X"0" =>
100
                    r_transmit_buffer <= DATAXO;
101
102
                   when X"1" =>
103
                     r_transmit_buffer <= DATAX1;
104
105
                   when X"2" =>
106
107
                     r_transmit_buffer <= DATAY0;</pre>
108
109
                   when X"3" =>
                    r_transmit_buffer <= DATAY1;
110
111
                   when X"4" =>
112
                     r_transmit_buffer <= DATAZO;
113
                   when X"5" =>
115
                     r_transmit_buffer <= DATAZ1;
116
117
                   when others =>
118
                    r_transmit_buffer <= DATAXO;
                 end case;
120
122
              when reading =>
                if r_delay_counter = DELAY_COUNTER then
123
124
                   cs
                                    <= '0':
                                    <= waiting;
                   READ_STATE
125
126
                   r_delay_counter <= (others => '0');
127
                 else
                  r_delay_counter <= r_delay_counter + '1';</pre>
128
129
                 end if;
130
              when waiting =>
131
                if r_transmit_done = '1' and r_read_done = '1' then
132
                  READ_STATE <= idle;</pre>
133
                  if DATA_CYCLE = X"5" then
134
                     DATA_CYCLE <= (others => '0');
135
136
                   else
                    DATA_CYCLE <= DATA_CYCLE + '1';
137
                   end if;
```

3.2 PmodACL 3 Opisy modułów

```
139 end if;
140 end case;
141 end if;
142 end if;
143 end process;
```

3.2 PmodACL



Rysunek 5: Blokowe przedstawienie modułu.

3.2.1 Funkcjonalność

Moduł PmodACL jest emulatorem akcelerometru, z którym docelowo komunikujemy się. Jest on połączony przez interfejs SPI z modułem SPImaster, odbiera on adresy rejestrów od modułu SPImaster i zwraca ustawione wartości dla danych osi.

3.2.2 Porty

```
16 port (
17 clk : in STD_LOGIC; -- Emulator clock signal 100MHz
18 cs : in STD_LOGIC; -- Chip select signal
19 sclk : in STD_LOGIC; -- Serial clock signal 2,5MHz
20 mosi : in STD_LOGIC; -- Master Out Slave In signal
21 miso : out STD_LOGIC := '0' -- Master In Slave Out signal
22 );
```

Port clk jest tutaj implementowany wyłącznie na potrzeby symulacyjne, w rzeczywistości akcelerometr ADXL345 nie posiada takiego wyprowadzenia.

3.2 PmodACL 3 Opisy modułów


3.2.3 Implementacja

Moduł posiada jeden proces, w którym, z wykorzystaniem bloku case, odbiera pierwsze 8 bitów z linii mosi, a następnie, w zależności od odebranego adresu, wstawia do bufora wychodzącego odpowiednie dane. Ponieważ w projekcie nie wykorzystywana jest opcja zapisu do rejestrów akcelerometru, w przypadku odebrania ciągu bitów nieoznaczających odbioru danych z rejestrów poszczególnych osi, zgłaszana jest wartość 01 flagi status.

```
-- Send data process
59
     process (clk)
60
     begin
61
       if rising_edge(clk) then
62
         r_sclk <= sclk;
63
         case STATE is
           when idle =>
65
66
              -- Go to receiving state when
              if cs = '0' then
67
               STATE <= receiving;
68
              end if;
70
              -- What to do in idle state
71
             recieve_buffer <= (others => '0');
72
                               <= '0';
73
             r_can_copy_data <= '0';
             status <= "00";
75
76
           when receiving =>
77
              -- Back to idle state when
78
              if cs = '1' then
79
               STATE <= idle;
80
81
              end if;
82
83
              -- What to do in receiving state
              if r_sclk = '0' and sclk = '1' and r_rising_edge_counter <= 7 then
84
               recieve_buffer
                                                                             <= recieve_buffer(6
85
       downto 0) & mosi;
               r_rising_edge_counter
86
       r_rising_edge_counter + '1';
87
                -- Go to transmitting state when
88
89
              elsif r_rising_edge_counter > 7 then
               r_rising_edge_counter <= "0000";
90
                STATE
                                       <= transmitting;</pre>
              end if:
92
93
94
            when transmitting =>
              -- Back to idle state when
95
              if cs = '1' then
                STATE <= idle;
97
98
                -- What to do in transmitting state
99
100
              else
101
                case recieve_buffer is
                  when DATAXO =>
102
                    if r_can_copy_data = '0' then
103
                      transmit_buffer <= TO_BE_SENT_DATAXO;</pre>
104
105
                    end if;
106
                    r_can_copy_data <= '1';
```

```
107
                  when DATAX1 =>
                    if r_can_copy_data = '0' then
109
                      transmit_buffer <= TO_BE_SENT_DATAX1;</pre>
110
                     end if;
111
                    r_can_copy_data <= '1';
112
                  when DATAYO =>
114
                     if r_can_copy_data = '0' then
115
                      transmit_buffer <= TO_BE_SENT_DATAYO;
116
117
                     end if;
118
                    r_can_copy_data <= '1';
119
120
                  when DATAY1 =>
                    if r_{can_{copy_{data}}} = 0, then
121
                      transmit_buffer <= TO_BE_SENT_DATAY1;</pre>
122
123
                     end if;
                    r_can_copy_data <= '1';
124
125
                  when DATAZO =>
126
                    if r_can_copy_data = '0' then
                      transmit_buffer <= TO_BE_SENT_DATAZO;</pre>
128
129
                     end if;
130
                    r_can_copy_data <= '1';
131
                  when DATAZ1 =>
                    if r_can_copy_data = '0' then
133
                      transmit_buffer <= TO_BE_SENT_DATAZ1;</pre>
134
135
                     end if;
                    r_can_copy_data <= '1';
136
                  when others =>
138
139
                    status
                                     <= "01";
                    r_can_copy_data <= '1';
140
                end case;
141
                if r_sclk = '1' and sclk = '0' then
                  miso
                                   <= transmit_buffer(7);</pre>
143
                  transmit_buffer <= transmit_buffer(6 downto 0) & '0';</pre>
144
                  if transmit_buffer = X"0" then
145
                    status <= "10";
146
147
                  end if;
                end if;
148
149
              end if;
150
           when others =>
             status <= "01";
151
152
         end case;
153
       end if;
154
     end process;
```

3.3 SPIconverter



Rysunek 6: Blokowe przedstawienie modułu.

3.3.1 Funkcjonalność

Zadaniem modułu jest konwersja otrzymanych danych z akcelerometru z U2 na binarne z bitem znaku. SPIconverter otrzymuje dane pomiarowe bezpośrednio od modułu SPImaster zaraz po zakończeniu transmisji, po wykonaniu konwersji zwraca dane na wyjściu modułu top.

3.3.2 Porty

```
port (
17
       clk
                       : in STD_LOGIC;
                                                                                          -- Clock signal
       reset : in STD_LOGIC;
xaxis_data_in : in STD_LOGIC_VECTOR(9 downto 0);
yaxis_data_in : in STD_LOGIC_VECTOR(9 downto 0);
                                                                                          -- Reset signal
19
                                                                                          -- X axis data
20
                                                                                          -- Y axis data
21
       zaxis_data_in : in STD_LOGIC_VECTOR(9 downto 0);
                                                                                          -- Z axis data
22
       xaxis_data_out : out STD_LOGIC_VECTOR(9 downto 0) := (others => '0'); -- X axis data
       yaxis_data_out : out STD_LOGIC_VECTOR(9 downto 0) := (others => '0'); -- Y axis data
24
       zaxis_data_out : out STD_LOGIC_VECTOR(9 downto 0) := (others => '0') -- Z axis data
25
     );
26
```

3.3.3 Implementacja

```
-- If data is negative in U2, it is converted to positive number and
-- the MSB is set to 1 for further conversion in ILA.

if xaxis_data_in(9) = '1' then

xaxis_data_out <= not xaxis_data_in(9 downto 0) + '1';


xaxis_data_out(9) <= '1';

else

xaxis_data_out <= xaxis_data_in;

end if;
```

3.4 debouncer



Rysunek 7: Blokowe przedstawienie modułu.

3.4.1 Funkcjonalność

Zadaniem modułu debouncer jest zminimalizowanie wpływu zjawiska drgania styków po wciśnięciu przycisku na płytce. Moduł wykrywa zmiany stanu na linii przycisku a następnie odczekuje zadaną ilość cylki zegara i sprawdza, czy wartość po odliczeniu jest taka sama jak w momencie rozpoczęcia odliczania, jeśli tak — moduł przełącza wartość wyjścia z użyciem funkcji not.

3.4.2 Porty


3.4.3 Implementacja

```
process (i_clk)
31
32
    begin
      if rising_edge(i_clk) then
33
         if (i_button /= r_button) then
          r_count_flag <= '1';
35
36
         if (r_count_flag = '1' and r_cnt < DEBOUNCER_CNT_LIMIT) then
37
          r_cnt <= r_cnt + 1;
38
         elsif (r_count_flag = '1' and r_cnt >= DEBOUNCER_CNT_LIMIT and i_button = '1') then
39
          r_count_flag <= '0';
40
                        <= 0;
41
           r_cnt
```

3 Opisy modułów

```
r_debouncer <= not r_debouncer;</pre>
42
          elsif (r_count_flag = '1' and r_cnt >= DEBOUNCER_CNT_LIMIT and i_button = '0') then
   r_count_flag <= '0';</pre>
43
44
45
            r_cnt
          end if;
46
          r_button <= i_button;
47
       end if;
49
50
     end process;
51
     o_debouncer <= r_debouncer;</pre>
```

3.5 top



Rysunek 8: Blokowe przedstawienie modułu.

3.5.1 Funkcjonalność

Zadaniem modułu jest połączenie wszystkich komponentów w gotowy układ do wgrania na fpga.

3.5.2 Porty

```
port (
19
      clk
                        : in STD_LOGIC;
                                                              -- clk
                        : in STD_LOGIC;
      btn_read
                                                              -- start reading button
20
^{21}
      btn_reset
                        : in STD_LOGIC;
                                                              -- reset button
      xaxis_data_output : out STD_LOGIC_VECTOR(9 downto 0); -- X axis data
22
      yaxis_data_output : out STD_LOGIC_VECTOR(9 downto 0); -- Y axis data
      zaxis_data_output : out STD_LOGIC_VECTOR(9 downto 0) -- Z axis data
24
```

3.5.3 Implementacja

3 Opisy modułów

```
debouncer_Reset : entity work.debouncer
90
91
       generic map(DEBOUNCER_CNT_LIMIT => 100 - 1)
92
       port map(
93
         i_clk
                      => clk,
                     => btn_reset,
94
         i_button
         o_debouncer => btn_reset_D
95
96
       );
97
     debouncer_Read : entity work.debouncer
98
       generic map(DEBOUNCER_CNT_LIMIT => 100 - 1)
99
       port map(
100
101
         i_clk
                      => clk,
         i_button
                      => btn_read,
102
103
         o_debouncer => btn_read_D
104
105
106
     SPImaster_1 : entity work.SPImaster
       generic map(
107
                        => X"28", -- 2.5 MHz (Int. clock over 100 MHz)
108
         PRESCALER
         DELAY_COUNTER => X"15" -- 210 ns + 10 ns
109
110
111
       port map(
112
         clk
                     => clk,
113
         reset
                     => btn_reset_D,
                     => cs_SPImaster_out,
114
         CS
         sclk
                     => sclk_SPImaster_out,
                     => mosi_SPImaster_out,
116
         mosi
                     => miso_SPImaster_out,
         miso
117
118
         read_data => btn_read_D,
         xaxis_data => xaxis_data_SPImaster_out,
119
         yaxis_data => yaxis_data_SPImaster_out,
         zaxis_data => zaxis_data_SPImaster_out
121
122
123
     SPIconverter_1 : entity work.SPIconverter port map (
124
125
                       => clk,
                       => btn_reset_D,
       reset
126
       xaxis_data_in => xaxis_data_SPImaster_out,
127
       yaxis_data_in => yaxis_data_SPImaster_out,
128
       zaxis_data_in => zaxis_data_SPImaster_out,
129
130
       xaxis_data_out => xaxis_data_output,
       yaxis_data_out => yaxis_data_output,
131
132
       zaxis_data_out => zaxis_data_output
133
134
135
     PmodACL_1 : entity work.PmodACL port map(
       clk => clk,
136
137
            => cs_SPImaster_out,
       sclk => sclk_SPImaster_out,
138
139
       mosi => mosi_SPImaster_out,
       miso => miso_SPImaster_out
140
       );
141
```

4 Symulacja

4.1 Makefile

```
2 # University: Warsaw University of Technology
3 # Author: Wiktor Chocianowicz
5 # Create Date: 13/01/2024
6 # Description: Makefile for compiling PUF project.
9 MODULES=debouncer.vhd SPImaster.vhd SPIconverter.vhd PmodACL.vhd
10 \text{ TOP=top.vhd}
11 TESTBENCH=testbench.vhd
13 . PHONY: waves clean
14
15 $(patsubst %.vhd, %.vcd, $(TESTBENCH)): $(patsubst %.vhd, %, $(TESTBENCH))
    @echo "Remaking $0"
16
    @./$< --vcd=$@
17
18
19 $(patsubst %.vhd, %, $(TESTBENCH)): $(patsubst %.vhd, %.o, $(TESTBENCH))
    @echo "Remaking $0"
20
21
    @ghdl -e --std=08 -fsynopsys $@
22
23 $(patsubst %.vhd, %.o, $(TESTBENCH)): $(patsubst %.vhd, %.o, $(TOP)) TESTBENCH/$(TESTBENCH)
24
    @echo "Remaking $0"
    @ghdl -a --std=08 -fsynopsys TESTBENCH/$(TESTBENCH)
25
27 $(patsubst %.vhd,%.o,$(TOP)): $(patsubst %.vhd,%.o,$(MODULES)) TOP/$(TOP)
    @echo "Remaking $0"
28
    @ghdl -a --std=08 -fsynopsys TOP/$(TOP)
29
30
31 $(patsubst %.vhd, %.o, $(MODULES)): %.o: MODULES/%.vhd
32
    @echo "Remaking $0"
    @ghdl -a --std=08 -fsynopsys $<</pre>
33
34
35 waves: $(patsubst %.vhd, %.vcd, $(TESTBENCH))
    @echo "Wave'ing $<"</pre>
    @gtkwave -o $(patsubst %.vhd,%.vcd,$(TESTBENCH)) 2> /tmp/gtkwave
37
39 clean:
    @echo "Cleaning up..."
40
    @rm -f *.o testbench *.vcd work*.cf *.vcd.fst
```

Skrypt 2: Makefile użyty do kompilacji projektu na platformie Ubuntu Linux.

4.2 Struktura katalogów projektu

```
. |--- makefile |--- MODULES | |--- debouncer.vhd | |--- PmodACL.vhd | |--- SPIconverter.vhd | +--- SPImaster.vhd |--- TESTBENCH | +--- testbench.vhd +--- TOP | +--- top.vhd
```

4.3 Testbench

73

wait for 50 us;


for i in 0 to 800 loop

```
-- Clock
                                                          btn_reset <= '0';
    clk <= not clk after 5 ns;</pre>
                                                         wait for 500 ps;
40
                                                 76
                                                        btn_reset <= '1';</pre>
                                                77
41
    dut : top port map(
                                               78
                                                         wait for 500 ps;
                                               79
                         => clk,
                                                     end loop;
    clk
43
                                               80
81
                         => btn_read,
                                                        wait for 300 ns;
44
      btn_read => btn_read,
btn_reset => btn_reset,
      btn_read
                                                      btn_reset <= '0';
45
46
     xaxis_data_output => xaxis_data,
                                                82
47
     yaxis_data_output => yaxis_data,
                                                83
                                                        wait for 20 us;
      zaxis_data_output => zaxis_data
                                                84
                                                      for i in 0 to 800 loop
48
                                                 85
                                                         btn_read <= '0';
49
                                                         wait for 500 ps;
50
                                                86
   stimulus :
                                                         btn_read <= '1';
51
   process begin
                                                         wait for 500 ps;
52
                                                88
                                                        end loop;
      wait for 20 ns;
                                                 89
53
      for i in 0 to 800 loop
                                                 90
                                                        wait for 300 ns;
        btn_read <= '0';</pre>
                                                        btn_read <= '0';</pre>
                                                91
55
        wait for 500 ps;
        btn_read <= '1';
57
                                                 93
                                                        wait for 40 us;
        wait for 500 ps;
                                                 94
                                                        for i in 0 to 800 loop
58
                                                          btn_read <= '0';
59
      end loop;
                                                 95
      wait for 300 ns;
                                                         wait for 500 ps;
60
                                                 96
      btn_read <= '0';</pre>
                                                         btn_read <= '1';
61
                                                          wait for 500 ps;
62
                                                 98
      wait for 200 us;
63
                                                 99
                                                        end loop;
      for i in 0 to 800 loop
64
                                                100
                                                        wait for 300 ns;
                                                        btn_read <= '0';
       btn_reset <= '0';
65
                                                101
        wait for 500 ps;
        btn_reset <= '1';</pre>
                                                103
                                                        wait for 1 ms;
67
        wait for 500 ps;
68
                                                        stop;
69
      end loop;
                                                105 end process stimulus;
      wait for 300 ns;
                                                106 end behavioural; -- behavioural
70
71
      btn_reset <= '0';</pre>
                                                Skrypt 3: Testbench użyty do symulacji
72
```

projektu.

Testbench generuje zegar z częstotliwością 100 MHz. W procesie stymulującym generowane są naciśnięcia przycisków odczytu i resetu. Zdarzenia zwarcia przycisków symulują w pętli drgania styku.


4.4 Ramka danych



Rysunek 9: Symulacja dla odczytu danych rejestru zerowego osi y.


Przy wykonywaniu symulacji sprawdzano czy zachowany jest chronometraż z Rys. (2). Przy odpowiedniej implementacji "timingi" zgadzały się z tabelą z karty katalogowej. Dodane zostało jedynie opóźnienie między następnymi transmisjami $t_{CS,DIS}$.

Na Rys. (9) i (10) można zaobserwować pełne cykle transmisji danych po interfejsie SPI. Transmisja rozpoczyna się w momencie opuszczenia linii cs, po czym rozpoczyna się generacja sygnału sclk. Na zboczach opadających obserwujemy zmianę danych na poszczególnych liniach. Dane próbkowane są na zboczach narastających. W momencie wysłania adresu rejestru do odczytu SPImaster zaczyna odbierać dane z linii miso. Dane przenoszone są do bufora i wysyłane komplementarnie do SPIconverter.



Rysunek 10: Symulacja dla odczytu danych rejestru pierwszego osi y.


4.5 Emulator akcelerometru



Rysunek 11: Odbiór adresu rejestru i zapełnienie bufora transmisji.

Emulator pmoda czeka na otrzymanie adresu rejestru, z którego mają zostać wysłane dane. Następnie w bloku case zapełniany jest bufor danych, które mają zostać wystawione na linię miso.

4.6 Konwersja na wartość bitową ze znakiem



Rysunek 12: Symulacja konwersji U2 na kod binarny z bitem znaku.

Konwersja odbywa się przez negację logiczną bitów wektora i dodanie binarnej 1. Następnie na MSB ustawiana jest 1. Tak przygotowany wektor można będzie przekształcić poza syntezowalnym układem w wartość przyspieszenia ziemskiego po zidentyfikowaniu wartości ujemnych i pozytywnych, a następnie pomnożenie wartości przez 3,9 mg/LSB.