Universidade Federal De Campina Grande Departamento De Engenharia Elétrica Laboratório De Arquitetura De Sistemas Digitais – LASD Prof. Rafael B. C. Lima



Aluno:	
Matrícula:	Data:

Sprint 8 – Entrada e saída paralela – CPU MIPS

Descrição geral do problema: Incluir uma entrada e uma saída paralela mapeada em memória. Isso finalizará o conjunto mínimo de funcionalidades da CPU.

Requisitos mínimos:

Abra o projeto da Sprint7 e edite-o para incluir as funcionalidades dessa sprint. **Obs: "File > Open Project"** e NÃO "File > Open".

- Até esse momento, a CPU v0.3 não tinha nenhuma forma de trocar dados com o mundo externo. Além das interfaces de debug, a única entrada externa da montagem era o clock. A fim de completar a versão v1.0 da CPU, inclua uma porta de entrada e uma de saída paralela, mapeada em memória.
 - O endereço 8'hFF da memória de dados será inutilizado e ressignificado para as portas de entrada e saída paralelas, mapeadas em memória.
 - Ao armazenar o conteúdo de algum registrador \$X no endereço 8'hFF da memória de dados, \$W \$X, FF(\$0), o bloco ParallelOUT redirecionará o conteúdo de \$X para a saída paralela w_DataOut. A especificação lógica do circuito de saída está ilustrada na Figura 2
 - Ao carregar o conteúdo do endereço 8'hFF da memória de dados, para um registrador \$X, LW \$X, FF(\$0), o bloco ParallelIN redirecionará o conteúdo da entrada paralela w_DataIn para o registrador \$X. A especificação lógica do circuito de saída está ilustrada na Figura 3
 - A sugestão de montagem final da CPU v1.0 está representada na Figura 1.

Perceba que não foi necessário criar mais nenhuma instrução para manipular as portas. Somente SW e LW




Figura 1 – CPU V1.0, memórias e porta de IO paralela de 8bits




Figura 2 – Saída paralela mapeada no endereço 8'hFF da memória




Figura 3 – Entrada paralela mapeada no endereço 8'hFF da memória

- 2. Ligações auxiliares para Debug:
 - Conecte a saída paralela (DataOut) no display w_d1x4,
 - Conecte a entrada paralela (DataIn) nas chaves **SW[7:0**]
- 3. Para testar sua montagem, escreva e rode na sua CPU, **um programa em assembly** que receba um número de 4bits na entrada paralela. Retorne, na saída paralela, a quantidade de dígitos 1 que esse número binário possui. Resolva esse problema por software, não é necessário nenhum hardware extra, que não tenha sido descrito previamente. Aumente o clock principal da CPU para 10Hz. Ex: 4'b1001 deve retornar 2 e 4'b0111 deve retornar 3.

Relembrando o conjunto de instruções suportadas pela CPU

Instrução	Descrição	Algoritmo
ADD \$X, \$Y, \$Z	Adicionar	\$X = \$Y + \$Z
SUB \$X, \$Y, \$Z	Subtrair	\$X = \$Y - \$Z
AND \$X, \$Y, \$Z	AND Bit a bit	\$X = \$Y & \$Z
OR \$X, \$Y, \$Z	OR Bit a bit	\$X = \$Y \$Z
NOR \$X, \$Y, \$Z	NOR Bit a bit	\$X = ~(\$Y \$Z)
SLT \$X, \$Y, \$Z	Menor que	\$X = 1 se \$Y < \$Z e 0 c.c.
LW \$X, i(\$Y)	Carregar da memória	\$X <= Cont. do end. (\$Y+ i)
SW \$X, i(\$Y)	Armazenar na memória	End. (\$Y+ i) <= \$X
BEQ \$X, \$Y, i	Desviar se igual	Se \$X == \$Y, PC = PC + 1 + i
ADDi \$X, \$Y, i	Adicionar Imediato	\$X = \$Y + i
Ji	Desvio incondicional	PC = i

Tabela 1 – Conjunto de instruções MIPS suportadas pela CPU do LASD

Desafio 1 (Valendo +0,2 na média geral)

- Observe o código assembly da sprint 7 e perceba que ele é um gerador de PWM no registrador \$7. O registrador \$1 contém o período do PWM e o \$3 o *duty cycle*.
- Faça uma modificação nesse código para receber o *duty cycle* pela entrada paralela e retornar o PWM no bit menos significativo da saída paralela.
- Conecte um LED na saída paralela e aumente seu clock para 1kHz. Altere o valor do duty e veja o brilho do LED variar!

Desafio 2 (Valendo +0,5 na média geral)

• O aluno que fizer o código do item 3 em MENOS instruções, receberá a pontuação extra. Postar nesse <u>LINK!</u> Em caso de empate, quem enviar primeiro ganha os pontos.