

Nome	Tamanho
w_m1	8 bits
w_nPC	8 bits
w_PCBranch	8 bits

Tabela 1 – novos fios, utilizados na montagem

- Na sprint anterior, foi implementada uma nova memória de instruções que era inicializada por meio de um arquivo *.mif*. Esse arquivo continha o conjunto de instruções, em código de máquina, referentes ao programa a ser executado. Para facilitar a criação de novos programas, utilize o software **MIPS_Assembler** para converter seus códigos de assembly para código de máquina.

- Baixe o executável nesse [LINK](#) e recorte-o para a pasta local do seu projeto.
- Digite o código, em assembly, do programa a ser executado e clique em “converter”. **Será gerado um arquivo .mif na mesma pasta que o executável se encontra**. Se o arquivo .mif tiver o mesmo nome que você apontou ao criar a memória ROM de instruções, basta compilar o projeto novamente no Quartus II, que o seu novo programa já estará “carregado”! Para mudar o nome do arquivo .mif vá em *Arquivo>Configuração do Mif*
- Essa ferramenta é muito simples, somente suporta as 13 instruções presentes na Figura 2. Para mais detalhes, acesse o menu de Ajuda. Usar os registradores no formato \$x, espaço simples e vírgula. Todas as constantes já estão em hexa.




Figura 2 – MIPS_AssemblerV1_4.exe

Relembrando o conjunto de instruções suportadas pela CPU

Instrução	Descrição	Algoritmo
ADD \$X, \$Y, \$Z	Adicionar	$\$X = \$Y + \$Z$
SUB \$X, \$Y, \$Z	Subtrair	$\$X = \$Y - \$Z$
AND \$X, \$Y, \$Z	AND Bit a bit	$\$X = \$Y \& \$Z$
OR \$X, \$Y, \$Z	OR Bit a bit	$\$X = \$Y \$Z$
NOR \$X, \$Y, \$Z	NOR Bit a bit	$\$X = \sim(\$Y \$Z)$
SLT \$X, \$Y, \$Z	Menor que	$\$X = 1 \text{ se } \$Y < \$Z \text{ e } 0 \text{ c.c.}$
LW \$X, i(\$Y)	Carregar da memória	$\$X \leftarrow \text{Cont. do end. } (\$Y + i)$
SW \$X, i(\$Y)	Armazenar na memória	$\text{End. } (\$Y + i) \leftarrow \X
BEQ \$X, \$Y, i	Desviar se igual	Se $\$X == \Y , $PC = PC + 1 + i$
ADDi \$X, \$Y, i	Adicionar Imediato	$\$X = \$Y + i$
J i	Desvio incondicional	$PC = i$

Tabela 2 –Conjunto de instruções MIPS suportadas pela CPU do LASD




Figura 3 – Placa

3. Aumente o clock do seu processador para 2Hz.
4. Rode o programa da Tabela 3 e diga qual o conteúdo dos registradores ao finalizá-lo:

\$0: __, \$1: __, \$2: __, \$3: __, \$4: __, \$5: __, \$6: __, \$7: __

Posição	Assembly
00	ADDi \$1, \$0, 7
01	ADDi \$3, \$0, 3
02	ADDi \$2, \$0, FF
03	ADDi \$2, \$2, 1
04	SLT \$7, \$2, \$3
05	BEQ \$1, \$2, 1
06	J 3
07	J 2

Alguma ideia de um possível uso para esse código?

Tabela 3 –programa teste

Desafio (Valendo +0,5 na média geral)

- Adicione suporte para as instruções JAL e JR. Isso possibilitará chamar sub-rotinas (JAL) e retornar das sub-rotinas (JR);
- Teste seu projeto, escrevendo uma sub-rotina de delay, com duração de 500ms (Assuma que o clock da CPU é 100Hz);
- Utilize sua sub-rotina para criar uma onda quadrada de aproximadamente 1Hz no registrador \$6;
- **BONUS >>>> Os 2 alunos que entregarem o desafio primeiro, receberão 1,5 pontos na média geral!**
- Descrição das instruções:

JAL -- Jump and link

Description: Desvia para o endereço i e armazena o endereço de retorna (PC+1) no registrador \$7

Operation: $\$7 = PC + 1$; $PC = i$;

Syntax: jal i

Encoding: 0000 11ii iiiiii iiiiii iiiiii iiiiii iiiiii

JR -- Jump register

Description: Desvia para o endereço armazenado no registrador \$s

Operation: $PC = nPC$; $nPC = \$s$;

Syntax: jr \$s

Encoding: 0000 00ss sss0 0000 0000 0000 0000 1000

- É apresentada na Figura 4, uma sugestão de montagem.
 - JAL: Modificação na unidade de controle, instanciação do MuxJal, Adição de mais um bit no sinal de controle de MuxDDest e MuxWR;
 - JR: Modificação na unidade de controle, Instanciação do MuxJr
 - Fica a seu critério manter a compatibilidade com o J ou utilizar somente o JAL.




Figura 4 – Sugestão de montagem para o desafio.