# Circuitos Sequenciais

Luciano L. Caimi

lcaimi@uffs.edu.br


# Circuitos Sequenciais



- Como discutido anteriormente os circuitos lógicos digitais são divididos em duas grandes áreas:
  - Circuitos Combinacionais: em que as saídas do circuito dependem exclusivamente do valor presente na entrada.
     Como nos multiplexadores, somadores, codificadores, etc...
  - Circuitos Sequenciais: onde as saídas do circuito dependem dos valores presentes nas entradas e do estado anterior em que o circuito se encontra. Como exemplo temos os registradores, os contadores, as máquinas de estado, dentre outros.

# Circuitos Sequenciais





# Circuitos Sequenciais




#### Elementos Básicos:

- Os circuitos sequenciais são formados a partir de duas estruturas básicas, os Latches e os Flip-Flops.
- Diferentes modelos de cada um destes elementos são utilizados para construir os diferentes circuitos sequênciais.
- Os Latches são elementos assíncronos, ou seja, operam sem restrições temporais.
- Os Flip-Flops são circuitos síncronos, isto é, operam com restrições de tempo.
- De fato, quanto ao funcionamento lógico, existem modelos de igual funcionamento tanto para os latches quanto para os flipflops, sendo as diferenças baseadas apenas na existência ou não de restrições temporais.
- Por definição tanto os latches como os flip-flops possuem duas saídas com valores opostos (Q = 1, Q' = 0 ou Q = 0 e Q' = 1)



#### Latch RS





Latch RS com portas NOR

R	S	Qt	Q <sub>t+1</sub>	Comentário
0	0	0		
0	0	1		
0	1	0		
0	1	1		
1	0	0		
1	0	1		
1	1	0		
1	1	1		




#### Latch RS






Latch RS com portas NOR

R	S	Q <sub>t+1</sub>	Comentário
0	0	Q <sub>t</sub>	mantém anterior
0	1	1	estado set
1	0	0	estado reset
1	1	-	estado inválido









R	S	Q <sub>t+1</sub>	Comentário
0	0	Qt	mantém anterior
0	1	1	estado set
1	0	0	estado reset
~	1	-	estado inválido


#### **Exemplo com Latch RS**






#### Latch RS com Enable







Е	R	S	Q <sub>t+1</sub>	Comentário
0	X	X	Q <sub>t</sub>	mantém anterior
1	0	0	Q <sub>t</sub>	mantém anterior
1	0	1	1	estado set
1	1	0	0	estado reset
1	1	1	-	estado inválido






Latch RS com Enable complementar






Latch RS com Enable Complementar

Comentário	Q <sub>t+1</sub>	S	R	E
mantém anterior	Q <sub>t</sub>	X	X	1
mantém anterior	Q <sub>t</sub>	0	0	0
estado set	1	1	0	0
estado reset	0	0	1	0
estado inválido	-	1	1	0









# **Exemplo Latch RS com Enable Complementar**


E	R	S	Q <sub>t+1</sub>	Comentário
1	X	X	Q <sub>t</sub>	mantém anterior
0	0	0	Q <sub>t</sub>	mantém anterior
0	0	1	1	estado set
0	1	0	0	estado reset
0	1	1	-	estado inválido





#### Flip-Flop RS





clk	R	S	Q <sub>t+1</sub>	Comentário
1	X	X	Qt	mantém anterior
0	X	X	Q <sub>t</sub>	mantém anterior (
<b>1</b>	X	X	Q <sub>t</sub>	mantém anterior
1	0	0	Q <sub>t</sub>	mantém anterior
1	0	1	1	estado set
1	1	0	0	estado reset
1	1	1	-	estado inválido

Flip RS ((clk <> ↑) ∨ (clk <> ↑) ∨  $(clk = \uparrow \land R = 0 \land S = 1) \lor$  $clk = \uparrow \land R = 1 \land S = 0) \lor$  $(clk = \uparrow \land R = 0 \land S = 0))$  $(clk = \uparrow \land R = 0 \land S = 0))$  $(clk = \uparrow \land R = 0 \land S = \uparrow)$ Reset


 $(clk = \uparrow \land R = 1 \land S = 0)$ 

Set


onteira Sul – Circuitos Digitais



#### Detecção de borda




#### Temporização em FF




- Os tempos de setup e hold são parâmetros que devem ser observados para que o flip-flop possa trabalhar de modo confiável.
- O tempo de setup, t<sub>su</sub>, corresponde ao intervalo no qual as entradas devem permanecer estáveis antes da transição do clock.
- O tempo de hold, t<sub>h</sub>, corresponde ao intervalo no qual as entradas devem permanecer estáveis depois da transição do clock.






#### **Exemplo FlipFlop RS**









#### Flip-Flop RS






clk	R	S	Q <sub>t+1</sub>	Comentário
1	X	X	Qt	mantém anterior
0	X	X	Qt	mantém anterior
<u> </u>	X	X	Q <sub>t</sub>	mantém anterior
<u> </u>	0	0	Q <sub>t</sub>	mantém anterior
<u> </u>	0	1	1	estado set
<u> </u>	1	0	0	estado reset
<b>1</b>	1	1	-	estado inválido




onteira Sul – Circuitos Digitais




#### Flip-Flop RS com entradas assíncronas de preset e clear




Nesta configuração duas entradas assíncronas permitem colocar o flip-flop com saída Q = 0 ou Q = 1 independente da transição de clock, permitindo, por exemplo a inicialização do FF.









Flip-Flop RS com entradas assíncronas de preset e clear complementares



Comportamento idêntico ao circuito anterior usando, desta vez, lógica complementar nas entradas preset e clear.



UFFS - Universidade Federal da Fronteira Sul – Circuitos Digitais







Existem vários outros latches e Flip-flop, são eles: JK, D e T

A seguir veremos cada um deles. É importante ter presente que a mudança acontece basicamente na tabela verdade, mas todas as possíveis implementações vistas anteriormente estão presentes, isto é, com enable, com enable complementar, gatilhado na transição de subida, na de descida, com set e clear, com set e clear complementar, ...




#### Latch JK






J	K	Q <sub>t+1</sub>	Comentário
0	0	Q <sub>t</sub>	mantém anterior
0	1	0	estado reset
1	0	1	estado set
1	1	Q <sub>t</sub>	inverte estado









J	K	Q <sub>t+1</sub>	Comentário
0	0	Qt	mantém anterior
0	1	0	estado reset
1	0	1	estado set
1	1	Qt	inverte estado

#### **Exemplo com Latch JK**









#### Exemplo Latch JK com Enable


ш	J	K	Q <sub>t+1</sub>	Comentário
0	X	X	Q <sub>t</sub>	mantém anterior
1	0	0	Q <sub>t</sub>	mantém anterior
1	0	1	0	estado reset
1	1	0	1	estado set
1	1	1	Qt	inverte estado










Latch D














Latch T






Q<sub>t</sub> mantém anterior


Q<sub>t</sub> inverte estado













### Exercício











#### Habilitando o clock (o problema)






#### Habilitando o clock (a solução)






#### Detecção de seqüência de entrada





#### Transferência entre FF



#### Circuitos Sequencias



#### Registradores

#### Registrador de carga paralela

