Proyecto I. Diseño digital combinacional en dispositivos programables

Diseño Lógico

Bitácora de Trabajo

Jason Enrique Ulloa Picado

2024159001

I Semestre 2026

1. Alambrado en ProtoBoard:

En esta parte se realizó la implementación física del proyecto tanto para el transmisor como para el receptor utilizando la protoboard.

→ Transmisor: 2/04/2025

Se hicieron las entradas usando un switch de 8 entradas, 4 se usaron para la palabra de datos (D_0 - D_3), y 3 para la inyección de error (E_0 - E_2). Se usaron resistencias de 10KΩ de pull-down para estabilizar los niveles lógicos.

Los switches se conectaron a la FPGA en los pines correspondientes y se añadió un display de 7 segmentos en cátodo común para ver la palabra utilizada, cada segmento se conectó a la FPGA con resistencias limitadoras de 220 - 270 Ω.

Por último se prepararon las salidas del transmisor (código Hamming) para conectar al receptor.

→ Receptor 4/04/2025

Se prepararon 7 bits de entrada desde el transmisor hacia la tarjeta.

Se realizó un selector (MUX) usando compuertas lógicas (AND, NOT y OR) en protoboard para elegir entre datos corregidos o posición del error. El selector recibe 4 bits de datos y 3 bits de error (con un bit adicional conectado a tierra).

Selector de 1 bit:

S	Y
0	I_0
1	I_1



$Y = I_1 \cdot S + I_0 \cdot \bar{S}$

Las salidas del selector (4 bits) se conectan a la FPGA, y reutilizando el display usado en el transmisor, se muestra la salida del sistema en modo receptor.

#2. Oscilador de anillo: 10/04/2025

Se realizó un oscilador de anillo utilizando el 74LS04.
Se realizaron mediciones experimentales del periodo de oscilación utilizando un osciloscopio, observando como varía la frecuencia en función del número de inversores.

Cálculos:

5 inversores: $\left.\begin{array}{l} f = 9.9\,MHz \\ T = 101\,ns \\ N = 5 \end{array}\right\}$ $t_{PD} = \frac{T}{2N} = \frac{101\,ns}{2 \cdot 5} = \underline{10.1\,ns}$ $\underline{99\,MHz}$

3 Inversores: $\left.\begin{array}{l} f = 13.8\,MHz \\ T = 73\,ns \\ N = 3 \end{array}\right\}$ $t_{PD} = \frac{T}{2 \cdot N} = \frac{73\,ns}{2 \cdot 3} = \underline{12.17\,nS}$ $\underline{82.17\,MHz}$

1 Inversor: $\left.\begin{array}{l} f = 58.8\,MHz \\ T = 17\,ns \\ N = 1 \end{array}\right\}$ $t_{PD} = \frac{T}{2 \cdot N} = \frac{17\,ns}{2 \cdot 1} = \underline{8.5\,nS}$ $\underline{117.65\,MHz}$

A mayor número de inversores, hay mayor retardo y menor frecuencia de oscilación