Lab3实验报告


PB17111623

范睿


实验分析

组相连度与缓存大小对缓存性能的影响

命中率



运行时间




* (1,2) 表示SET_ADDR_LEN=1,LINE_ADDR_LEN=2, 其他的以此类推

根据图像观察:


- 对于任意一种cache大小,任意一种算法,随着组相连度的增加,命中率都逐渐上升,运行时间都逐渐下降,性能逐渐提升。
- 对于任意一种算法,在同一组相连度下,cache越大,命中率越高,运行时间越短,性能越高。
- 通过观察曲线走向,随着组相连度增加,cache参数为(3,3)的命中率比(2,3)的上升的更快,运行时间比(2,3)的下降的更快,性能提升的更快,因此(3,3)和(3,4)要整体地优于(2,3)和(1,2)的cache

替换策略对于cache性能的影响

命中率



运行时间



根据图像的观察:

• 不论在那种测试下,LRU策略的命中率全部高于FIFO的命中率,LRU的运行时间全部少于FIFO的运行时间。因此可以得出结论,LRU的综合表现比FIFO要好。

缓存大小对于电路面积的影响

Resource	Utilization	Available	Utilization %
LUT	820	41000	2.00
FF	1247	82000	1.52
BRAM	4	135	2.96
Ю	81	300	27.00
Resource	Utilization	Available	Utilization %

Resource	Utilization	Available	Utilization %
LUT	4951	41000	12.08
FF	5699	82000	6.95
BRAM	4	135	2.96
IO	81	300	27.00

(1,2,2)(2,3,4)

Resource	Utilization	Available	Utilization %
LUT	9600	41000	23.41
FF	15173	82000	18.50
BRAM	4	135	2.96
IO	81	300	27.00
Resource	Utilization	Available	Utilization %
Resource LUT	Utilization 17762	Available 41000	Utilization % 43.32
LUT	17762	41000	43.32

(3,3,6)(3,4,8)

*(1,2,2)表示SET_ADDR_LEN=1,LINE_ADDR_LEN=2,WAY_CNT=2,其他的以此类推

观察表格可以看出:

• 随着cache大小的增加,LUT和FF的利用率都增加

组相联度对于电路面积的影响

Resource	Utilization	Available	Utilization %
LUT	2596	41000	6.33
FF	5682	82000	6.93
BRAM	4	135	2.96
Ю	81	300	27.00
Resource	Utilization	Available	Utilization %
Resource LUT	Utilization 5484	Available 41000	Utilization % 13.38
LUT	5484	41000	13.38

(3,3,2) (3,3,4)

Resource	Utilization	Available	Utilization %
LUT	9600	41000	23.41
FF	15173	82000	18.50
BRAM	4	135	2.96
10	81	300	27.00
Resource	Utilization	Available	Utilization %
Resource LUT	Utilization 11077	Available 41000	Utilization % 27.02
LUT	11077	41000	27.02

(3,3,6) (3,3,8)

• 随组相连度增加, LUR和FF的利用率都增加

具体数据

FIFU								
		(1,2)	(2	,3)	(3	,3)	(3	,4)
WAY_CNT	命中率	时钟周期(ms)	命中率	时钟周期	命中率	时钟周期	命中率	时钟周期
2		1.515	0.441176	1.363	0.419118	1.405	0.862707	0.57
4		1.515	0.800207	0.688		1.349	0.991728	0.277
6	0.420956	1.401	0.97886	0.304	0.463235	1.322	0.994485	0.27
8	0.424632	1.394	0.983226	0.295	0.670152	0.932	0.994485	
10	0.426471	1.391	0.984375	0.29	0.967142	0.327	0.994485	0.27
LRU								
		(1,2)	(2	,3)	(3	,3)	(3	,4)
WAY_CNT	命中率	时钟周期(ms)	命中率	时钟周期	命中率	时钟周期	命中率	时钟周期
2	0.423341	1.401	0.465446	1.322	0.465446	1.322	0.9	0.501
4	0.4254	1.397	0.823112	0.646	0.465675	1.321	0.993135	0.275
6		1.39	0.986041	0.291	0.481236	1.291	0.994508	0.27
8	0.432609	1.383	0.986957	0.288	0.699886	0.879	0.994508	0.27
10	0.434554	1.38	0.987643	0.285	0.985584	0.293	0.994508	0.27
QS FIFO		(1.0)	(2)	0)	(2)	2)	(2)	4)
MANA CNIT	A +	(1,2)		,3)		,3)		,4)
WAY_CNT	命中率	时钟周期(ms)	命中率	时钟周期	命中率	时钟周期	命中率	时钟周期
2		0.547	0.965636	0.229 0.17		0.281	0.994898	0.157
6		0.432 0.382	0.989046 0.993848	0.17	0.970288 0.979592	0.219 0.195	0.996849	0.15 0.15
8		0.335	0.993848	0.155		0.195	0.996849	0.15
10		0.333	0.993848	0.155	0.993247	0.175	0.996849	0.15
LRU	0.920211	0.519	0.993040	0.133	0.993247	0.130	0.990049	0.13
LKU	1	(1,2)	(2	.3)	(2	.3)	(2	.4)
WAY CNT	命中率	时钟周期(ms)	命中率	时钟周期	命中率	时钟周期	命中率	时钟周期
2		0.527	0.968187	0.221	0.947179	0.273	0.994898	0.157
4		0.421	0.989346	0.169		0.211	0.996849	0.15
6		0.357	0.993848	0.155		0.186	0.996849	0.15
U	[() 91()864							
8								
8 10	0.929472	0.313 0.297	0.993848	0.155 0.155	0.989646	0.168 0.157	0.996849	0.15 0.15 0.15

*注意这里面(2,3)与(3,3)对应的列反了。。

具体的仿真结果在SimulationData文件夹下,由于太多了,就不全部放在报告里了

SimulationData文件夹下的命名解释:

比如MM FIFO 1.png,表示矩阵乘法测试下,使用FIFO替换策略,cache参数为(3,3),WAY CNT=2时的 仿真结果

MM_FIFO_x.png: x与表格对应关系如下

х	cache参数	WAY_CNT
1-5	(3,3)	2-10
6-10	(1,2)	2-10
11-15	(2,3)	2-10
16-20	(3,4)	2-10

实验结论

cache大小的增加、组连通度的增加、使用LRU都可以使cache的性能提升。其中cache大小的增加对于 cache性能的提升是显著的;提升组相连度也能在一定程度上提升cache性能,但是如果cache大小不 足,对于命中率的提升到一定程度就遇到了瓶颈,即使再增加组连通度也无法继续提升性能。

但是cache大小的增加也会显著地增加cache的电路面积。太大的大小会使得LUT与FF的利用率提升很 快;而增加组相连度时,电路面积的增加比较缓慢。

因此,综合以上所有数据,参数为(3,3),即SET_ADDR_LEN=3,LINE_ADDR_LEN=3,组相连度为6的 cache在命中率和电路面积上都有着极强的优势。它既有高命中率和低运行时间,又消耗较少的电路资 源。