1 de 4

Fecha:

18 de octubre de 2019

Duración:

90 minutos

# Pregunta 1. Rendimiento (2 pts.)

#### Parte 1

Considere dos implementaciones distintas del mismo conjunto de instrucciones (ISA). Las instrucciones pueden ser divididas en cuatro clases de acuerdo con su CPI: clase A, B, C y D. La implementación PI tiene una tasa de reloj de 2,5 GHz y CPIs de 1, 2, 3 y 3, y la implementación P2, una tasa de reloj de 3 GHz y CPIs de 2, 2, 2 y 2, para las clases A, B, C y D, respectivamente. Dado un programa con un total de un millón de instrucciones divididas en las clases como sigue: 10% clase A, 20% clase B, 50% clase C, y 20% clase D.

- A) (0,4 pts.) ¿Cuál es más rápida, P1 o P2?
- B) (0,4 pts.) ¿Cuál es el CPI global para P1 y P2?
- C) (0,4 pts.) Encuentre el número de ciclos de reloj que requieren P1 y a P2 para ejecutar el programa.

### Parte 2

Considere el siguiente programa escrito en lenguaje C. Se pide comparar el desempeño de un procesador MIPS monociclo con tasa de reloj de 1 GHz y un procesador MIPS con pipeline de 5 etapas, como el discutido en clases, con tasa de reloj de 3 GHz. Asuma que el procesador con pipeline dispone de adelantamiento completo (forwarding), predicción perfecta de bifurcaciones y que las direcciones en saltos incondicionales están disponibles en la etapa IF.

- D) (0,4 pts.) Determine el CPI para ambos procesadores.
- E) (0,4 pts.) Calcule el tiempo de ejecución para ambos procesadores.

4) tiempo CPU = # Justr. \* CPi = 
$$\frac{\sum \# Justr : * CPi}{tasa reloj}$$
 =  $\frac{\sum \# Justr : * CPi}{tasa reloj}$  tiempo P1 =  $(1*10^{5} \times 1 + 2*10^{5} \times 2 + 5*10^{5} \times 3 + 2*10^{5} \times 3)/2,5*10^{9}$  =  $10.4*10^{-9}$  s

tiempo P2 =  $(1*10^{5} \times 2 + 2*10^{5} \times 2 + 5*10^{5} \times 2 + 2*10^{5} \times 2)/3*10^{9}$  =  $6.66*10^{-9}$  s

 $\Rightarrow$  &s más raípida P2

B) CPi =  $\frac{tiempo CPU * tasa reloj}{\# Justr}$  =  $\frac{10.4*10^{-9} [5] \times 2.5*10^{9} [Hz]}{1*10^{6}}$  =  $\frac{2.6}{10^{6}}$  CPi (P1) =  $\frac{10.4*10^{-9} [5] \times 2.5*10^{9} [Hz]}{1*10^{6}}$  =  $\frac{2.6}{10^{6}}$ 

1×106

notar que el programa incluye, dependiendo del compilador, mais menos las sotes instrucciones:

Se podrín argumentar que el compilador treordene instrucciones para evitar burbaja insertando addi entre lu, add. En tal caso, CPi ≈ 1

E) tiempo monovido = 
$$\frac{1 \times 6 \times 10^4}{1 \times 10^9} = 6 \times 10^{-5}$$
 s  
tiempo pipeline =  $\frac{7}{6} \times 6 \times 10^4$  =  $\frac{7}{3} \times 10^{-5}$  s

## Pregunta 2. Procesador Monociclo (2 pts.)

Considere el procesador MIPS monociclo visto en clases (Figura 1). Suponga que en determinado ciclo de reloj se está ejecutando la instrucción '1010110001100010000000000010100' que está almacenada en la dirección de memoria de instrucciones 0x000001A0. Asuma que la memoria de datos contiene sólo ceros y que los registros del procesador tienen los siguientes valores al inicio del ciclo en que se realiza "fetch" de esta instrucción:

R0	R1	R2	R3	R4	R5	R6	R8	R12	R31
0	-1	2	-3	-4	10	6	8	2	-16

- A) (0,2 pts.) ¿Cuáles son las salidas de los bloques "sign-extend" y el "shift left 2" de más arriba en la Figura 1?
- B) (0,3 pts.) ¿Cuáles son los valores de todas las entradas de la unidad ALU Control?
- C) (0,3 pts.) ¿Cuál es el nuevo valor del contador de programa al terminar la ejecución de esta instrucción? Además, marque en la Figura 1 el camino de datos por el cual este valor es determinado.
- D) (0,4 pts.) Para cada multiplexor, indique los valores de salida.
- E) (0,4 pts.) Para la ALU y las dos unidades de suma (Add), ¿cuáles son los valores de entrada?
- F) (0,4 pts.) ¿Cuáles son los valores de *todas* las entradas del archivo de registros (unidad "*Registers*")?

notar que instrucción es "sw" pues opcode = 101011 = 43 (Tablaz)

"sign-extend": 00 ... 010100 (32 bits)

El "immediate" en positivo -> se concutenan 16 ceros
a la izquierda
"shift left z": σσφ11σσφ1φ... φ1σ1σσφφ (28 bits)

α los 26 bits de más la derecha se le pe agregan

2 aros a la derecha

- B) ALUOP: 00 (se deduce de table 1) Instruction [5-0]: 010100
- c) nuevo valor PC: Ox O P P P P P P (simple mente sumar 4)
  \* ver carrier en Fig.
- D) hour Wr Reg: 2 0 0 (Res Dst es "don't care" para sw)

mux ALU: 20

hux Men /ALU : X

mmx Branch: PC+4 (parte c)

mux Jump: PC+4 (parte c)

B) ALU: -3 y 20 add (PC+4): PC, Y add (Branch): PC+4 , 20x4 F) Read Register 1: 00011 = 3 Read Register 2: 00010 = 2 write Register: 00000 = 0 Write Data: O (mem de datos con ceros) Regularite : Que que l'est la faction de l'est the second problem of the second of in a second of the second ه العد المنافعة أن الأو الحروقية أن الأولاد الأول الدور والأولي الدور والأولاد الأولاد الأولاد الأولاد الأولاد The second secon e with the classic sections of and the second of the second o Asset the said I day to the second of the




Figura 1. Diagrama de un procesador monociclo. Se ha marcado el camino de datos de la instrucción "jump".

Tabla 2. Opcode de algunas instrucciones MIPS

Instrucción	Opcode (decimal)		
slt	0		
add	0		
sub	0		
j	2		
beq	4		
bne	5		
addi	8		
lw	35		
SW	43		

Tabla 1. Tabla de verdad de ALU Control (X="don't care")

ALUOp	Campo "Funct"	Salida de ALU Control	Operación de ALU
00	XXXXXX.	0010	Suma
λ1	XXXXXX	0110	Resta
lλ	XX0000	0010	Suma
lλ	ΧλΌ010	0110	Resta
lΧ	Χλ0100	0000	"Y" lógico
lχ	Χλ0101	0001	"O" lógico
1X	XX1010	0111	"Set on less than"

### Pregunta 3. Pipeline (2 pts.)

Considere un procesador MIPS con *pipeline* de 5 etapas, en el que, de todas las instrucciones ejecutadas, las siguientes fracciones de instrucciones tienen un tipo específico de dependencia de datos. El tipo de dependencia es identificado por la etapa que produce el resultado, EX o MEM, y la instrucción que requiere el resultado, es decir, la primera instrucción que sigue a aquella que produce el resultado, la segunda instrucción que sigue, o ambas. Asuma que el CPI del procesador **sin** riesgos de datos es 1.

Sólo EX a 1a instr.		Sólo EX a 2a instr.		EX a 1era instr. y MEM a 2da instr.	Otras
5%	20%	5%	10%	10%	10%

Además, asuma que se tienen las siguientes latencias, en ps, para las etapas del *pipeline*. Note que, para la etapa EX, se entregan distintas latencias dependiendo si el procesador tiene o no adelantamiento (ad) y de qué tipo.

<b>IF</b> :	ID	EX (sin ad)	`		EX (ad sólo de MEM/WB)	MEM	WB
150	100	120	150	140	130	120	100

- A) (0,4 pts.) En el caso sin adelantamiento, ¿qué fracción de ciclos corresponden a esperas debido a riesgos de datos?
- B) (0,4 pts.) En el caso con adelantamiento completo (adelantamiento de todos los resultados que se puedan adelantar), ¿qué fracción de ciclos corresponden a esperas debido a riesgos de datos?
- C) (0,4 pts.) Suponga que es muy costoso tener los multiplexores de 3 entradas necesarios para un adelantamiento completo. Se quiere decidir si es mejor adelantar sólo de EX/MEM (adelantamiento del siguiente ciclo) o sólo de MEM/WB (adelantamiento de 2 ciclos). ¿Qué caso resulta en menos ciclos de espera?
- D) (0,4 pts.) ¿Cuál es la aceleración lograda al incorporar adelantamiento completo al procesador con *pipeline* sin adelantamiento?
- E) (0,4 pts.) Suponga que se incorpora un "adelantamiento de viaje en el tiempo", llamado McFly, que elimina **todos** los riesgos de datos. Asuma que la circuitería para el adelantamiento McFly agrega 100 ps a la latencia de la etapa EX con adelantamiento completo. ¿Es más rápido este procesador McFly que el procesador con adelantamiento completo? ¿Por cuánto?

A) Dependencias con (a la instrucción (35% de los casos) generan 2 esperas (notar que si hay dependencia con la y 2a instrucción bambién requiere 2 esperas).

Dependencias sólo con 2a instrucción (15%) generan 1 espera

Juego, CPi z 1 + 35% \* 2 + 15% \* 1 = 1,85 -> Poruntaje de esperas  $\frac{0.85}{1.85} = 46%$ 

B) (on adelanta miento completo sólo genera 1 espera aquellos riegos de MEM a la la instrucción (caro lw -> tipo R)

CPI = 1+ 20% 11 = 1,2

$$\rightarrow \text{ Por entage de esperas } \frac{0.2}{1.2} = 16.6\%$$

c)

· Con adelantamiento de EX(MEM, solo EX a la se resuelve con sin esperar, todas las otras dependencias requieren 1 espera. CPi = 1 + 20%\*1 + 5x\*1 + 10%\*1 = 1,45

· Con adelantamiento de MEM/WB: EX a 2a → sin esperas MEM a 7a → 1 espera EX a 1a → 1 espera

CPI = 1 + 5% x A + 20% x A + 10% x A = 1,35

· · Conviene adelantamiento de MEM/WB

D) En A), B) ya calculamos cPi

aceleración = trompo CPU s/ad = CPi s/ad (se canela trompo CPU c/ad = CPi c/ad tasa reloj,
pues son los mismos)

= 1.85

1,20 = 1,54

Motar que la etapa EX u la mais lenta y por tauto define el tiempo de relej mínimo.

Tiempo por instrucción con adelantamiento = CPique 150 ps = 180 ps

McFly = CPiperfecto × 250 ps = 250 ps

.. No le mon rapido el maPly. Accleración = 180 PS = 0,72