

# CPU

VSS	1	40	RES
RDY	2	39	$\phi_2$ (OUT)
$\phi_1$ (OUT)	3	38	S0
IRQ	4	37	$\phi_0$ (IN)
N.C.	5	36	N.C.
NMI	6	35	N.C.
SYNC	7	34	R/W
VCC	8	33	D0
A0	9	32	D1
A1	10	31	D2
A2	11	30	D3
A3	12	29	D4
A4	13	28	D5
A5	14	27	D6
A6	15	26	D7
A7	16	25	A15
A8	17	24	A14
A9	18	23	A13
A10	19	22	A12
A11	20	21	VSS

$\phi_0$ (IN)	1	40	RES
RDY	2	39	$\phi_2$ (OUT)
IRQ	3	38	R/W
NMI	4	37	D0
AEC	5	36	D1
VCC	6	35	D2
A0	7	34	D3
A1	8	33	D4
A2	9	32	D5
A3	10	31	D6
A4	11	30	D7
A5	12	29	P0
A6	13	28	P1
A7	14	27	P2
A8	15	26	P3
A9	16	25	P4
A10	17	24	P5
A11	18	23	A15
A12	19	22	A14
A13	20	21	VSS

$\phi_0$ (IN)	1	40	RES
RDY	2	39	R/W
IRQ	3	38	D0
AEC	4	37	D1
VCC	5	36	D2
A0	6	35	D3
A1	7	34	D4
A2	8	33	D5
A3	9	32	D6
A4	10	31	D7
A5	11	30	P0
A6	12	29	P1
A7	13	28	P2
A8	14	27	P3
A9	15	26	P4
A10	16	25	P6
A11	17	24	P7
A12	18	23	Gate IN
A13	19	22	A15
VSS	20	21	A14

$\phi_0$ (IN)	1	40	RES
RDY	2	39	$\phi_2$ (OUT)
IRQ	3	38	R/W
NMI	4	37	D0
AEC	5	36	D1
VCC	6	35	D2
A0	7	34	D3
A1	8	33	D4
A2	9	32	D5
A3	10	31	D6
A4	11	30	D7
A5	12	29	P0
A6	13	28	P1
A7	14	27	P2
A8	15	26	P3
A9	16	25	P4
A10	17	24	P5
A11	18	23	A15
A12	19	22	A14
A13	20	21	VSS

$\phi_0$ (IN)	1	40	RES
RDY	2	39	R/W
IRQ	3	38	D0
AEC	4	37	D1
VCC	5	36	D2
A0	6	35	D3
A1	7	34	D4
A2	8	33	D5
A3	9	32	D6
A4	10	31	D7
A5	11	30	P0
A6	12	29	P1
A7	13	28	P2
A8	14	27	P3
A9	15	26	P4
A10	16	25	P6
A11	17	24	P7
A12	18	23	A15
A13	19	22	A15
VSS	20	21	A14

$\phi_0$ (IN)	1	40	RES
RDY	2	39	R/W
IRQ	3	38	D0
NMI	4	37	D1
AEC	5	36	D2
VCC	6	35	D3
A0	7	34	D4
A1	8	33	D5
A2	9	32	D6
A3	10	31	D7
A4	11	30	P0
A5	12	29	P1
A6	13	28	P2
A7	14	27	P3
A8	15	26	P4
A9	16	25	P5
A10	17	24	P6
A11	18	23	A15
A12	19	22	A14
A13	20	21	VSS

A11	1	40	A10
A12	2	39	A9
A13	3	38	A8
A14	4	37	A7
A15	5	36	A6
CLK	6	35	A5
D4	7	34	A4
D3	8	33	A3
D5	9	32	A2
D6	10	31	A1
VCC	11	30	A0
D2	12	29	VSS
D7	13	28	REFSH
D0	14	27	M1
D1	15	26	RESET
INT	16	25	BUSRQ
NMI	17	24	WAIT
HALT	18	23	BUSACK
MREQ	19	22	WRITE
IORQ	20	21	READ

# Audio

CAP 1A	1	28	VDD
CAP 1B	2	27	Audio out
CAP 2A	3	26	EXT IN
CAP 2B	4	25	VCC
RES	5	24	POT X
$\phi_2$	6	23	POT Y
R/W	7	22	D7
CS	8	21	D6
A0	9	20	D5
A1	10	19	D4
A2	11	18	D3
A3	12	17	D2
A4	13	16	D1
VSS	14	15	D0

CAP 1A	1	28	VDD
CAP 1B	2	27	Audio out
CAP 2A	3	26	EXT IN
CAP 2B	4	25	VCC
RES	5	24	POT X
$\phi_2$	6	23	POT Y
R/W	7	22	D7
CS	8	21	D6
A0	9	20	D5
A1	10	19	D4
A2	11	18	D3
A3	12	17	D2
A4	13	16	D1
VSS	14	15	D0

# I/O

VSS	1	40	CNT
PA0	2	39	SP
PA1	3	38	RS0
PA2	4	37	RS1
PA3	5	36	RS2
PA4	6	35	RS3
PA5	7	34	RES
PA6	8	33	D0
PA7	9	32	D1
PB0	10	31	D2
PB1	11	30	D3
PB2	12	29	D4
PB3	13	28	D5
PB4	14	27	D6
PB5	15	26	D7
PB6	16	25	$\phi_2$
PB7	17	24	FLAG
PC	18	23	CS
TOD	19	22	R/W
VCC	20	21	IRQ

# Video

N.C.	1	40	VDD
CHROMA	2	39	$\phi_1$
LUMA/ SYNC	3	38	$\phi_2$
R/W	4	37	OPTION
D11	5	36	P $\phi_2$
D10	6	35	P $\phi_1$
D9	7	34	A13
D8	8	33	A12
D7	9	32	A11
D6	10	31	A10
D5	11	30	A9
D4	12	29	A8
D3	13	28	A7
D2	14	27	A6
D1	15	26	A5
D0	16	25	A4
POT X	17	24	A3
POT Y	18	23	A2
AUDIO	19	22	A1
VSS	20	21	A0

N.C.	1	40	VDD
CHROMA	2	39	$\phi_1$
LUMA/ SYNC	3	38	$\phi_2$
R/W	4	37	OPTION
D11	5	36	P $\phi_2$
D10	6	35	P $\phi_1$
D9	7	34	A13
D8	8	33	A12
D7	9	32	A11
D6	10	31	A10
D5	11	30	A9
D4	12	29	A8
D3	13	28	A7
D2	14	27	A6
D1	15	26	A5
D0	16	25	A4
POT X	17	24	A3
POT Y	18	23	A2
AUDIO	19	22	A1
VSS	20	21	A0

D6	1	40	VCC
D5	2	39	D7
D4	3	38	D8
D3	4	37	D9
D2	5	36	D10
D1	6	35	D11
D0	7	34	A13
IRQ	8	33	A12
LP	9	32	A11
CS	10	31	A10
R/W	11	30	A9
BA	12	29	A8
VDD	13	28	A7
COLOR	14	27	A6
Syne/LUM	15	26	A5
AEC	16	25	A4
$\phi_0$ (OUT)	17	24	A3
DOTCLK	18	23	A2
COLCLK	19	22	A1
VSS	20	21	A0


D6	1	40	VCC
D5	2	39	D7
D4	3	38	D8
D3	4	37	D9
D2	5	36	D10
D1	6	35	D11
D0	7	34	A10
IRQ	8	33	A9
LP	9	32	A8
CS	10	31	A7
R/W	11	30	A6
BA	12	29	A5 / A13
VDD	13	28	A4 / A12
COLOR	14	27	A3 / A11
Syne/LUM	15	26	A2 / A10
AEC	16	25	A1 / A9
$\phi_0$ (OUT)	17	24	A0 / A8
RAS	18	23	A11
CAS	19	22	$\phi_{Clock}$ (IN)
VSS	20	21	$\phi_{Clock}$ (IN) Color

D6	1	40	VCC
D5	2	39	D7
D4	3	38	D8
D3	4	37	D9
D2	5	36	D10
D1	6	35	D11
D0	7	34	A10
IRQ	8	33	A9
LP	9	32	A8
CS	10	31	A7
R/W	11	30	A6
BA	12	29	A5 / A13
VDD	13	28	A4 / A12
COLOR	14	27	A3 / A11
Syne/LUM	15	26	A2 / A10
AEC	16	25	A1 / A9
$\phi_0$ (OUT)	17	24	A0 / A8
RAS	18	23	A11
CAS	19	22	$\phi_{Clock}$ (IN)
VSS	20	21	$\phi_{Clock}$ (IN) Color

D6	1	40	VCC
D5	2	39	D7
D4	3	38	D8
D3	4	37	D9
D2	5	36	D10
D1	6	35	D11
D0	7	34	A10
IRQ	8	33	A9
LP	9	32	A8
CS	10	31	A7
R/W	11	30	A6
BA	12	29	A5 / A13
VDD	13	28	A4 / A12
COLOR	14	27	A3 / A11
Syne/LUM	15	26	A2 / A10
AEC	16	25	A1 / A9
$\phi_0$ (OUT)	17	24	A0 / A8
RAS	18	23	A11
CAS	19	22	$\phi_{Clock}$ (IN)
VSS	20	21	$\phi_{Clock}$ (IN) Color

D6	1	40	VCC
D5	2	39	D7
D4	3	38	D8
D3	4	37	D9
D2	5	36	D10
D1	6	35	D11
D0	7	34	A10
IRQ	8	33	A9
LP	9	32	A8
CS	10	31	A7
R/W	11	30	A6
BA	12	29	A5 / A13
VDD	13	28	A4 / A12
COLOR	14	27	A3 / A11
Syne/LUM	15	26	A2 / A10
AEC	16	25	A1 / A9
$\phi_0$ (OUT)	17	24	A0 / A8
RAS	18	23	A11
CAS	19	22	$\phi_{Clock}$ (IN)
VSS	20	21	$\phi_{Clock}$ (IN) Color

A2	1	48	A3
A1	2	47	A4
A0	3	46	A5
VDD	4	45	A6
CS0	5	44	A7
CS1	6	43	A8
R/W	7	42	A9
IRQ	8	41	A10
MUX	9	40	A11
RAS	10	39	A12
CAS	11	38	A13
CLK OUT	12	37	A14
COLOR	13	36	A15
CLK IN	14	35	AEC
K0	15	34	BA
K1	16	33	SND
K2	17	32	DB7
K3	18	31	DB6
K4	19	30	DB5
K5	20	29	DB4
K6	21	28	DB3
K7	22	27	DB2
LUM	23	26	DB1
VSS	24	25	DB0

A2	1	 7360	48	A3
A1	2		47	A4
A0	3		46	A5
VDD	4		45	A6
CS0	5		44	A7
CS1	6		43	A8
R/W	7		42	A9
IRQ	8		41	A10
MUX	9		40	A11
RAS	10		39	A12
CAS	11		38	A13
CLK OUT	12		37	A14
COLOR	13		36	A15
CLK IN	14		35	AEC
K0	15		34	BA
K1	16		33	SND
K2	17		32	DB7
K3	18		31	DB6
K4	19		30	DB5
K5	20		29	DB4
K6	21	28	DB3	
K7	22	27	DB2	
LUM	23	26	DB1	
VSS	24	<a href="http://www.mysolidcomputer.nl">www.mysolidcomputer.nl</a>	25	DB0

# Memory

A7	1		24	VCC	A7	1		24	VCC	A7	1		24	VCC	N.C.	1		28	VCC	VPP	1		28	VCC	A15	1		28	VCC
A6	2		23	A8	A6	2		23	A8	A6	2		23	A8	A12	2		27	CS3	A12	2		27	A14	A12	2		27	A14
A5	3		22	A9	A5	3		22	A9	A5	3		22	A9	A7	3		26	A13	A7	3		26	A13	A7	3		26	A13
A4	4		21	CE3	A4	4		21	CE2	A4	4		21	A12	A6	4		25	A8	A6	4		25	A8	A6	4		25	A8
A3	5		20	CE1	A3	5		20	CE1	A3	5		20	CE	A5	5		24	A9	A5	5		24	A9	A5	5		24	A9
A2	6		19	A10	A2	6		19	A10	A2	6		19	A10	A4	6		23	A11	A4	6		23	A11	A4	6		23	A11
A1	7		18	CE2	A1	7		18	A11	A1	7		18	A11	A3	7		22	CS1	A3	7		22	OE	A3	7		22	OE VPP
A0	8		17	D7	A0	8		17	D7	A0	8		17	D7	A2	8		21	A10	A2	8		21	A10	A2	8		21	A10
D0	9		16	D6	D0	9		16	D6	D0	9		16	D6	A1	9		20	CS2	A1	9		20	CE	A1	9		20	CE
D1	10		15	D5	D1	10		15	D5	D1	10		15	D5	A0	10		19	D7	A0	10		19	D8	A0	10		19	D8
D2	11		14	D4	D2	11		14	D4	D2	11		14	D4	D1	11		18	D6	D1	11		18	D7	D1	11		18	D7
VSS	12		13	D3	VSS	12		13	D3	VSS	12		13	D3	D2	12		17	D5	D2	12		17	D6	D2	12		17	D6
															D3	13		16	D4	D3	13		16	D5	D3	13		16	D5
															VSS	14		15	D3	VSS	14		15	D4	VSS	14		15	D4

N.C.	1		16	VSS	G	1		18	VSS	A7	1		24	VCC	N.C.	1		28	VCC										
D	2		15	CAS	D0	2		17	D3	A6	2		23	A8	A13	2		27	A12										
W	3		14	Q	D1	3		16	CAS	A5	3		22	A9	A14	3		26	BA										
RAS	4		13	A6	W	4		15	D2	A4	4		21	WE	A15	4		25	AEC										
A0	5		12	A3	RAS	5		14	A0	A3	5		20	OE	VA14	5		24	R/W										
A2	6		11	A4	A6	6		13	A1	A0	6		19	A10	A12	6		23	EXROM										
A1	7		10	A5	A5	7		12	A2	A1	7		18	CE	A13	7		22	GAME										
VCC	8		9	A7	A4	8		11	A3	D0	9		16	D6	D1	9		17	D7										
					VCC	9		10	A7	D1	10		15	D5	D2	10		14	D4										
										GND	11		13	D3	D2	11		12	D2										

G	1		18	VSS	A6	1		18	VCC	A7	1		24	VCC	N.C.	1		28	VCC											
D0	2		17	D3	A5	2		17	A7	A6	2		23	A8	A13	2		27	A12											
D1	3		16	CAS	A4	3		16	A8	A5	3		22	A9	A14	3		26	BA											
W	4		15	D2	A3	4		15	A9	A4	4		21	WE	A15	4		25	AEC											
RAS	5		14	A0	A0	5		14	D0	A3	5		20	OE	VA14	5		24	R/W											
A6	6		13	A1	A1	6		13	D1	A0	6		19	A10	A12	6		23	EXROM											
A5	7		12	A2	A2	7		12	D2	A1	7		18	CE	A13	7		22	GAME											
A4	8		11	A3	CE	8		11	D3	D0	9		16	D6	D1	9		17	D7											
VCC	9		10	A7	GND	9		10	R/W	D1	10		15	D5	D2	10		14	D4											

N.C. (FE)	1		28	VCC	CS	1		28	INTRQ	CS	1		28	INTRQ	N.C. (FE)	1		28	VCC	R/W	1		28	INTRQ
A13 (I7)	2		27	A12 (I8)	A0	2		27	DRQ	A0	2		27	DRQ	A13	2		27	BA (I9)	A13	2		27	DRQ
A14 (I6)	3		26	BA (I9)	A1	3		26	DDEN	A1	3		26	DDEN	A14	3		26	AEC (I10)	A14	3		26	DDEN
A15 (I5)	4		25	AEC (I10)	A2	4		25	WPRT	A2	4		25	WPRT	A15	4		25	R/W (I11)	A15	4		25	WPRT
VA14 (I4)	5		24	R/W (I11)	D0	5		24	IP	D0	5		24	IP	VA14	5		24	EXROM (I12)	D0	5		24	IP
CHAREN (I3)	6		23	EXROM (I12)	D1	6		23	TR00	D1	6		23	TR00	CHAREN	6		23	GAME (I13)	D2	7		22	WD
HIRAM (I2)	7		22	GAME (I13)	D2	7		22	WD	D2	7		22	WD	HIRAM	7		22	VA13 (I14)	D3	8		21	WG
LORAM (I1)	8		21	VA13 (I14)	D3	8		21	WG	D3	8		21	WG	LORAM	8		21	VA12 (I15)	D4	9		20	MO
CAS (I0)	9		20	VA12 (I15)	D4	9		20	MO	D4	9		20	MO	CAS	9		20	OE	D5	10		19	RD
ROMH (F7)	10		19	OE	D5	10		19	RD	D5	10		19	RD	ROMH	10		19	CASRAM (F0)	D6	11		18	CLK
ROML (F6)	11		18	CASRAM (F0)	D6	11		18	CLK	D6	11		18	CLK	ROML	11		18	BASIC (F1)	D7	12		17	DIRC
I/O (F5)	12		17	BASIC (F1)	D7	12		17	DIRC	D7	12		17	DIRC	I/O	12		17	KERNAL (F2)	D7	12		17	DIRC
GR/W (F4)	13		16	KERNAL (F2)	MR	13		16	STEP	MR	13		16	STEP	GR/W	13		16	CHAROM (F3)	MR	13		16	STEP
VSS	14		15	CHAROM (F3)	VCC	14		15	VCC	VSS	14		15	VCC	VSS	14		15		VCC	14		15	VCC

A15	1		28	VCC	CS	1		28	INTRQ	A15	1		28	VCC	A15	1		28	VCC										
A12	2		27	A14	A0	2		27	DRQ	A12	2		27	A14	A12	2		27	A14										
A7	3		26	A13	A1	3		26	DDEN	A7	3		26	A13	A7	3		26	A13										
A6	4		25	A8	A2	4		25	WPRT	A6	4		25	A8	A6	4		25	A8										
A5	5		24	A9	D0	5		24	IP	A5	5		24	A9	A5	5		24	A9										
A4	6		23	A11	D1	6		23	TR00	A4	6		23	A11	A4	6		23	A11										
A3	7		22	CS1	D2	7		22	WD	A3	7		22	CS1	A3	7		22	OE										
A2	8		21	A10	D3	8		21	WG	A2	8		21	A10	A2	8		21	A10										
A1	9		20	CS2	D4	9		20	MO	A1	9		20	CS2	A1	9		20	CE										
D0	10		19	D7	D5	10		19	RD	D0	10		19	D7	D0	10		19	D7										
D1	11		18	D6	D6	11		18	CLK	D1	11		18	D6	D1	11		18	D6										
D2	12		17	D5	D7	12		17	DIRC	D2	12		17	D5	D2	12		17	D5										
D3	13		16	D4	MR	13		16	STEP	D3	13		16	D4	D3	13		16	D4										
VSS	14		15	D3	VCC	14		15	VCC	VSS	14		15	D3	VSS	14		15	D3										

# Other

N.C.	1		16	N.C.	A13	1		64	VDD	N.C.	1		64	VDD	N.C.	1		64	VDD										
VSS	2		15	VDD	A14	2		63	A12	VSS	2		63	A12	VSS	2		63	A12										
N.C.	3		14	XTAL IN	A15	3		62	A11	N.C.	3		62	A11	N.C.	3		62	A11										
RESET	4		13	XTAL OU	R/W	4		61	A10	RESET	4		61	A10	RESET	4		61	A10										
ØDOT	5		12	VDD	LORAM	5		60	A9	ØDOT	5		60	A9	ØDOT	5		60	A9										
PAL	6		11	N.C.	HIRAM	6		59	A8	PAL	6		59	A8	PAL	6		59	A8										
ØCOLOR	7		10	N.C.	CHAREN	7		58	A7	ØCOLOR	7		58	A7	ØCOLOR	7		58	A7										
	8		9	VSS	NMI	8		57	A6		8		57	A6		8		57	A6										
					RESTORE	9		56	A5				56	A5				56	A5										
					VA14	10		55	A4				55	A4				55	A4										
					VA15	11		54	A3				54	A3				54	A3										
					CIA2	12		53	A2				53	A2				53	A2										
					CHAROM	13		52	A1				52	A1				52	A1										