પ્રકરણ 1

નંબર સીસ્ટમ (Number System)

1.1 નંબર સીસ્ટમ (Number Systems)
1.2 નંબર સીસ્ટમ રૂપાંતર (Number System Conversions)
1.3 ડેસીમલમાંથી બાયનરીમાં રૂપાંતર (Conversion from Decimal to Binary)
1.4 બાયનરીમાંથી ડેસીમલમાં રૂપાંતર (Conversion from Binary to Decimal)
Solved Examples – I
Tutorial Problems – I
1.5 ડેસીમલમાંથી ઓક્ટલમાં રૂપાંતર (Conversion from Decimal to Octal)
1.6 ઓક્ટલમાંથી ડેસીમલમાં રૂપાંતર (Conversion from Octal to Decimal)
1.7 બાયનરીમાંથી ઓક્ટલમાં રૂપાંતર (Conversion from Binary to Octal)
1.8 ઓક્ટલમાંથી બાયનરીમાં રૂપાંતર (Conversion from Octal to Binary)
Solved Examples – II
Tutorial Problems – II
1.9 ડેસીમલમાંથી હેક્ઝાડેસીમલમાં રૂપાંતર (Conversion from Decimal to Hexadecimal)
1.10 હેક્ઝાડેસીમલમાંથી ડેસીમલમાં રૂપાંતર (Conversion from Hexadecimal to Decimal)
1.11 બાયનરીમાંથી હેક્ઝાડેસીમલમાં રૂપાંતર (Conversion from Binary to Hexadecimal)
1.12 હેક્ઝાડેસીમલમાંથી બાયનરીમાં રૂપાંતર (Conversion from Hexadecimal to Binary)
1.13 હેક્ઝાડેસીમલમાંથી ઓક્ટલમાં રૂપાંતર (Conversion from Hexadecimal to Octal)
1.14 ઓક્ટલમાંથી હેક્ઝાડેસીમલમાં રૂપાંતર (Conversion from Octal to Hexadecimal)
Solved Examples – III
Tutorial Problems – III
1.15 બાયનરી નંબરના એરેથમેટીક ઓપરેશન (Arithmetical Operations with Binary Numbers)
Solved Examples – IV
Tutorial Problems – IV
1.16 અનસાઈનડ્ અને સાઈનડ્ બાયનરી નંબર (Unsigned and Signed Binary Numbers)
1.17 1's અને 2's કોમ્પ્લીમેન્ટ (1's and 2's Complements)
Solved Examples – V
Tutorial Problems – V
1.18 બાયનરી કોડ (Binary Codes)
1.19 BCD કોડ અથવા 8-4-2-1 કોડ (BCD Code or 8-4-2-1 Code)
1.20 એક્સેસ - 3 કોડ (Excess - 3 Code)
1.21 ગ્રે કોડ (Gray Code)
1.22 આલ્ફા ન્યુમેરીક કોડ (Alpha Numeric Code)
1.22.1 ASCII કોડ – અમેરીકન સ્ટાન્ડર્ડ કોડ ફોર ઈન્ફોર્મેશન ઈન્ટરચેન્જ
1.22.2 EBCDIC કોડ – એક્સ્ટેન્ડેડ બાયનરી કોડેડ ડેસીમલ ઈન્ટરચેન્જ કોડ
1.22.3 હોલેરીથ કોડ (Hollerith Code)
Solved Examples – VI
Tutorial Problems – VI
Assignment Worksheet (Most IMP Questions)

1.1 નંબર સીસ્ટમ (Number Systems)

દરેક નંબર સીસ્ટમમાં અમુક ડિજીટ હોય છે. નંબર સીસ્ટમમાં દરેક ડિજીટના સ્થાનનું ચોક્કસ વજન હોય છે. આ વજન નંબર સીસ્ટમના બેઝ અથવા રેડીક્સ પર આધાર રાખે છે. નંબર સીસ્ટમને સામાન્ય સ્વરૂપમાં નીચે મુજબ દર્શાવી શકાય છે;



$$\ldots + ()R^4 + ()R^3 + ()R^2 + ()R^1 + ()R^0 \bullet + ()R^{-1} + ()R^{-2} + ()R^{-3} + ()R^{-4} \ldots$$

નં.	નંબર સીસ્ટમનો પ્રકાર	બેઝ અથવા રેડીક્સ (*R*)	ઉપયોગમાં લેવાતા ડિજીટ
1.	ડેસીમલ નંબર સીસ્ટમ	10	0, 1, 2, 3, 4, 5, 6, 7, 8 અને 9
2.	બાયનરી નંબર સીસ્ટમ	2	0 અને 1
3.	ઓક્ટલ નંબર સીસ્ટમ	8	0, 1, 2, 3, 4, 5, 6 અન 7
4.	હેક્ઝાડેસીમલ નંબર સીસ્ટમ	16	0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E અન F

1.2.1 ડેસીમલ નંબર સીસ્ટમ (Decimal Number System)

ડેસીમલ નંબર સીસ્ટમ એ રૂઢિગત નંબર સીસ્ટમ છે અને તે સામાન્ય રીત વ્યવહારમાં વધારે વપરાય છે. આ નંબર સીસ્ટમનો બેઝ અથવા રેડીક્ષ 10 છે. આ નંબર સીસ્ટમમાં 10 ડિજીટ છે. જે અનુક્રમે 0, 1, 2, 3, 4, 5, 6, 7, 8 અને 9 છે. નંબર સીસ્ટમમાં દરેક ડિજીટનું તેના સ્થાન પ્રમાણે ચોક્કસ વજન હોય છે. ડેસીમલ નંબર સીસ્ટમનું સામાન્ય સ્વરૂપ નીચે દર્શાવ્યા પ્રમાણે છે;

$$\ldots + ()10^4 + ()10^3 + ()10^2 + ()10^1 + ()10^0 \bullet + ()10^{-1} + ()10^{-2} + ()10^{-3} \ldots$$

1.2.2 બાયનરી નંબર સીસ્ટમ (Binary Number System)

બાયનરી નંબર સીસ્ટમ એ કોમ્પ્યુટર અને બીજી ડિજીટલ સીસ્ટમમાં વપરાય છે. બાયનરી નંબર સીસ્ટમનો બેઝ અથવા રેડીક્ષ 2 છે. આ નંબર સીસ્ટમમાં 2 ડિજીટ છે જે અનુક્રમે 0 અને 1 છે. બાયનરી નંબર સીસ્ટમમાં દરેક ડિજીટનું તેના સ્થાન પ્રમાણે ચોક્કસ વજન હોય છે. આ નંબર સીસ્ટમ માત્ર બે સ્ટેટ દર્શાવે છે; (0 : ઓફ સ્ટેટ) અને (1 : ઓન સ્ટેટ). બાયનરી નંબર સીસ્ટમનું સામાન્ય સ્વરૂપ નીચે દર્શાવ્યા પ્રમાણે છે;

$$\ldots + ()2^4 + ()2^3 + ()2^2 + ()2^1 + ()2^0 \bullet + ()2^{-1} + ()2^{-2} + ()2^{-3} \ldots$$

1.2.3 ઓક્ટલ નંબર સીસ્ટમ (Octal Number System)

ઓક્ટલ નંબર સીસ્ટમ માઇક્રો પ્રોસેસરમાં વપરાય છે. ઓક્ટલ નંબર સીસ્ટમનો બેઝ અથવા રેડીક્ષ 8 છે. આ નંબર સીસ્ટમમાં 8 ડિજીટ છે જે અનુક્રમે 0, 1, 2, 3, 4, 5, 6 અને 7 છે. ઓક્ટલ નંબર સીસ્ટમમાં દરેક ડિજીટનું તેના સ્થાન પ્રમાણે ચોક્કસ વજન હોય છે. ઓક્ટલ નંબર સીસ્ટમનું સામાન્ય સ્વરૂપ નીચે દર્શાવ્યા પ્રમાણે છે;

$$\ldots + ()\,8^4 + ()\,8^3 + ()\,8^2 + ()\,8^1 + ()\,8^0 \bullet + ()\,8^{-1} + ()\,8^{-2} + ()\,8^{-3} \ldots$$

1.2.4 હેક્ઝાડેસીમલ સીસ્ટમ (Hexadecimal Number System)

હેક્ઝાડેસીમલ નંબર સીસ્ટમ પણ માઇક્રો પ્રોસેસરમાં વપરાય છે. હેક્ઝાડેસીમલ નંબર સીસ્ટમનો બેઝ અથવા રેડીક્ષ 16 છે. આ નંબર સીસ્ટમમાં 16 ડિજીટ છે જે અનુક્રમે 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E અન F છે. હેક્ઝાડેસીમલ નંબર સીસ્ટમમાં દરેક ડિજીટનું તેના સ્થાન પ્રમાણે ચોક્કસ વજન હોય છે. હેક્ઝાડેસીમલ નંબર સીસ્ટમનું સામાન્ય સ્વરૂપ નીચે દર્શાવ્યા પ્રમાણે છે;

$$\ldots + ()16^4 + ()16^3 + ()16^2 + ()16^1 + ()16^0 \bullet + ()16^{-1} + ()16^{-2} + ()16^{-3} \ldots$$

1.2 નંબર સીસ્ટમ રૂપાંતર (Number System Conversions)

ડેસીમલ નંબર સીસ્ટમ એ સામાન્ય રીતે વપરાતી નંબર સીસ્ટમ છે, જ્યારે કોમ્પ્યુટરમાં માત્ર બાયનરી નંબર સીસ્ટમ વપરાય છે. આથી, તેની જરૂરીયાત;

1. નંબરને કોમ્પ્યુટરમાં આપતી વખતે ડેસીમલ નંબરને બાયનરી નંબરમાં ફેરવવાની જરૂર પડે છે.
2. પરિણામને મોનીટર ઉપર દર્શાવતી વખતે બાયનરી નંબરને ડેસીમલ નંબરમાં ફેરવવાની જરૂર પડે છે.

આમ છતાં, જ્યારે ડેસીમલ નંબરને બાયનરી નંબર સીસ્ટમ વડે દર્શાવવામાં આવે ત્યારે વધારે ડિજીટની જરૂર પડે છે. આથી, માણસ જાત માટે બાયનરી નંબર સાથે કામ કરવું અઘરું પડે છે. કારણ કે તેમાં નંબર બહુ મોટા થઈ જાય છે. આમ, બાયનરી નંબર સીસ્ટમને કોમ્પ્રેસ્ડ સ્વરૂપમાં દર્શાવવા

માટે ઓક્ટલ અને હેક્ઝાડેસીમલ નંબર સીસ્ટમનો ઉપયોગ થાય છે. અહીં એ યાદ રાખવું જરૂરી છે કે ડિજીટલ સર્કિટ માત્ર અને માત્ર બાયનરી નંબર સીસ્ટમ ઉપર ચાલે છે. ઓક્ટલ અને હેક્ઝાડેસીમલ નંબરનો ઉપયોગ માત્ર માણસ જાતની અનુકૂળતા માટે વપરાય છે.

કેટલાક ડેસીમલ નંબરના અનુરૂપ બાયનરી, ઓક્ટલ અને હેક્ઝાડેસીમલ નંબર

ડેસીમલ નંબર	ઇક્વેલન્ટ બાયનરી નંબર	ઇક્વેલન્ટઓક્ટલ નંબર	ઇક્વેલન્ટ હેક્ઝાડેસીમલ નંબર
0	00000	0	0
1	00001	1	1
2	00010	2	2
3	00011	3	3
4	00100	4	4
5	00101	5	5
6	00110	6	6
7	00111	7	7
8	01000	10	8
9	01001	11	9
10	01010	12	A
11	01011	13	B
12	01100	14	C
13	01101	15	D
14	01110	16	E
15	01111	17	F
16	10000	20	10

1.3 ડેસીમલમાંથી બાયનરીમાં રૂપાંતર (Conversion from Decimal to Binary)

ડેસીમલ નંબરમાંથી બાયનરીમાં રૂપાંતર બે સ્ટેપમાં થાય છે;

- **Step – 1 ડેસીમલ નંબરના પૂર્ણાંક ભાગને ફેરવો :** ડેસીમલ નંબરના પૂર્ણાંક ભાગને ઇક્વેલન્ટ બાયનરી નંબરમાં ફેરવવા પુનરાવર્તીત ભાગાકારનો ઉપયોગ કરવામાં આવે છે.
- **Step – 2 ડેસીમલ નંબરના અપૂર્ણાંક ભાગને ફેરવો :** ડેસીમલ નંબરના અપૂર્ણાંક ભાગને ઇક્વેલન્ટ બાયનરી નંબરમાં ફેરવવા પુનરાવર્તીત ગુણાકારનો ઉપયોગ કરવામાં આવે છે.

1. ડેસીમલ નંબરના પૂર્ણાંક ભાગને ફેરવવા માટેની પુનરાવર્તિત ભાગાકારની પધ્ધતિ : ડેસીમલ નંબરના પૂર્ણાંક ભાગને ઇક્વેલન્ટ બાયનરી નંબરમાં ફેરવવા માટેની બે પધ્ધતિઓ છે;

- **(i)** ડબલ ડેબલ પધ્ધતિ (Double Dabble Method)
- **(ii)** લેડર પધ્ધતિ (Ladder Method)

(i) ડબલ ડેબલ પધ્ધતિ : ડેસીમલ નંબરને બાયનરીમાં ફેરવવા માટે ડેસીમલ નંબરને પુનરાવર્તિત રીતે, જ્યાં સુધી ભાગફળ શૂન્ય ન થાય ત્યાં સુધી 2 વડે ભાગવામાં આવે છે. દરેક સ્ટેપની શેષને ઊંધા ક્રમાંકમાં ગોઠવી ઇક્વેલન્ટ બાયનરી નંબર મેળવવામાં આવે છે. આનો અર્થ, પહેલા સ્ટેપની શેષ છેલ્લો બીટ (LSB) અને છેલ્લા સ્ટેપની શેષ પ્રથમ બીટ (MSB) બને છે. આ પધ્ધતિને ***ડબલ ડેબલ પધ્ધતિ*** કહેવામાં આવે છે.

Example : ડેસીમલ નંબર $(22)_{10}$ ને ડબલ ડેબલ પધ્ધતિનો ઉપયોગ કરી બાયનરીમાં ફેરવો.

ડેસીમલ નંબરને ડબલ ડેબલ પધ્ધતિનો ઉપયોગ કરીને બાયનરી નંબરમાં ફેરવવાની ક્રમબધ્ધ પધ્ધતિ નીચે મુજબ છે;

- સૌપ્રથમ 22 ને 2 વડે ભાગો, આપણને ભાગફળ 11 અને શેષ 0 મળશે. 0 એ આપણો LSB (છેલ્લો બીટ) થશે.
- ત્યારબાદ 11 ને 2 વડે ભાગો, આપણને ભાગફળ 5 અને શેષ 1 મળશે.
- ત્યારબાદ 5 ને 2 વડે ભાગો, આપણને ભાગફળ 2 અને શેષ 1 મળશે.
- ત્યારબાદ 2 ને 2 વડે ભાગો, આપણને ભાગફળ 1 અને શેષ 0 મળશે.



- છેલ્લે 1 ને 2 વડે ભાગો, આપણને ભાગફળ 0 અને શેષ 1 મળશે. 1 એ આપણો MSB (પ્રથમ બીટ) થશે.
- આમ, ડેસીમલ નંબર $(22)_{10}$ નો ઇક્વેલન્ટ બાયનરી નંબર $(10110)_2$ થશે.
- આ પધ્ધતિમાં આપણને વધારે જગ્યાની જરૂર પડે છે. આથી, તેનો ઉપયોગ થતો નથી.
- લેડર પધ્ધતિનો ઉપયોગ સામાન્ય રીતે થાય છે.

(ii) લેડર પધ્ધતિ : ડેસીમલ નંબરના પૂર્ણાંક ભાગને બાયનરી નંબરમાં ફેરવવા માટેની ડબલ ડેબલ પધ્ધતિમાં વધારે જગ્યાની જરૂર પડે છે. આથી, ડબલ ડેબલ પધ્ધતિ સામાન્ય વપરાશમાં ચાલતી નથી. પરંતું લેડર પધ્ધતિ વપરાય છે. આ પધ્ધતિમાં લેડર (સીડી) જેવી રચના થતી હોવાથી તેને લેડર પધ્ધતિ તરીકે ઓળખવામાં આવે છે.

આ પધ્ધતિમાં ડેસીમલ નંબરના પૂર્ણાંક ભાગને 2 વડે ત્યાં સુધી ભાગવામાં આવે છે જ્યાં સુધી ભાગફળ શૂન્ય ન આવે. શેષને ઉદાહરણમાં દર્શાવ્યા પ્રમાણે જમણી બાજુએ લખવામાં આવે છે. શેષને ઊંધા ક્રમમાં લખવાથી ઇક્વેલન્ટ બાયનરી નંબર મેળવી શકાય છે.

2	22	0
2	11	1
2	5	1
2	2	0
2	1	1
	0	

Example : ડેસીમલ નંબર $(22)_{10}$ ને લેડર પધ્ધતિનો ઉપયોગ કરી બાયનરીમાં ફેરવો.

$(22)_{10} = (10110)_2$

2. ડેસીમલ નંબરના અપૂર્ણાંક ભાગને ફેરવવા માટેની પુનરાવર્તિત ગુણાકારની પધ્ધતિ : ડેસીમલ નંબરના અપૂર્ણાંક ભાગને બાયનરી નંબરમાં ફેરવવા માટે પુનરાવર્તિત ગુણાકાર કરવામાં આવે છે. આ પધ્ધતિમાં ડેસીમલ નંબરના અપૂર્ણાંક ભાગને 2 વડે પુનરાવર્તિત રીતે ગુણવામાં આવે છે. આ ગુણાકારના જવાબમાં એક પૂર્ણાંક અને એક અપૂર્ણાંક ભાગ હોય છે. પૂર્ણાંક ભાગને કેરી તરીકે જમણી બાજુએ લખી લેવામાં આવે છે અને અપૂર્ણાંક ભાગને ફરીથી 2 વડે ગુણવામાં આવે છે. જ્યાં સુધી અપૂર્ણાંક ભાગમાં 0 ન આવે ત્યાં સુધી ગુણાકારની પ્રક્રિયા ચાલુ રાખવામાં આવે છે. કેરી તરીકે નોંધવામાં આવેલા પૂર્ણાંક ભાગને ઉદાહરણમાં બતાવ્યા પ્રમાણે નીચેની દિશામાં વાંચી બાયનરી નંબર મેળવવામાં આવે છે.

Example : $(0.8125)_{10}$ ને બાયનરીમાં ફેરવો.

Fraction		Radix		Result	Fractional Part	Carry
0.8125	×	2	=	1.625	0.625	1
0.625	×	2	=	1.25	0.25	1
0.25	×	2	=	0.5	0.5	0
0.5	×	2	=	1.0	0.0	1

$\therefore (0.8125)_{10} = (0.1101)_2$

1.4 બાયનરીમાંથી ડેસીમલમાં રૂપાંતર (Conversion from Binary to Decimal)

બાયનરી નંબર સીસ્ટમમાં રેડીક્ષ અથવા બેઝ 2 છે. આ નંબર સીસ્ટમમાં માત્ર બે જ ડિજીટ 0 અને 1 નો સમાવેશ થાય છે. બાયનરી નંબર સીસ્ટમમાં ડિજીટના સ્થાન પ્રમાણે તેનું ચોક્કસ વજન (મૂલ્ય) હોય છે. બાયનરી નંબર સીસ્ટમને સામાન્ય સ્વરૂપે નીચે મુજબ દર્શાવી શકાય.

$$\ldots + ( )2^4 + ( )2^3 + ( )2^2 + ( )2^1 + ( )2^0 \bullet + ( )2^{-1} + ( )2^{-2} + ( )2^{-3} \ldots$$

બાયનરી પોઇન્ટ

Example : બાયનરી નંબર $(11011.01)_2$ ને ડેસીમલ નંબરમાં ફેરવો.

$$= (1 \times 2^4) + (1 \times 2^3) + (0 \times 2^2) + (1 \times 2^1) + (1 \times 2^0) + (0 \times 2^{-1}) + (1 \times 2^{-2})$$

$$= 16 + 8 + 0 + 2 + 1 + 0 + 0.25 = 27.25$$

$\therefore (1010.01)_2 = (27.25)_{10}$

Solved Examples – I

1. નીચેના ડેસીમલ નંબરોને બાયનરી નંબરમાં ફેરવો;

(i) 84 (ii) 286

(iii) 333 (iv) 419.78

ઉકેલ :

(i) 84

2	84	0
2	42	0
2	21	1
2	10	0
2	5	1
2	2	0
2	1	1
	0	

$\therefore (84)_{10} = (1010100)_2$

(i) 286

2	286	0
2	143	1
2	71	1
2	35	1
2	17	1
2	8	0
2	4	0
2	2	0
2	1	1
	0	

$\therefore (286)_{10} = (100011110)_2$

(ii) 333

2	333	1
2	166	0
2	83	1
2	41	1
2	20	0
2	10	0
2	5	1
2	2	0
2	1	1
	0	

$\therefore (333)_{10} = (101001101)_2$

(v) 419.78

પૂર્ણાંક ભાગ (419) ને બાયનરીમાં રૂપાંતર કરો.

2	419	1
2	209	1
2	104	0
2	52	0
2	26	0
2	13	1
2	6	0
2	3	1
2	1	1
	0	

$\therefore (419)_{10} = (110100011)_2$

અપૂર્ણાંક ભાગ (0.78) ને બાયનરીમાં રૂપાંતર કરો.

$0.78 \times 2 = 1.56 \rightarrow 1$

$0.56 \times 2 = 1.12 \rightarrow 1$

$0.12 \times 2 = 0.24 \rightarrow 0$

$0.24 \times 2 = 0.48 \rightarrow 0$

$0.48 \times 2 = 0.96 \rightarrow 0$

$0.96 \times 2 = 1.92 \rightarrow 1$

$0.92 \times 2 = 1.84 \rightarrow 1$

Terminating the process;

$\therefore (0.78)_{10} = (0.1100011)_2$

$\therefore (419.78)_{10} = (110100011.1100011)_2$

2. નીચેના બાયનરી નંબરોને ડેસીમલ નંબરમાં ફેરવો;
(i) 11001 (ii) 0.101 (iii) 1011.01 (vi) 111.111

ઉકેલ :

(i) 11001

$= (1 \times 2^4) + (1 \times 2^3) + (0 \times 2^2) + (0 \times 2^1) + (1 \times 2^0)$

$= 16 + 8 + 0 + 0 + 1 = 25$

$\therefore (11001)_2 = (25)_{10}$

(ii) **0.101**

$= (1 \times 2^{-1}) + (0 \times 2^{-2}) + (1 \times 2^{-3})$

$= 0.5 + 0 + 0.125 = 0.625$

$\therefore \quad (0.101)_2 = (0.625)_{10}$

(iii) **1011.01**

$= (1 \times 2^3) + (0 \times 2^2) + (1 \times 2^1) + (1 \times 2^0) + (0 \times 2^{-1}) + (1 \times 2^{-2})$

$= 8 + 0 + 2 + 1 + 0 + 0.25 = 11.25$

$\therefore \quad (1011.01)_2 = (11.25)_{10}$

(iv) **111.111**

$= (1 \times 2^2) + (1 \times 2^1) + (1 \times 2^0) + (1 \times 2^{-1}) + (1 \times 2^{-2}) + (1 \times 2^{-3})$

$= 4 + 2 + 1 + 0.5 + 0.25 + 0.125 = 7.875$

$\therefore \quad (111.111)_2 = (7.875)_{10}$

Tutorial Problems – I

1. નીચેના ડેસીમલ નંબરોને બાયનરી નંબરમાં ફેરવો;
   - (i) $(68)_{10}$ [Ans. $(1000100)_2$]
   - (ii) $(222)_{10}$ [Ans. $(11011110)_2$]
   - (iii) $(0.8125)_{10}$ [Ans. $(0.1101)_2$]
   - (iv) $(9.3125)_{10}$ [Ans. $(1001.0101)_2$]
2. નીચેના બાયનરી નંબરોને ડેસીમલ નંબરમાં ફેરવો;
   - (i) $(101101)_2$ [Ans. $(45)_{10}$]
   - (ii) $(1111111)_2$ [Ans. $(127)_{10}$]
   - (iii) $(11011011.100101)_2$ [Ans. $(219.578125)_{10}$]
   - (iv) $(1111.1111)_2$ [Ans. $(15.9375)_{10}$]

1.5 ડેસીમલમાંથી ઓક્ટલમાં રૂપાંતર (Conversion from Decimal to Octal)

ડેસીમલ નંબરમાંથી ઓક્ટલમાં રૂપાંતર બે સ્ટેપમાં થાય છે;

- **Step – 1 ડેસીમલ નંબરના પૂર્ણાંક ભાગને ફેરવો :** ડેસીમલ નંબરના પૂર્ણાંક ભાગને ઇક્વેલન્ટ ઓક્ટલ નંબરમાં ફેરવવા પુનરાવર્તીત ભાગાકારનો ઉપયોગ કરવામાં આવે છે.
- **Step – 2 ડેસીમલ નંબરના અપૂર્ણાંક ભાગને ફેરવો :** ડેસીમલ નંબરના અપૂર્ણાંક ભાગને ઇક્વેલન્ટ ઓક્ટલ નંબરમાં ફેરવવા પુનરાવર્તીત ગુણાકારનો ઉપયોગ કરવામાં આવે છે.

1. **ડેસીમલ નંબરના પૂર્ણાંક ભાગને ફેરવવા માટેની પુનરાવર્તિત ભાગાકારની પધ્ધતિ :** ડેસીમલ નંબરને ઓક્ટલમાં ફેરવવા માટે ડેસીમલ નંબરના પૂર્ણાંક ભાગને પુનરાવર્તિત રીતે, જ્યાં સુધી ભાગફળ શૂન્ય ન થાય ત્યાં સુધી 8 વડે ભાગવામાં આવે છે. દરેક સ્ટેપની શેષને ઊંધા ક્રમાંકમાં ગોઠવી ઇક્વેલન્ટ ઓક્ટલ નંબર મેળવવામાં આવે છે.

   Example : ડેસીમલ નંબર $(398)_{10}$ ને ઓક્ટલ નંબરમાં ફેરવો.

2. **ડેસીમલ નંબરના અપૂર્ણાંક ભાગને ફેરવવા માટેની પુનરાવર્તિત ગુણાકારની પધ્ધતિ :** ડેસીમલ નંબરના અપૂર્ણાંક ભાગને ઓક્ટલ નંબરમાં ફેરવવા માટે પુનરાવર્તિત ગુણાકાર કરવામાં આવે છે. આ પધ્ધતિમાં ડેસીમલ નંબરના અપૂર્ણાંક ભાગને 8 વડે પુનરાવર્તિત રીતે ગુણવામાં આવે

છે. આ ગુણાકારના જવાબમાં એક પૂર્ણાંક અને એક અપૂર્ણાંક ભાગ હોય છે. પૂર્ણાંક ભાગને કેરી તરીકે જમણી બાજુએ લખી લેવામાં આવે છે અને અપૂર્ણાંક ભાગને ફરીથી 8 વડે ગુણવામાં આવે છે. જ્યાં સુધી અપૂર્ણાંક ભાગમાં 0 ન આવે ત્યાં સુધી ગુણાકારની પ્રક્રિયા ચાલુ રાખવામાં આવે છે. કેરી તરીકે નોંધવામાં આવેલા પૂર્ણાંક ભાગને ઉદાહરણમાં બતાવ્યા પ્રમાણે નીચેની દિશામાં વાંચી બાયનરી નંબર મેળવવામાં આવે છે.

Example : ડેસીમલ નંબર $(0.8125)_{10}$ ને ઓક્ટલ નંબરમાં ફેરવો.

Fraction		Radix		Result	Fractional Part	Carry
0.8125	×	8	=	6.5	0.5	6 ↓
0.5	×	8	=	4.0	0.0	4

$$\therefore \quad (0.8125)_{10} = (0.64)_8$$

1.6 ઓક્ટલમાંથી ડેસીમલમાં રૂપાંતર (Conversion from Octal to Decimal)

ઓક્ટલ નંબર સીસ્ટમમાં રેડીક્ષ અથવા બેઝ 8 છે. આ નંબર સીસ્ટમમાં આઠ ડિજીટ અનુક્રમે 0, 1, 2, 3, 4, 5, 6 અને 7 નો સમાવેશ થાય છે. ઓક્ટલ નંબર સીસ્ટમમાં ડિજીટના સ્થાન પ્રમાણે તેનું ચોક્કસ વજન (મૂલ્ય) હોય છે. ઓક્ટલ નંબર સીસ્ટમને નીચે મુજબ દર્શાવી શકાય;

$$\ldots + ( ) 8^4 + ( ) 8^3 + ( ) 8^2 + ( ) 8^1 + ( ) 8^0 \bullet + ( ) 8^{-1} + ( ) 8^{-2} + ( ) 8^{-3} \ldots$$

ઓક્ટલ પોઇન્ટ

Example : $(764.53)_8$ ને ડેસીમલ નંબરમાં ફેરવો.

$$= (7 \times 8^2) + (6 \times 8^1) + (4 \times 8^0) + (5 \times 8^{-1}) + (3 \times 8^{-2})$$
$$= 448 + 48 + 4 + 0.625 + 0.046875 = 500.671875$$
$$\therefore \quad (764.53)_8 = (500.671875)_{10}$$

1.7 બાયનરીમાંથી ઓક્ટલમાં રૂપાંતર (Conversion from Binary to Octal)

બાયનરી નંબર સીસ્ટમનો બેઝ 2 છે અને ઓક્ટલ નંબર સીસ્ટમનો બેઝ 8 છે. આનો અર્થ, ઓક્ટલ નંબર સીસ્ટમનો બેઝ એ બાયનરી નંબર સીસ્ટના બેઝ કરતા ત્રણ ઘણો (2^3) છે. આથી, બાયનરી નંબરના ડિજીટના ત્રણ ત્રણના ગ્રુપ બનાવવામાં આવે અને ત્યારબાદ આ દરેક ગ્રુપ માટેનો ઇક્વેલન્ટ ઓક્ટલ નંબર મેળવવામાં આવે તો જવાબમાં આપણને ઇક્વેલન્ટ ઓક્ટલ નંબર મળે છે. અપૂર્ણાંક ભાગ માટે ત્રણ ડિજીટનું ગ્રુપ બનાવવાની શરૂઆત બાયનરી પોઈન્ટથી કરવામાં આવે છે.

Example : બાયનરી નંબર $(11000110)_2$ ને ઓક્ટલ નંબરમાં ફેરવો.

011	000	110
↓	↓	↓
3	0	6

$$\therefore \quad (11000110)_2 = (306)_8$$

1.8 ઓક્ટલમાંથી બાયનરીમાં રૂપાંતર (Conversion from Octal to Binary)

ઓક્ટલ નંબરમાંથી ઇક્વેલન્ટ બાયનરી નંબર મેળવવા માટે આપેલા ઓક્ટલ નંબરના દરેક ડિજીટનો ઇક્વેલન્ટ બાયનરી નંબર લખવામાં આવે છે.

Example : ઓક્ટલ નંબર $(76.62)_8$ ને બાયનરી નંબરમાં ફેરવો.

7	6	•	6	2
↓	↓		↓	↓
111	110	•	110	010

$$\therefore \quad (76.62)_8 = (111110.110010)_2$$

Solved Examples – II

3. નીચેના ડેસીમલ નંબરને ઇક્વેલન્ટ ઓક્ટલ નંબરમાં ફેરવો;
(i) 1024 (iii) 1093.6

ઉકેલ :

(i) 1024

8	1024	0
8	128	0
8	16	0
8	2	2
	0	

$\therefore (1024)_{10} = (2000)_8$

(ii) 1093.6

પૂર્ણાંક ભાગ (1093) ને ઓક્ટલમાં રૂપાંતર કરો.

8	1093	5
8	136	0
8	17	1
8	2	2
	0	

$\therefore (1093)_{10} = (2105)_8$

પૂર્ણાંક ભાગ (0.6) ને ઓક્ટલમાં રૂપાંતર કરો.

$0.6 \times 8 = 4.8 \rightarrow 4$

$0.8 \times 8 = 6.4 \rightarrow 6$

$0.4 \times 8 = 3.2 \rightarrow 3$

$0.2 \times 8 = 1.6 \rightarrow 1$

$0.6 \times 8 = 4.8 \rightarrow 4$

પ્રોસેસને ટર્મીનેટ કરતાં;

$\therefore (0.6)_{10} = (0.46314)_8$

$\therefore (1093.6)_{10} = (2105.46314)_8$

4. નીચેના ઓક્ટલ નંબરોને ઇક્વેલન્ટ ડેસીમલ નંબરમાં ફેરવો;
(i) 645 (ii) 7654.42

ઉકેલ :

(i) 645

$= (6 \times 8^2) + (4 \times 8^1) + (5 \times 8^0)$

$= 384 + 32 + 5 = 421$

$\therefore (645)_8 = (421)_{10}$

(ii) 7654.42

$= (7 \times 8^3) + (6 \times 8^2) + (5 \times 8^1) + (4 \times 8^0) + (4 \times 8^{-1}) + (2 \times 8^{-2})$

$= 3584 + 384 + 40 + 4 + 0.5 + 0.03125 = 4012.53125$

$\therefore (7654.42)_8 = (4012.53125)_{10}$

5. નીચેના બાયનરી નંબરોને ઇક્વેલન્ટ ઓક્ટલ નંબરમાં ફેરવો;
(i) 10011 (ii) 10101010 (iii) 111011.11

ઉકેલ :

(i) 10011

010 011

↓ ↓

2 3

$\therefore (10011)_2 = (23)_8$

(ii) 10101010

010 101 010

↓ ↓ ↓

2 5 2

$\therefore (10101010)_2 = (252)_8$

(iii) 111011.11

111 011 • 110

↓ ↓ ↓

7 3 • 6

$\therefore (111011)_2 = (73.6)_8$

6. નીચેના ઓક્ટલ નંબરોને ઈક્વેલન્ટ બાયનરી નંબરમાં ફેરવો;

(i) 645 (ii) 134 (iii) 345.64

ઉકેલ :

(i) 645

6 4 5

↓ ↓ ↓

110 100 101

∴ $(645)_8 = (110100101)_2$

(ii) 134

1 3 4

↓ ↓ ↓

001 011 100

∴ $(134)_8 = (1011100)_2$

(iii) 345.64

3 4 5 • 6 4

↓ ↓ ↓ ↓ ↓

011 100 101 • 110 100

∴ $(345.64)_8 = (11100101.110100)_2$

Tutorial Problems – II

3. નીચેના ડેસીમલ નંબરોને ઈક્વેલન્ટ ઓક્ટલ નંબરમાં ફેરવો;

(i) $(399)_{10}$ **[Ans.** $(617)_8$**]**

(ii) $(777)_{10}$ **[Ans.** $(1411)_8$**]**

(iii) $(247.6875)_{10}$ **[Ans.** $(367.54)_8$**]**

(iv) $(2000.38)_{10}$ **[Ans.** $(3720.30243)_8$**]**

4. નીચેના ઓક્ટલ નંબરોને ઈક્વેલન્ટ ડેસીમલ નંબરમાં ફેરવો;

(i) $(157)_8$ **[Ans.** $(111)_{10}$**]**

(ii) $(777)_8$ **[Ans.** $(511)_{10}$**]**

(iii) $(6327.4051)_8$ **[Ans.** $(3287.5100098)_{10}$**]**

(iv) $(4242.42)_8$ **[Ans.** $(2210.53125)_{10}$**]**

5. નીચેના બાયનરી નંબરોને ઈક્વેલન્ટ ઓક્ટલ નંબરમાં ફેરવો;

(i) $(10010010)_2$ **[Ans.** $(222)_8$**]**

(ii) $(1010101010)_2$ **[Ans.** $(1252)_8$**]**

(iii) $(111100.00010111)_2$ **[Ans.** $(74.056)_8$**]**

(iv) $(101011111.010101)_2$ **[Ans.** $(537.25)_8$**]**

6. નીચેના ઓક્ટલ નંબરોને ઈક્વેલન્ટ બાયનરી નંબરમાં ફેરવો;

(i) $(333)_8$ **[Ans.** $(11011011)_2$**]**

(ii) $(123.123)_8$ **[Ans.** $(1010011.001010011)_2$**]**

(iii) $(3527.43)_8$ **[Ans.** $(11101010111.100011)_2$**]**

(iv) $(1234.567)_8$ **[Ans.** $(1010011100.101110111)_2$**]**

1.9 ડેસીમલમાંથી હેક્ઝાડેસીમલમાં રૂપાંતર (Conversion from Decimal to Hexadecimal)

ડેસીમલ નંબરમાંથી હેક્ઝાડેસીમલમાં રૂપાંતર બે સ્ટેપમાં થાય છે;

- **Step – 1 ડેસીમલ નંબરના પૂર્ણાંક ભાગને ફેરવો :** ડેસીમલ નંબરના પૂર્ણાંક ભાગને ઈક્વેલન્ટ હેક્ઝાડેસીમલ નંબરમાં ફેરવવા પુનરાવર્તીત ભાગાકારનો ઉપયોગ કરવામાં આવે છે.
- **Step – 2 ડેસીમલ નંબરના અપૂર્ણાંક ભાગને ફેરવો :** ડેસીમલ નંબરના અપૂર્ણાંક ભાગને ઈક્વેલન્ટ હેક્ઝાડેસીમલ નંબરમાં ફેરવવા પુનરાવર્તીત ગુણાકારનો ઉપયોગ કરવામાં આવે છે.

1. ડેસીમલ નંબરના પૂર્ણાંક ભાગને ફેરવવા માટેની પુનરાવર્તિત ભાગાકારની પધ્ધતિ : ડેસીમલ નંબરને હેક્ઝાડેસીમલમાં ફેરવવા માટે ડેસીમલ નંબરના પૂર્ણાંક ભાગને પુનરાવર્તિત રીતે, જ્યાં સુધી ભાગફળ શૂન્ય ન થાય ત્યાં સુધી 16 વડે ભાગવામાં આવે છે. દરેક સ્ટેપની શેષને ઊંધા ક્રમાંકમાં ગોઠવી ઈક્વેલન્ટ હેક્ઝાડેસીમલ નંબર મેળવવામાં આવે છે.

16	398	14 = E
16	24	8
16	1	1
	0	

∴ $(398)_{10} = (18E)_{16}$

Example : ડેસીમલ નંબર $(398)_{10}$ ને હેક્ઝાડેસીમલ નંબરમાં ફેરવો.

2. **ડેસીમલ નંબરના અપૂર્ણાંક ભાગને ફેરવવા માટેની પુનરાવર્તિત ગુણાકારની પધ્ધતિ :** ડેસીમલ નંબરના અપૂર્ણાંક ભાગને હેક્ઝાડેસીમલ નંબરમાં ફેરવવા માટે પુનરાવર્તિત ગુણાકાર કરવામાં આવે છે. આ પધ્ધતિમાં ડેસીમલ નંબરના અપૂર્ણાંક ભાગને 16 વડે પુનરાવર્તિત રીતે ગુણવામાં આવે છે. આ ગુણાકારના જવાબમાં એક પૂર્ણાંક અને એક અપૂર્ણાંક ભાગ હોય છે. પૂર્ણાંક ભાગને કેરી તરીકે જમણી બાજુએ લખી લેવામાં આવે છે અને અપૂર્ણાંક ભાગને ફરીથી 16 વડે ગુણવામાં આવે છે. જ્યાં સુધી અપૂર્ણાંક ભાગમાં 0 ન આવે ત્યાં સુધી ગુણાકારની પ્રક્રિયા ચાલુ રાખવામાં આવે છે. કેરી તરીકે નોંધવામાં આવેલા પૂર્ણાંક ભાગને નીચેની દિશામાં વાંચી બાયનરી નંબર મેળવવામાં આવે છે.

Example : ડેસીમલ નંબર $(0.88)_{10}$ ને હેક્ઝાડેસીમલ નંબરમાં ફેરવો.

પ્રોસેસને ટર્મીનેટ કરતાં;

Fraction		Radix		Result	Fractional Part	Carry
0.88	×	16	=	14.08	0.08	14 = E
0.08	×	16	=	1.28	0.28	1
0.28	×	16	=	4.48	0.48	4
0.48	×	16	=	7.68	0.68	7
0.68	×	16	=	10.88	0.88	10 = A

$\therefore \quad (0.88)_{10} = (0.E147A)_{16}$

1.10 હેક્ઝાડેસીમલમાંથી ડેસીમલમાં રૂપાંતર (Conversion from Hexadecimal to Decimal)

હેક્ઝાડેસીમલ નંબર સીસ્ટમમાં રેડીક્ષ અથવા બેઝ 16 છે. આ નંબર સીસ્ટમમાં 16 ડિજીટ અનુક્રમે 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E અન F છે. હેક્ઝાડેસીમલ નંબર સીસ્ટમમાં ડિજીટના સ્થાન પ્રમાણે તેનું ચોક્કસ વજન (મૂલ્ય) હોય છે. હેક્ઝાડેસીમલ નંબર સીસ્ટમને સામાન્ય સ્વરૂપે નીચે મુજબ દર્શાવી શકાય;

$$\ldots + ( ) 16^3 + ( ) 16^2 + ( ) 16^1 + ( ) 16^0 \bullet + ( ) 16^{-1} + ( ) 16^{-2} + ( ) 16^{-3} \ldots$$

↑ હેક્ઝાડેસીમલ પોઈન્ટ

Example : હેક્ઝાડેસીમલ નંબર $(7A3.F2)_{16}$ ને ડેસીમલ નંબરમાં ફેરવો.

$$= (7 \times 16^2) + (A \times 16^1) + (3 \times 16^0) + (F \times 16^{-1}) + (2 \times 16^{-2})$$

$$= (7 \times 16^2) + (10 \times 16^1) + (3 \times 16^0) + (15 \times 16^{-1}) + (2 \times 16^{-2})$$

$$= 1792 + 160 + 3 + 0.9375 + 0.0078125 = 1955.9453125$$

$\therefore \quad (7A3.F2)_{16} = (1955.9453125)_{10}$

1.11 બાયનરીમાંથી હેક્ઝાડેસીમલમાં રૂપાંતર (Conversion from Binary to Hexadecimal)

બાયનરી નંબર સીસ્ટમનો બેઝ 2 છે અને હેક્ઝાડેસીમલ નંબર સીસ્ટમનો બેઝ 16 છે. આનો અર્થ, હેક્ઝાડેસીમલ નંબર સીસ્ટમનો બેઝ એ બાયનરી નંબર સીસ્ટના બેઝ કરતા ચાર ઘણો (2^4) છે. આથી, બાયનરી નંબરના ડિજીટના ચાર ચારના ગ્રુપ બનાવવામાં આવે અને ત્યારબાદ આ દરેક ગ્રુપ માટેનો ઇક્વેલન્ટ હેક્ઝાડેસીમલ નંબર મેળવવામાં આવે તો જવાબમાં આપણને ઇક્વેલન્ટ હેક્ઝાડેસીમલ નંબર મળે છે. અપૂર્ણાંક ભાગ માટે ચાર ડિજીટનું ગ્રુપ બનાવવાની શરૂઆત બાયનરી પોઈન્ટથી કરવામાં આવે છે.

Example : બાયનરી નંબર $(110001110)_2$ ને હેક્ઝાડેસીમલ નંબરમાં ફેરવો.

0001	1000	1110
↓	↓	↓
1	8	E

$\therefore \quad (110001110)_2 = (18E)_{16}$

1.12 હેક્ઝાડેસીમલમાંથી બાયનરીમાં રૂપાંતર (Conversion from Hexadecimal to Binary)

હેક્ઝાડેસીમલ નંબરમાંથી ઇક્વેલન્ટ બાયનરી નંબર મેળવવા માટે આપેલા હેક્ઝાડેસીમલ નંબરના દરેક ડિજીટનો ઇક્વેલન્ટ બાયનરી નંબર લખવામાં આવે છે.

Example : હેક્ઝાડેસીમલ નંબર $(9C.C2)_{16}$ ને બાયનરી નંબરમાં ફેરવો.

9	C	•	C	2
↓	↓		↓	↓
1001	1100	•	1100	0010

$\therefore \quad (9C.C2)_{16} = (10011100.1100010)_2$

1.13 હેક્ઝાડેસીમલમાંથી ઓક્ટલમાં રૂપાંતર (Conversion from Hexadecimal to Octal)

હેક્ઝાડેસીમલ નંબરમાંથી ઓક્ટલ નંબરમાં રૂપાંતર બે સ્ટેપમાં થાય છે;

- **Step – 1 :** હેક્ઝાડેસીમલ નંબરને ઈક્વેલન્ટ બાયનરી નંબરમાં ફેરવો.
- **Step – 2 :** બાયનરી નંબરને ઈક્વેલન્ટ ઓક્ટલ નંબરમાં ફેરવો.

Example : હેક્ઝાડેસીમલ નંબર $(3D.A2)_{16}$ ને ઓક્ટલ નંબરમાં ફેરવો.

Step – 1 : સૌપ્રથમ હેક્ઝાડેસીમલ નંબર $(3D.A2)_{16}$ ને તેના ઈક્વેલન્ટ બાયનરી નંબરમાં ફેરવો.

3	D	•	A	2
↓	↓		↓	↓
0011	1101	•	1010	0010

$\therefore \quad (3D.A2)_{16} = (00111101.10100010)_2$

Step – 2 : હવે, બાયનરી નંબર $(00\ 111\ 101.101\ 000\ 10)_2$ ને ઓક્ટલ નંબરમાં ફેરવો.

000	111	101	•	101	000	100
↓	↓	↓		↓	↓	↓
0	7	5	•	5	0	4

$\therefore \quad (00111101.10100010)_2 = (75.504)_8$

$\therefore \quad (3D.A2)_{16} = (75.504)_8$

1.14 ઓક્ટલમાંથી હેક્ઝાડેસીમલમાં રૂપાંતર (Conversion from Octal to Hexadecimal)

ઓક્ટલ નંબરમાંથી હેક્ઝાડેસીમલ નંબરમાં રૂપાંતર બે સ્ટેપમાં થાય છે;

- **Step – 1 :** ઓક્ટલ નંબરને ઈક્વેલન્ટ બાયનરી નંબરમાં ફેરવો.
- **Step – 2 :** બાયનરી નંબરને ઈક્વેલન્ટ હેક્ઝાડેસીમલ નંબરમાં ફેરવો.

Example : ઓક્ટલ નંબર $(73.26)_8$ ને હેક્ઝાડેસીમલ નંબરમાં ફેરવો.

Step – 1 : સૌપ્રથમ ઓક્ટલ નંબર $(73.26)_8$ ને ઈક્વેલન્ટ બાયનરી નંબરમાં ફેરવો.

7	3	•	2	6
↓	↓		↓	↓
111	011	•	010	110

$\therefore \quad (73.26)_8 = (111011.010110)_2$

Step – 2 : હવે, બાયનરી નંબર $(111011.010110)_2$ ને હેક્ઝાડેસીમલ નંબરમાં ફેરવો.

0011	1011	•	0101	1000
↓	↓		↓	↓
3	B	•	5	8

$\therefore \quad (111011.010110)_2 = (3B.58)_{16}$

$\therefore \quad (73.26)_8 = (3B.58)_{16}$

Solved Examples - III

7. નીચેના ડેસીમલ નંબરોને ઇક્વેલન્ટ હેક્ઝાડેસીમલ નંબરમાં ફેરવો;
(i) 892 (iii) 2419.78

ઉકેલ :

(i) 892

16	892	$12 = C$
16	55	7
16	3	3
	0	

$\therefore (892)_{10} = (37C)_{16}$

(ii) 2419.78

પૂર્ણાંક ભાગ (2419) ને હેક્ઝાડેસીમલ માં રૂપાંતર કરો.

16	2419	3
16	151	7
16	9	9
	0	

$\therefore (2419)_{10} = (973)_{16}$

અપૂર્ણાંક ભાગ (0.78) ને હેક્ઝાડેસીમલમાં રૂપાંતર કરો.

$0.78 \times 16 = 12.48 \rightarrow 12 = C$

$0.48 \times 16 = 7.68 \rightarrow 7$

$0.68 \times 16 = 10.88 \rightarrow 10 = A$

$0.88 \times 16 = 14.08 \rightarrow 14 = E$

$0.08 \times 16 = 1.28 \rightarrow 1$

પ્રોસેસને ટર્મીનેટ કરતાં;

$\therefore (0.78)_{10} = (0.C7AE1)_{16}$

$\therefore (2419.78)_{10} = (973.C7AE1)_{16}$

8. નીચેના હેક્ઝાડેસીમલ નંબરોને ઇક્વેલન્ટ ડેસીમલ નંબરમાં ફેરવો;
(i) B9C0 (ii) ABCD (iii) 1F.A

ઉકેલ :

(i) B9C0

$= (B \times 16^3) + (9 \times 16^2) + (C \times 16^1) + (0 \times 16^0)$

$= (11 \times 16^3) + (9 \times 16^2) + (12 \times 16^1) + (0 \times 16^0)$

$= 45056 + 2304 + 192 + 0 = 47552$

$\therefore (B9C0)_{16} = (47552)_{10}$

(ii) ABCD

$= (A \times 16^3) + (B \times 16^2) + (C \times 16^1) + (D \times 16^0)$

$= (10 \times 16^3) + (11 \times 16^2) + (12 \times 16^1) + (13 \times 16^0)$

$= 40960 + 2816 + 192 + 13 = 43981$

$\therefore (ABCD)_{16} = (43981)_{10}$

(iii) 1F.A

$= (1 \times 16^1) + (F \times 16^0) + (A \times 16^{-1})$

$= (1 \times 16^1) + (15 \times 16^0) + (10 \times 16^{-1})$

$= 16 + 15 + 0.625 = 31.625$

$\therefore (1F.A)_{16} = (31.625)_{10}$

9. નીચેના બાયનરી નંબરોને ઇક્વેલન્ટ હેક્ઝાડેસીમલ નંબરમાં ફેરવો;
(i) 11111 (ii) 1010.110 (iii) 101101.1011

ઉકેલ :

(i) 11111

0001 1111
↓ ↓
1 F

$\therefore (11111)_2 = (1F)_{16}$

(ii) 1010.110

1010 • 1100
↓ ↓
A • C

$\therefore (1010.110)_2 = (AC)_{16}$

(iii) 101101.1011

0010 1101 • 1011
↓ ↓ ↓
2 D • B

$\therefore (101101.1011)_2 = (2D.B)_{16}$

10. નીચેના હેક્ઝાડેસીમલ નંબરોને ઇક્વેલન્ટ બાયનરી નંબરમાં ફેરવો;
(i) B9C0 (ii) 1F.A

(i) B9C0

B 9 C 0
↓ ↓ ↓ ↓
1011 1001 1100 0000

$\therefore (B9C0)_{16} = (1011100111000000)_2$

(ii) 1F.A

1 F • A
↓ ↓ ↓
0001 1111 • 1010

$\therefore (1F.A)_{16} = (00011111.1010)_2$

11. નીચેના હેક્ઝાડેસીમલ નંબરોને ઇક્વેલન્ટ ઓક્ટલ નંબરમાં ફેરવો;
(i) 111.AF (ii) ABCD

(i) 111.AF

Step – 1 : સૌપ્રથમ હેક્ઝાડેસીમલ નંબર $(111.AF)_{16}$ ને તેના બાયનરી નંબરમાં ફેરવો.

1 1 1 • A F
↓ ↓ ↓ ↓ ↓
0001 0001 0001 • 1010 1111

$\therefore (111.AF)_{16} = (100\ 010\ 001.101\ 011\ 11)_2$

Step – 2 : બાયનરી નંબર $(100\ 010\ 001.101\ 011\ 11)_2$ ને ઓક્ટલ નંબરમાં ફેરવો.

100 010 001 • 101 011 110
↓ ↓ ↓ ↓ ↓ ↓
4 2 1 • 5 3 6

$\therefore (100\ 010\ 001.101\ 011\ 11)_2 = (421.536)_8$

$\therefore (111.AF)_{16} = (421.536)_8$

(ii) ABCD

Step – 1 : સૌપ્રથમ હેક્ઝાડેસીમલ નંબર $(ABCD)_{16}$ ને તેના બાયનરી નંબરમાં ફેરવો.

A	B	C	D
↓	↓	↓	↓
1010	1011	1100	1101

$\therefore (ABCD)_{16} = (1\ 010\ 101\ 111\ 001\ 101)_2$

Step – 2 : બાયનરી નંબર $(1\ 010\ 101\ 111\ 001\ 101)_2$ ને ઓક્ટલ નંબરમાં ફેરવો.

001	010	101	111	001	101
↓	↓	↓	↓	↓	↓
1	2	5	7	1	5

$\therefore (1\ 010\ 101\ 111\ 001\ 101)_2 = (125715)_8$

$\therefore$ **$(ABCD)_{16} = (125715)_8$**

12. નીચેના ઓક્ટલ નંબરોને ઇક્વેલન્ટ હેક્ઝાડેસીમલ નંબરમાં ફેરવો;

(i) 645

(i) 645

Step – 1 : સૌપ્રથમ ઓક્ટલ નંબર $(645)_8$ ને તેના બાયનરી નંબરમાં ફેરવો.

6	4	5
↓	↓	↓
110	100	101

$\therefore (645)_8 = (1\ 1010\ 0101)_2$

Step – 2 : બાયનરી નંબર $(1\ 1010\ 0101)_2$ ને હેક્ઝાડેસીમલ નંબરમાં ફેરવો.

0001	1010	0101
↓	↓	↓
1	A	5

$\therefore (1\ 1010\ 0101)_2 = (1A5)_{16}$

$\therefore$ **$(645)_8 = (1A5)_{16}$**

Tutorial Problems – III

7. નીચેના ડેસીમલ નંબરોને ઇક્વેલન્ટ હેક્ઝાડેસીમલ નંબરમાં ફેરવો;

(i) $(1111)_{10}$ **[Ans.** $(457)_{16}$**]**

(ii) $(3219.70)_{10}$ **[Ans.** $(C93.B33)_{16}$**]**

8. નીચેના હેક્ઝાડેસીમલ નંબરોને ઇક્વેલન્ટ ડેસીમલ નંબરમાં ફેરવો;

(i) $(EFDC)_{16}$ **[Ans.** $(61404)_{10}$**]**

(ii) $(1AF9D)_{16}$ **[Ans.** $(110493)_{10}$**]**

9. નીચેના બાયનરી નંબરોને ઇક્વેલન્ટ હેક્ઝાડેસીમલ નંબરમાં ફેરવો;

(i) $(11001100)_2$ **[Ans.** $(CC)_{16}$**]**

(ii) $(101110011.1001110)_2$ **[Ans.** $(173.9C)_{16}$**]**

10. નીચેના હેક્ઝાડેસીમલ નંબરોને ઇક્વેલન્ટ બાયનરી નંબરમાં ફેરવો;

(i) $(39CF)_{16}$ **[Ans.** $(11100111001111)_2$**]**

(ii) $(A62B))_{16}$ **[Ans.** $(1010011000101011)_2$**]**

11. નીચેના હેક્ઝાડેસીમલ નંબરોને ઇક્વેલન્ટ ઓક્ટલ નંબરમાં ફેરવો;
    (i) $(D876)_{16}$ [Ans. $(154166)_8$]
    (ii) $(24F.DC8)_{16}$ [Ans. $(1117.671)_8$]
12. નીચેના ઓક્ટલ નંબરોને ઇક્વેલન્ટ હેક્ઝાડેસીમલ નંબરમાં ફેરવો;
    (i) $(53364)_8$ [Ans. $(56F4)_{16}$]
    (ii) $(7626.67)_8$ [Ans. $(F96.DC)_{16}$]

1.15 બાયનરી નંબરના એરેથમેટીક ઓપરેશન (Arithmetical Operations with Binary Numbers)

1.15.1 બાયનરી સરવાળા

બાયનરી સરવાળા માટેના વિવિધ નિયમો નીચે મુજબ છે;

નંબર		સરવાળો	કેરી
A	B	$(A + B)$	
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

Example : $(111110)_2 - (101001)_2$

$$\begin{array}{r} 1\ 1\ 1\ 1\ 1\ 0 \\ -\ 1\ 0\ 1\ 0\ 0\ 1 \\ \hline 0\ 1\ 0\ 1\ 0\ 1 \end{array}$$

Ans. : $(10101)_2$

1.15.2 બાયનરી બાદબાકી

બાયનરી બાદબાકી માટેના વિવિધ નિયમો નીચે મુજબ છે

નંબર		બાદબાકી	બોરો
A	B	$(A - B)$	
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

Example : $(111110)_2 + (101001)_2$

$$\begin{array}{r} 1\ 1 \quad \text{Carry} \\ 1\ 1\ 1\ 1\ 1\ 0 \\ +\ 1\ 0\ 1\ 0\ 0\ 1 \\ \hline 1\ 1\ 0\ 0\ 1\ 1\ 1 \end{array}$$

Ans. : $(1100111)_2$

1.15.3 બાયનરી ગુણાકાર

બાયનરી ગુણાકાર માટેના વિવિધ નિયમો નીચે મુજબ છે;

નંબર		ગુણાકાર
A	B	$(A \times B)$
0	0	0
0	1	0
1	0	0
1	1	1

Example : $(111110)_2 \times (101)_2$

$$\begin{array}{r} 1\ 1\ 1\ 1\ 1\ 0 \\ \times\ 1\ 0\ 1 \\ \hline 1\ 1\ 1\ 1\ 1 \quad \text{Carry} \\ \hline 1\ 1\ 1\ 1\ 1\ 0\ 0\ 0 \\ 0\ 0\ 0\ 0\ 0\ 0\ 0 \\ 1\ 1\ 1\ 1\ 1\ 0 \\ \hline 1\ 0\ 0\ 1\ 1\ 0\ 1\ 1\ 0 \end{array}$$

Ans. : $(10101)_2$

1.15.4 બાયનરી ભાગાકાર

બાયનરી ભાગાકાર માટેના વિવિધ નિયમો નીચે મુજબ છે;

નંબર		ભાગાકાર
A	B	$(A \div B)$
0	1	0
1	1	1

Example : $(111110)_2 \div (101)_2$

$$\begin{array}{r} 1\ 1\ 0\ 0 \\ 1\ 0\ 1 \overline{)\ 1\ 1\ 1\ 1\ 1\ 0} \\ 1\ 0\ 1 \\ \hline 0\ 1\ 0\ 1 \\ 1\ 0\ 1 \\ \hline 0\ 0\ 0\ 1\ 0 \end{array}$$

Ans. - Quotient : 1100
Remainder : 10

Solved Examples - IV

13. નીચેના બાયનરી સરવાળા કરો;

(i) 100101 + 110111 **(ii) 1011.11 + 110.011**

(i) 100101 + 110111

	1		1	1	1		કેરી
	1	0	0	1	0	1	
+	1	1	0	1	1	1	
1	0	1	1	1	0	0	

Ans. : $(1011100)_2$

(ii) 1011.11 + 110.011

	1	1	1	1	1		1		કેરી
		1	0	1	1	.	1	1	
+			1	1	0	.	0	1	1
1	0	0	1	0	.	0	0	1	

Ans. : $(10010.001)_2$

14. નીચેની બાયનરી બાદબાકી કરો;

(i) 1101101 – 10110 **(ii) 1111.11 - 111.1111**

(i) 1101101 – 10110

	1	1	0	1	1	0	1
–			1	0	1	1	0
1	0	1	0	1	1	1	

Ans. : $(1010111)_2$

(ii) 1111.11 - 111.1111

	1	1	1	1	.	1	1	
–		1	1	1	.	1	1	1
	1	1	1	.	1	1	1	1

Ans. : $(111.1111)_2$

15. નીચેના બાયનરી ગુણાકાર કરો;

(i) 10111 × 1011 **(ii) 10.10 × 10.01**

(i) 10111 × 1011

		1	0	1	1	1		
	×	1	0	1	1			
	1	1	1	1	1			કેરી
1	0	1	1	1	0	0	0	
	0	0	0	0	0	0	0	
		1	0	1	1	1	0	
			1	0	1	1	1	
1	1	1	1	1	1	0	1	

Ans. : $(11111101)_2$

(ii) 10.10 × 10.01

		1	0	.	1	0	
	×	1	0	.	0	1	
							કેરી
1	0	1	0	0	0	0	
	0	0	0	0	0	0	
		0	0	0	0	0	
			1	0	1	0	
1	0	1	1	0	1	0	

Ans. : $(101.1010)_2$

16. નીચેના બાયનરી ભાગાકાર કરો;

(i) 110011 ÷ 11 (ii) 1010110 ÷ 101

(i) 110011 ÷ 11

```
          1 0 0 0 1
      ---------------
1 1 | 1 1 0 0 1 1
      1 1
      -------------
      0 0 0 0 1 1
            1 1
          -------
            0 0
```

Ans. - Quotient : 10001

Remainder : 00

(ii) 1010110 ÷ 101

```
          1 0 0 0 1
      -----------------
1 0 1 | 1 0 1 0 1 1 0
      1 0 1
      ---------------
      0 0 0 0 1 1 0
            1 0 1
          ---------
            0 0 1
```

Ans. - Quotient : 10001

Remainder : 1

Tutorial Problems – IV

13. નીચેના બાયનરી સરવાળા કરો;

(i) 110101 + 101001 **[Ans.** 1011110**]**

(ii) 1001001.01 + 101.01 **[Ans.** 1001110.10**]**

(iii) 111.11 + 11.111 **[Ans.** 1011.101**]**

(iv) 101100.110 + 11100.10001 **[Ans.** 1001001.01001**]**

14. નીચેની બાયનરી બાદબાકી કરો;

(i) 110011 − 1100 **[Ans.** 100111**]**

(ii) 1010101 − 101010 **[Ans.** 101011**]**

(iii) 101011.11 − 101010.01 **[Ans.** 1.1**]**

(iv) 111.11 − 11.111 **[Ans.** 11.111**]**

15. નીચેના બાયનરી ગુણાકાર કરો;

(i) 1011 × 10 **[Ans.** 10110**]**

(ii) 101010.11 × 10.1 **[Ans.** 1101010.111**]**

(iii) 11.111 × 1.11 **[Ans.** 1101101**]**

(iv) 10111.101 × 1.011 **[Ans.** 100000.011111 **]**

16. નીચેના બાયનરી ભાગાકાર કરો;

(i) 1111 ÷ 11 **[Ans.** Quotient : 101, Remainder : 0**]**

(ii) 1000100 ÷ 101 **[Ans.** Quotient : 1101, Remainder : 11**]**

(iii) 11010110 ÷ 1010 **[Ans.** Quotient : 10101, Remainder : 100**]**

(iv) 1001100110 ÷ 1100 **[Ans.** Quotient : 110011, Remainder : 10**]**

1.16 અનસાઇનડ્ અને સાઇનડ્ બાયનરી નંબર (Unsigned and Signed Binary Numbers)

સામાન્ય રીતે, ડેસીમલ નંબર સીસ્ટમમાં આપણે (+) ચિહ્નનો ઉપયોગ ધન નંબર દર્શાવવા માટે અને (−) ચિહ્નનો ઉપયોગ ઋણ નંબર દર્શાવવા માટે કરીએ છીએ. પરંતુ, કોમ્પ્યુટરના હાર્ડવેરની મર્યાદાના કારણે બાયનરી નંબરને (+) અને (−) ચિહ્નનો ઉપયોગ કરી દર્શાવી શકાતા નથી. બાયનરી નંબર સીસ્ટમમાં ધન અને ઋણ નંબરોને દર્શાવવા માટે માત્ર બાયનરી ડિજીટનો જ ઉપયોગ થાય છે. બાયનરી નંબરના મોસ્ટ સીગ્નીફીકાન્ટ બીટ (સૌથી પહેલો બીટ - MSB) ને સાઇનડ્ તરીકે વાપરવામાં આવે છે.

- 0 નો ઉપયોગ ધન નંબર દર્શાવવા માટે.
- 1 નો ઉપયોગ ઋણ નંબર દર્શાવવા માટે.

જો 4-બીટનો અનસાઇનડ્ નંબર હોય તો 4-બીટ વડે દર્શાવાતા ડેસીમલ નંબરની રેન્જ 0 થી 15 (i.e. 0000 થી 1111) થાય. પરંતુ, 4-બીટ વાળા સાઇનડ્ નંબર માટે મોટામાં મોટો નંબર 15 ને બદલે હવે 7 થશે (i.e. 1111 થી 111). કારણ કે MSB નો ઉપયોગ નંબરની નિશાની દર્શાવવા માટે થાય છે.

આ જ રીતે, 8-બીટના અનસાઇનડ્ નંબર માટે દર્શાવાતા ડેસીમલ નંબરની રેન્જ 0 થી 255 થાય. પરંતુ, 8-બીટના સાઇનડ્ નંબર માટે મોટામાં મોટા નંબરની રેન્જ 255 થી ઘટીને 127 થાય છે કારણ કે MSB નો ઉપયોગ સાઇન દર્શાવવા માટે થાય છે.

ઉપયોગો : સાઇનડ્ બાયનરી નંબર સીસ્ટમનો ઉપયોગ એનાલોગ ટુ ડીજીટલ કન્વર્ટરમાં કરવામાં આવે છે.

સાઇનડ્ નંબર	MSB	કિંમત
$+5 = \underline{0}101$	0	101
$-7 = \underline{1}111$	1	111
$-1 = \underline{1}001$	1	001

સાઇનડ્ નંબર	MSB	કિંમત
$+25 = \underline{0}001\ 1001$	0	001 1001
$-78 = \underline{1}011\ 0101$	1	011 1010
$-120 = \underline{1}111\ 1000$	1	111 1000

1.17 1's અને 2's કોમ્પ્લીમેન્ટ (1's and 2's Complements)

કોમ્પ્યુટરમાં ગાણિતિક બાદબાકીને સરળ બનાવવા માટે કોમ્પ્લીમેન્ટનો ઉપયોગ થાય છે. બે પ્રકારના કોમ્પ્લીમેન્ટસ્ હોય છે;

1. 1's કોમ્પ્લીમેન્ટ
2. 2's કોમ્પ્લીમેન્ટ

1.17.1 1's કોમ્પ્લીમેન્ટ (1's Complements)

બાયનરી નંબર સીસ્ટમમાં;

- 0 નું 1's કોમ્પ્લીમેન્ટ 1 છે.
- 1 નું 1's કોમ્પ્લીમેન્ટ 0 છે.

Examples :

(i) 0010 નું 1's કોમ્પ્લીમેન્ટ 1101 છે.

(ii) 101.10 નું 1's કોમ્પ્લીમેન્ટ 010.01 છે.

1.17.2 2's કોમ્પ્લીમેન્ટ (2's Complements)

બાયનરી નંબરનું 2's કોમ્પ્લીમેન્ટ શોધવાની પધ્ધતિ નીચે મુજબ છે;

- સૌપ્રથમ આપેલા બાયનરી નંબરનું 1's કોમ્પ્લીમેન્ટ શોધો.
- ત્યારબાદ મેળવેલા 1's કોમ્પ્લીમેન્ટમાં 1 ઉમેરો.

ટૂંકમાં; 2's કોમ્પ્લીમેન્ટ = 1's કોમ્પ્લીમેન્ટ + 1

Examples : 0010 નું 2's કોમ્પ્લીમેન્ટ શોધો.

0010 નું 1's કોમ્પ્લીમેન્ટ	1	1	0	1
1 ઉમેરો	+			1
	1	1	1	0

1.17.3 1's કોમ્પ્લીમેન્ટ વડે બાયનરી બાદબાકી (Binary Subtraction using 1's Complements)

બાયનરી બાદબાકીને 1's કોમ્પ્લીમેન્ટ પધ્ધતિથી કરી શકાય છે. બે અલગ અલગ કેસ લેતાં;

Case – 1 : મોટા નંબરમાંથી નાનો નંબર બાદ કરતાં

મોટા નંબરમાંથી નાનો નંબર બાદ કરવા માટેની 1's કોમ્પ્લીમેન્ટ પધ્ધતિ નીચે જણાવ્યા મુજબ છે;

(i) સૌપ્રથમ નાના નંબરનું 1's કોમ્પ્લીમેન્ટ મેળવો.

(ii) આ 1's કોમ્પ્લીમેન્ટમાં મોટો નંબર ઉમેરો.

(iii) જો સરવાળાના અંતે કેરી આવે તો તેને ત્યાંથી દૂર કરી પરિણામમાં ઉમેરો.

Example : $(1101)_2 - (1010)_2$ ને 1's કોમ્પ્લીમેન્ટ પધ્ધતિથી મેળવો.

1010 નું 1's કોમ્પ્લીમેન્ટ		0	1	0	1
1101 ઉમેરતાં	+	1	1	0	1
	1	0	0	1	0
					1
		0	0	1	1

Ans. $(1101)_2 - (1010)_2 = (11)_2$

Case – 2 : નાના નંબરમાંથી મોટો નંબર બાદ કરવા માટે.

નાના નંબરમાંથી મોટો નંબર બાદ કરવા માટેની 1's કોમ્પ્લીમેન્ટ પધ્ધતિ નીચે જણાવ્યા મુજબ છે;

(i) સૌપ્રથમ મોટા નંબરનું 1's કોમ્પ્લીમેન્ટ મેળવો.

(ii) આ 1's કોમ્પ્લીમેન્ટમાં નાનો નંબર ઉમેરો.

(iii) પરિણામ મેળવવા માટે સ્ટેપ - 2 માં મેળવેલા જવાબનું 1's કોમ્પ્લીમેન્ટ લો અને તેને ઋણ નિશાની આપો.

Example : $(1010)_2 - (1101)_2$ ને 1's કોમ્પ્લીમેન્ટ પધ્ધતિથી મેળવો.

1101 નું 1's કોમ્પ્લીમેન્ટ		0	0	1	0
1010 ઉમેરતાં	+	1	0	1	0
		1	1	0	0
1100 નું 1's કોમ્પ્લીમેન્ટ		0	0	1	1

Ans. $(1010)_2 - (1101)_2 = (-11)_2$

1.17.4 2's કોમ્પ્લીમેન્ટ વડે બાયનરી બાદબાકી (Binary Subtraction using 2's Complements)

બાયનરી બાદબાકીને 2's કોમ્પ્લીમેન્ટ પધ્ધતિથી કરી શકાય છે. આપણે જાણીએ છીએ તેમ;

$$2\text{'s કોમ્પ્લીમેન્ટ} = 1\text{'s કોમ્પ્લીમેન્ટ} + 1$$

બે અલગ અલગ કેસ લેતાં;

Case – 1 : મોટા નંબરમાંથી નાનો નંબર બાદ કરવા માટે.

મોટા નંબરમાંથી નાનો નંબર બાદ કરવા માટેની 2's કોમ્પ્લીમેન્ટ પધ્ધતિ નીચે જણાવ્યા મુજબ છે;

(i) સૌપ્રથમ નાના નંબરનું 2's કોમ્પ્લીમેન્ટ મેળવો.

(ii) આ 2's કોમ્પ્લીમેન્ટમાં મોટો નંબર ઉમેરો.

(iii) જો સરવાળાના અંતે કેરી આવે તો તેને અવગણો.

Example : $(1101)_2 - (1010)_2$ ને 2's કોમ્પ્લીમેન્ટ પધ્ધતિથી મેળવો.

1010 નું 1's કોમ્પ્લીમેન્ટ		0	1	0	1	
1 ઉમેરો	+				1	
		0	1	1	0	
1101 ઉમેરો	+	1	1	0	1	
	1	0	0	1	1	કેરીને અવગણો

Ans. $(1101)_2 - (1010)_2 = (11)_2$

Case – 2 : નાના નંબરમાંથી મોટો નંબર બાદ કરવા માટે.

નાના નંબરમાંથી મોટો નંબર બાદ કરવા માટેની 2's કોમ્પ્લીમેન્ટ પધ્ધતિ નીચે જણાવ્યા મુજબ છે;

(i) સૌપ્રથમ મોટા નંબરનું 2's કોમ્પ્લીમેન્ટ મેળવો.

(ii) આ 2's કોમ્પ્લીમેન્ટમાં નાનો નંબર ઉમેરો.

(iii) પરિણામ મેળવવા માટે સ્ટેપ - 2 માં મેળવેલા જવાબનું 2's કોમ્પ્લીમેન્ટ લો અને તેને ઋણ નિશાની આપો.

Example : $(1010)_2 - (1101)_2$ ને 2's કોમ્પ્લીમેન્ટ પધ્ધતિથી મેળવો.

1101 નું 1's કોમ્પ્લીમેન્ટ		0	0	1	0
1 ઉમેરો	+				1
1101 નું 2's કોમ્પ્લીમેન્ટ		0	0	1	1
1010 ઉમેરો	+	1	0	1	0
		1	1	0	1
1101 નું 1's કોમ્પ્લીમેન્ટ		0	0	1	0
1 ઉમેરો	+				1
1101 નું 2's કોમ્પ્લીમેન્ટ		0	0	1	1

Ans. $(1101)_2 - (1010)_2 = (-11)_2$

1.17.5 1's અને 2's કોમ્પ્લીમેન્ટ પધ્ધતિ વચ્ચેની સરખામણી (Comparison between 1's Complement Method and 2's Complement Method)

નં.	1's કોમ્પ્લીમેન્ટ પધ્ધતિ	2's કોમ્પ્લીમેન્ટ પધ્ધતિ
1.	1's કોમ્પ્લીમેન્ટ પધ્ધતિમાં બે ગાણિતિક પ્રક્રિયા કરવી પડે છે.	2's કોમ્પ્લીમેન્ટ પધ્ધતિમાં એક ગાણિતિક પ્રક્રિયા કરવી પડે છે.
2.	બાયનરી નંબરનું 1's કોમ્પ્લીમેન્ટ ઈન્વર્ટરની મદદથી સરળતાથી મેળવી શકાય છે.	બાયનરી નંબરનું 2's કોમ્પ્લીમેન્ટ મેળવવા માટે પ્રથમ ઈન્વર્ટરની મદદથી 1's કોમ્પ્લીમેન્ટ મેળવવામાં આવે છે. અને ત્યારબાદ તેમાં 1 ઉમેરવામાં આવે છે. આથી, ગૂંચવાડો વધે છે.
3.	1's કોમ્પ્લીમેન્ટ પધ્ધતિ ગાણિતિક અને લોજીકલ એમ બંને પ્રક્રિયાઓમાં વપરાય છે.	2's કોમ્પ્લીમેન્ટ પધ્ધતિ માત્ર ગાણિતિક પ્રક્રિયાઓમાં જ વપરાય છે.

Solved Examples - V

17. નીચેનાની 1's કોમ્પ્લીમેન્ટ પધ્ધતિથી બાદબાકી કરો;

(i) $(1111)_2 - (1000)_2$ (ii) $(111001)_2 - (110111)_2$

(i) $(1111)_2 - (1000)_2$

1000 નું 1's કોમ્પ્લીમેન્ટ 0 1 1 1

1111 ઉમેરો + 1 1 1 1

1 0 1 1 0

→ + 1

0 1 1 1

Ans. $(1111)_2 - (1000)_2 = (111)_2$

(ii) $(111001)_2 - (110111)_2$

110111 નું 1's કોમ્પ્લીમેન્ટ 0 0 1 0 0 0

111001 ઉમેરો + 1 1 1 0 0 1

1 0 0 0 0 0 1

→ + 1

0 0 0 0 1 0

Ans. $(111001)_2 - (110111)_2 = (10)_2$

18. નીચેનાની 2's કોમ્પ્લીમેન્ટ પધ્ધતિથી બાદબાકી કરો;

(i) $(11010)_2 - (10111)_2$ (ii) $(1110111)_2 - (1010100)_2$

(i) $(11010)_2 - (10111)_2$

10111 નું 1's કોમ્પ્લીમેન્ટ 0 1 0 0 0

1 ઉમેરો + 1

10111 નું 2's કોમ્પ્લીમેન્ટ 0 1 0 0 1

11010 ઉમેરો + 1 1 0 1 0

કેરી અવગણો 1 0 0 0 1 1

Ans. $(11010)_2 - (10111)_2 = (11)_2$

(ii) $(1110111)_2 - (1010100)_2$

1010100 નું 1's કોમ્પ્લીમેન્ટ 0 1 0 1 0 1 1

1 ઉમેરો + 1

1010100 નું 2's કોમ્પ્લીમેન્ટ 0 1 0 1 1 0 0

1110111 ઉમેરો + 1 1 1 0 1 1 1

કેરી અવગણો 1 0 1 0 0 0 1 1

Ans. $(1110111)_2 - (1010100)_2 = (100011)_2$

Tutorial Problems - V

17. નીચેનાની 1's કોમ્પ્લીમેન્ટ પધ્ધતિથી બાદબાકી કરો;

(i) $(10111)_2 - (1111)_2$ **[Ans. $(1000)_2$]**

(ii) $(1010100011)_2 - (1001111111)_2$ **[Ans. $(100100)_2$]**

(iii) $(101101)_2 - (110011)_2$ **[Ans. $(-110)_2$]**

18. નીચેનાની 2's કોમ્પ્લીમેન્ટ પધ્ધતિથી બાદબાકી કરો;

(i) $(101010)_2 - (010101)_2$ **[Ans. $(10101)_2$]**

(ii) $(110011001)_2 - (111100001)_2$ **[Ans. $(-1001000)_2$]**

(iii) $(10100)_2 - (1111)_2$ $()_2 - (1111)_2$ **[Ans. $(101)_2$]**

1.18 બાયનરી કોડ (Binary Codes)

ડિજીટલ માહિતીનો સંગ્રહ અને તેને પ્રસારિત કરવા માટે બાયનરી ડિજીટના ગ્રુપનો ઉપયોગ થાય છે. બાયનરી ડિજીટના આ ગ્રુપને બાયનરી કોડ કહેવામાં આવે છે. આંકડા, આલ્ફાબેટ અને ખાસ ચિહ્નોવાળી માહિતીને દર્શાવવા માટે અલગ અલગ પ્રકારના બાયનરી કોડનો ઉપયોગ થાય છે. દરેક કોડમાં માહિતી બાયનરી સ્વરૂપે પ્રસ્તુત કરવામાં આવે છે. આમ, આ બાયનરી માહિતીનું પૃથક્કરણ ત્યારે જ કરી શકાય જ્યારે આપણી પાસે આ બાયનરી માહિતીના કોડની જાણકારી હોય. આ બાયનરી કોડ ડિજીટલ સીસ્ટમમાં એરર શોધવા તેમજ એરર સુધારવા માટે પણ વપરાય છે.

1.18.1 બાયનરી કોડ અથવા ડીજીટલ કોડનું વર્ગીકરણ (Classification of Binary Codes or Digital Codes)

બાયનરી કોડનું વર્ગીકરણ નીચે પ્રમાણે કરી શકાય;

1. **વેઇટેડ બાયનરી કોડ (Weighted Binary Code) :** વેઇટેડ બાયનરી કોડમાં દરેક નંબર સીસ્ટમના ડિજીટનું તેના સ્થાન પ્રમાણે ખાસ વજન હોય છે. ડેસીમલ કોડમાં જો નંબર 396 હોય તો;
   - 3 નું વજન 100 છે.
   - 9 નું વજન 10 છે.
   - 6 નું વજન 1 છે.

   તે જ રીતે, વેઇટેડ બાયનરી કોડમાં દરેક ડીજીટનું તેના સ્થાન પ્રમાણે 8, 4, 2 અને 1 (i.e. 8-4-2-1) વજન હોય છે. વિવિધ પ્રકારના વેઇટેડ બાયનરી કોડ નીચે મુજબ છે;
   - **(i)** BCD કોડ અથવા 8-4-2-1 કોડ
   - **(ii)** 2-4-2-1 કોડ
   - **(iii)** બીજા કોડ (જેવા કે 5-4-2-1, 7-4-2-1, 6-3-1-1, 4-2-2-1, 3-3-2-1 વેઇટેડ કોડ છે).
2. **નોન-વેઇટેડ બાયનરી કોડ (Non-weighted Binary Code) :** નોન-વેઇટેડ બાયનરી કોડમાં દરેક ડિજીટનું તેના સ્થાન પ્રમાણે ચોક્કસ વજન હોતું નથી. મુખ્યત્વે બે પ્રકારના નોન-વેઇટેડ બાયનરી કોડ છે;
   1. એક્સેસ - 3 કોડ
   2. ગ્રે કોડ
3. **આલ્ફાન્યુમેરીક કોડ (Alphanumeric Code) :** જે કોડમાં આંકડાની સાથે આલ્ફાબેટનો પણ ઉપયોગ થાય છે તેમને આલ્ફાન્યુમેરીક કોડ કહે છે. આલ્ફાન્યુમેરીક કોડમાં અમુક ખાસ ચિહ્નોને પણ દર્શાવી શકાય છે. મુખ્યત્વે ત્રણ પ્રકારના આલ્ફાન્યુમેરીક કોડ છે;
   1. ASCII કોડ (અમેરીકન સ્ટાન્ડર્ડ કોડ ફોર ઇન્ફોર્મેશન ઇન્ટરચેન્જ)
   2. EBCDIC Code (એક્ષટેન્ડેડ બાયનરી કોડેડ ડેસીમલ ઇન્ટરચેન્જ કોડ)
   3. હોલેરીથ કોડ
4. **એરર ડીટેક્ટીંગ કોડ (Error Detecting Code) :** ડિજીટલ સીસ્ટમમાં માહિતીને બાયનરી સ્વરૂપમાં દર્શાવવામાં આવે છે. જ્યારે આ માહિતીને બાયનરી સ્વરૂપમાં એક સર્કિટમાંથી બીજી સર્કિટમાં મોકલવામાં આવે છે ત્યારે એરર આવવાની શક્યતા રહેલ છે. આનો અર્થ, બાયનરી બીટ 1 માંથી 0 અને 0 માંથી 1 થઇ જાય. આવી એરર આવવાનું મુખ્ય કારણ નોઇઝ, ટ્રાન્ઝીયન્ટ વગેરે હોઇ શકે. એક સર્કિટમાંથી બીજી સર્કિટમાં માહિતી મોકલતી વખતે એક્યુરસી જાળવી રાખવા માટે એરર ડીટેક્ટીંગ કોડનો ઉપયોગ કરવામાં આવે છે. આ એરર ડીટેક્ટીંગ કોડમાં માહિતીની સાથે એક વધારાનો બેટ ઉમેરવામાં આવે છે. આ બીટને પેરીટી બીટ કહે છે.
5. **એરર કરેક્ટીંગ કોડ (Error Correcting Code) :** એરર ડીટેક્ટીંગ કોડ માત્ર એરરને શોધે છે. પરંતુ, તે એરરને દૂર કરી શકતા નથી. એરરને શોધી અને દૂર કરવા માટે એરર કરેક્ટીંગ કોડ વાપરવામાં આવે છે. આ પ્રકારના કોડને હેમીંગ કોડ પણ કહે છે.

1.19 BCD કોડ અથવા 8-4-2-1 કોડ (BCD Code or 8-4-2-1 Code)

BCD કોડનો અર્થ બાયનરી કોડેડ ડેસીમલ થાય છે. BCD એ એક પ્રકારનો ન્યુમેરીક કોડ છે. BCD કોડમાં ડેસીમલ નંબરને 4-બીટના ગ્રુપ વડે દર્શાવવામાં આવે છે. BCD કોડમાં;

- 3^{rd} બીટનું વજન 8 છે.
- 2^{nd} બીટનું વજન 4 છે.
- 1^{st} બીટનું વજન 2 છે.
- 0^{th} બીટનું વજન 1 છે.

આથી, BCD કોડને 8-4-2-1 કોડ તરીકે પણ ઓળખાય છે.

Example – 1 : ડેસીમલ નંબર $(28)_{10}$ નો BCD કોડ મેળવો.

2	8
↓	↓
0010	1000

$\therefore (28)_{10} = (0010\ 1000)_{BCD}$

ઉપર મુજબથી, આપણે કહી શકીએ કે;

- BCD કોડમાં દરેક ડેસીમલ ડિજીટને દર્શાવવા માટે 4-બીટની જરૂર પડે છે. આનો અર્થ, $(28)_{10}$ ને દર્શાવવા માટે 8-બીટની જરૂર પડે છે.
- જો $(28)_{10}$ ને સીધો બાયનરીમાં (i.e. 111000) દર્શાવવામાં આવે તો તેમાં માત્ર 6 ડિજીટની જરૂર પડે છે.
- આનો અર્થ, BCD કોડ કાર્યક્ષમ નથી. આ ઉપરાંત BCD કોડમાં ગાણિતીક પ્રક્રિયાઓ વધારે ગૂંચવાડા ભરેલી છે.
- આમ છતાં, BCD કોડનો ફાયદો એ છે કે BCD કોડમાંથી ડેસીમલ અને તેનાથી ઊલટુ; એમ બંને કરવું ખૂબ જ સરળ છે.
- BCD કોડનો ઉપયોગ કેલ્ક્યુલેટરમાં બહોળા પ્રમાણમાં થાય છે.

BCD Code of Some Decimal Numbers

Decimal Number	BCD Code				
	8	4	2	1	8-4-2-1
0	0	0	0	0	0000
1	0	0	0	1	0001
2	0	0	1	0	0010
3	0	0	1	1	0011
4	0	1	0	0	0100
5	0	1	0	1	0101
6	0	1	1	0	0110
7	0	1	1	1	0111
8	1	0	0	0	1000
9	1	0	0	1	1001

1.20 એક્સેસ - 3 કોડ (Excess - 3 Code)

એક્સેસ-3 કોડ એ BCD કોડનું રૂપાંતરિત સ્વરૂપ છે. આ એક નોન વેઈટેડ પ્રકારનો કોડ છે. કોઈપણ ડેસીમલ ડિજીટનો એક્સેસ-3 કોડ મેળવવા માટે સૌપ્રથમ ડિજીટમાં 3 ઉમેરવામાં આવે છે અને ત્યારબાદ તેને BCD માં ફેરવવામાં આવે છે. એક્સેસ-3 કોડમાં;

- 4-બીટથી મળતી નાનામાં નાની કિંમત 0011 $(= 3)_{10}$.
- 4-બીટથી મળતી મોટામાં મોટી કિંમત 1100 $(= 12)_{10}$.

Example – 2 : ડેસીમલ નંબર $(409)_{10}$ નો એક્સેસ-3 કોડ મેળવો.

	4	0	9
Add 3	+ 3	+ 3	+ 3
	7	3	12
	↓	↓	↓
	0111	0011	1100

$\therefore (409)_{10} = (0111\ 0011\ 1100)_{Ex-3}$

Example – 3 : એક્સેસ-3 કોડ $(1100\ 0101\ 1001)_{Ex-3}$ નો ડેસીમલ નંબર મેળવો.

	1100	0101	1001
	↓	↓	↓
	12	5	9
Subtract 3	− 3	− 3	− 3
	9	2	6

$\therefore (1100\ 0101\ 1001)_{Ex-3} = (926)_{10}$

1.21 ગ્રે કોડ (Gray Code)

ગ્રે કોડ એ નોન-વેઈટેડ પ્રકારનો બાયનરી કોડ છે. તેને યુનિટ ડીસ્ટન્સ કોડ પણ કહે છે. યુનિટ ડિસ્ટન્સ કોડમાં બે આગળ પાછળના ડિજીટ વચ્ચે માત્ર 1 બીટનો તફાવત હોય છે. ગ્રે કોડને સાયક્લીક કોડ અથવા રીફ્લેક્ટીવ કોડ પણ કહે છે.

1.21.1 બાયનરીમાંથી ગ્રે કોડમાં રૂપાંતર (Conversion from Binary to Gray Code)

આપેલા બાયનરી નંબરને ગ્રે કોડમાં ફેરવવા માટેની ક્રમબધ્ધ પધ્ધતિ નીચે મુજબ છે;

1. સૌપ્રથમ, બાયનરી નંબર લખો.
2. બાયનરી નંબરના MSB (મોસ્ટ સીગ્નીફીકાન્ટ બીટ) ને ગ્રે કોડના MSB તરીકે લખો.
3. ગ્રે કોડનો બીજો ડિજીટ મેળવવા માટે આપેલા બાયનરી નંબરના પ્રથમ બે ડિજીટનો સરવાળો કરો.
4. આ સરવાળો ગ્રે કોડનો બીજો ડિજીટ દર્શાવે છે. કેરી આવે તો અવગણો.

Example : ગ્રે કોડ $(1111\ 1011)_{Gray}$ ને બાયનરી નંબરમાં ફેરવો.

MSB	1		1		1		1		1		0		1		1 ગ્રે કોડ
	↓	↗	↓	↗	↓	↗	↓	↗	↓	↗	↓	↗	↓	↗	↓
MSB	1		0		1		0		1		1		0		1 બાયનરી

$\therefore (1111\ 1011)_{Gray} = (1010\ 1101)_2$

5. આ પ્રક્રિયા LSB સુધી ચાલુ રાખો.
6. આ પ્રક્રિયા LSB સુધી ચાલુ રાખો.

1.21.2 ગ્રે કોડમાંથી બાયનરીમાં રૂપાંતર (Conversion form Gray Code to Binary)

આપેલા ગ્રે કોડને બાયનરી નંબરમાં ફેરવવા માટેની ક્રમબધ્ધ પધ્ધતિ નીચે મુજબ છે;

1. સૌપ્રથમ, ગ્રે કોડ નંબર લખો.
2. ગ્રે કોડના MSB (મોસ્ટ સીગ્નીફીકાન્ટ બીટ) ને બાયનરી નંબરના MSB તરીકે લખો.
3. આ બાયનરી નંબરના MSB ને ગ્રે કોડ નંબરના બીજા બીટ સાથે ઉમેરો.
4. જે જવાબ આવે તેને બાયનરી નંબરના બીજા બીટ તરીકે લખો. કોઇ કેરી આવે તો અવગણો.
5. LSB સુધી આ પ્રક્રિયા ચાલુ રાખો.

Example : બાયનરી નંબર $(1010\ 1101)_2$ ને ગ્રે કોડમાં ફેરવો.

MSB	1	→	0	→	1	→	0	→	1	→	1	→	0	→	1	બાયનરી
	↓		↓		↓		↓		↓		↓		↓			
MSB	1		1		1		1		1		0		1		1	ગ્રે કોડ

$\therefore\ (1010\ 1101)_2 = (1111\ 1011)_{Gray}$

1.21.3 ગ્રે કોડના ઉપયોગો (Applications of Gray Code)

ગ્રે કોડના વિવિધ ઉપયોગો નીચે મુજબ છે;

1. ઈનપુટ / આઉટપુટ ડીવાઈસમાં.
2. એનાલોગથી ડિજીટલ કન્વર્ટરમાં.
3. પેરીફરલ ઈક્વીપમેન્ટમાં.

1.22 આલ્ફા ન્યુમેરીક કોડ (Alpha Numeric Code)

જે કોડમાં આંકડાની સાથે આલ્ફાબેટનો પણ ઉપયોગ થાય છે તેમને આલ્ફાન્યુમેરીક કોડ કહે છે. આલ્ફાન્યુમેરીક કોડમાં અમુક ખાસ ચિહ્નોને પણ દર્શાવી શકાય છે. મુખ્યત્વે ત્રણ પ્રકારના આલ્ફાન્યુમેરીક કોડ છે;

1. ASCII કોડ (અમેરીકન સ્ટાન્ડર્ડ કોડ ફોર ઈન્ફોર્મેશન ઈન્ટરચેન્જ)
2. EBCDIC Code (એક્ષટેન્ડેડ બાયનરી કોડેડ ડેસીમલ ઈન્ટરચેન્જ કોડ)
3. હોલેરીથ કોડ

1.22.1 ASCII કોડ – અમેરીકન સ્ટાન્ડર્ડ કોડ ફોર ઈન્ફોર્મેશન ઈન્ટરચેન્જ (ASCII Code - American Standard Code for Information Interchange)

ASCII કોડનું આખું નામ અમેરીકન સ્ટાન્ડર્ડ કોડ ફોર ઈન્ફોર્મેશન ઈન્ટરચેન્જ છે. તે 7-બીટનો કોડ છે. તેનું સ્વરૂપ $X_6\ X_5\ X_4\ X_3\ X_2\ X_1\ X_0$ પ્રકારનું છે. દરેક બીટને 0 અથવા 1 વડે દર્શાવવામાં આવે છે. આંકડા, આલ્ફાબેટ અને બીજા ખાસ ચિહ્નો દર્શાવતો ASCII કોડ નીચે ટેબલમાં દર્શાવ્યા મુજબ છે;

ASCII કોડ

LSB $X_3\ X_2\ X_1\ X_0$	MSB $X_6\ X_5\ X_4$					
	010	011	100	101	110	111
0000	SP	0	@	P	‘	p
0001	!	1	A	Q	a	q
0010	“	2	B	R	b	r
0011	#	3	C	S	c	s
0100	$	4	D	T	d	t
0101	%	5	E	U	e	u
0110	&	6	F	V	f	v

0111	'	7	G	W	g	w
1000	(	8	H	X	h	x
1001	)	9	I	Y	i	y
1010	*	:	J	Z	j	z
1011	+	;	K	[	k	{
1100	,	<	L	\	l	|
1101	-	=	M	]	m	}
1110	.	>	N	^	n	~
1111	/	?	O	_	o	DEL

Example :

(i) M નો ASCII કોડ 100 1101 છે.

(ii) b નો ASCII કોડ 110 0010 છે.

(iii) GTU નો ASCII કોડ

1000111	1010100	1010101
G	T	U

1.22.2 EBCDIC કોડ – એક્સ્ટેન્ડેડ બાયનરી કોડેડ ડેસીમલ ઈન્ટરચેન્જ કોડ (EBCDIC Code - Extended Binary Coded Decimal Interchange Code)

EBCDIC કોડ પણ એક પ્રકારનો આલ્ફાન્યુમેરીક કોડ છે. તેનું આખું નામ એક્સ્ટેન્ડેડ બાયનરી કોડેડ ડેસીમલ ઈનટરચેન્જ કોડ છે. તે 8-બીટનો કોડ છે. આ પ્રકારનો કોડ ધંધાકીય મશીનોમાં વપરાય છે.

1.22.3 હોલેરીથ કોડ (Hollerith Code)

હોલેરીથ કોડનો ઉપયોગ પંચ કાર્ડમાંથી કોમ્પ્યુટરમાં માહિતી દાખલ કરવા માટે થાય છે. તેમાં 80 ઊભા ખાના અને 12 આડી લાઈનો હોય છે. દરેક કોલમ 12-બીટનો આલ્ફા ન્યુમેરીક કોડ દર્શાવે છે. જેના માટે દરેલ આડી લાઈનમાં કોડ પ્રમાણે કાણા પાડવામાં આવે છે. હોલની જગ્યાએ શૂન્ય 0 ગણવામાં આવે છે અને હોલની ગેરહાજરીને 1 ગણવામાં આવે છે. 12 આડી લાઈનોને ઉપરની બાજુએથી માર્ક કરવામાં આવે છે. શરૂઆતની ત્રણ આડી લાઈનોને ઝોન પંચ તરીકે ઓળખવામાં આવે છે, જ્યારે બાકીની લાઈનોને ન્યુમેરીક પંચ તરીકે ઓળખવામાં આવે છે.

ન્યુમેરીક પંચની લાઈનોમાં સીંગલપંચ (i.e. સીંગલ હોલ) વડે નંબર દર્શાવવામાં આવે છે. આલ્ફા ન્યુમેરીક સંજ્ઞાઓ માટે બે પંચ (i.e. બે હોલ) નો ઉપયોગ થાય છે. જેમાંનો એક ઝોન પંચની લાઈનમાં અને બીજો ન્યુમેરીક પંચની લાઈનમાં હોય છે.

Solved Examples – VI

19. નીચેના ડેસીમલ નંબરને BCD કોડમાં ફેરવો;

(i) $(39)_{10}$ **(ii)** $(468)_{10}$ $(468)_{10}$

(i) $(39)_{10}$

3 9

↓ ↓

0011 1001

$\therefore (39)_{10} = (0011\ 1001)_{BCD}$

(ii) $(468)_{10}$

4 6 8

↓ ↓ ↓

0100 0110 1000

$\therefore (468)_{10} = (0100\ 0110\ 1000)_{BCD}$

20. નીચેના BCD કોડને ડેસીમલ નંબરમાં ફેરવો;

(i) $(0101\ 1001)_{BCD}$ **(ii)** $(0001\ 1000\ 0101)_{BCD}$

(i) $(0101\ 1001)_{BCD}$

0101 1001

↓ ↓

5 9

$\therefore (0101\ 1001)_{BCD} = (59)_{10}$

(ii) $(0001\ 1000\ 0101)_{BCD}$

0001 1000 0101

↓ ↓ ↓

1 8 5

$\therefore (0001\ 1000\ 0101)_{BCD} = (185)_{10}$

21. નીચેના ડેસીમલ નંબરને એક્સેસ-3 કોડમાં ફેરવો;

(i) $(48)_{10}$ (ii) $(920)_{10}$

(i) $(48)_{10}$

4	8	
+ 3	+ 3	
7	11	
↓	↓	
0111	1011	

$\therefore (48)_{10} = (0111\ 1011)_{Ex-3}$

(ii) $(920)_{10}$

9	2	0
+ 3	+ 3	+ 3
12	5	3
↓	↓	↓
1100	0101	0011

$\therefore = (1100\ 0101\ 0011)_{Ex-3}$

22. નીચેના એક્સેસ-3 કોડને ડેસીમલ નંબરમાં ફેરવો;

(i) $(1001\ 0110)_{Ex-3}$ (ii) $(1011\ 1100\ 0011)_{Ex-3}$

(i) $(1001\ 0110)_{Ex-3}$

1001	0110
↓	↓
9	6
− 3	− 3
6	3

$\therefore (1001\ 0110)_{Ex-3} = (63)_{10}$

(ii) $(1011\ 1100\ 0011)_{Ex-3}$

1011	1100	0011
↓	↓	↓
11	12	3
− 3	− 3	− 3
8	9	0

$\therefore (1011\ 1100\ 0011)_{Ex-3} = (890)_{10}$

23. નીચેના બાયનરી નંબરને ગ્રે કોડમાં ફેરવો;

(i) $(1001\ 0011)_2$

(i) $(1001\ 0011)_2$

MSB	1	→ 0	→ 0	→ 1	→ 0	→ 0	→ 1	→ 1	બાયનરી
	↓	↓	↓	↓	↓	↓	↓	↓	
MSB	1	1	0	1	1	0	1	0	ગ્રે કોડ

$\therefore (1001\ 0011)_2 = (1101\ 1010)_{Gray}$

24. નીચેના ગ્રે કોડને બાયનરી નંબરમાં ફેરવો;

(i) $(11010)_{Gray}$

(i) $(11010)_{Gray}$

MSB	1		1		0		1		0	ગ્રે કોડ
	↓	↗	↓	↗	↓	↗	↓	↗	↓	
MSB	1		0		0		1		1	બાયનરી

$\therefore (11010)_{Gray} = (10011)_2$

25. નીચેનાના જવાબ આપો;

(i) શું 1011 એ માન્ય BCD કોડ છે ? જો ના તો શા માટે ?

જવાબ :

- ના, 1011 એ માન્ય BCD કોડ નથી.
- કારણ કે, $(1011)_2$ નો ઇક્વેલન્ટ ડેસીમલ નંબર $(11)_{10}$ છે.
- BCD કોડમાં દરેક ડેસીમલ ડિજીટને તેના ઇક્વેલન્ટ 4 ડિજીટ બાયનરી કોડ વડે લખવામાં આવે છે.
- આનો અર્થ, ડેસીમલ નંબર $(11)_{10}$ નો BCD કોડ 0001 0001 થાય.
- આમ, 1011 એ માન્ય BCD કોડ નથી.

(ii) શું 0010 એ માન્ય એક્સેસ-3 કોડ છે ? જો ના તો શા માટે ?

જવાબ :

- ના, 0010 એ માન્ય એક્સેસ-3 કોડ નથી.
- કારણ કે, $(0010)_2$ નો ઇક્વેલન્ટ ડેસીમલ નંબર $(2)_{10}$ છે.
- કોઇપણ ડેસીમલ ડિજીટનો એક્સેસ-3 કોડ મેળવવા માટે ડેસીમલ ડિજીટમાં 3 ઉમેરવામાં આવે છે. ત્યારબાદ, તેને ઇક્વેલન્ટ BCD માં ફેરવવામાં આવે છે.
- ડેસીમલ ડિજીટની ઓછામાં ઓછી કિંમત 0 છે.
- જો આપણે તેમાં 3 ઉમેરીએ તો આપણને 3 મળે.
- આનો અર્થ, એક્સેસ-3 કોડમાં ઓછામાં ઓછી ડેસીમલ કિંમત 3 મળે છે.
- આથી, 0010 $(= 2)_{10}$ એ માન્ય એક્સેસ-3 કોડ નથી.

Tutorial Problems – VI

19. નીચેના ડેસીમલ નંબરને BCD કોડમાં ફેરવો;

(i) $(69)_{10}$ **[Ans.** $(0110\ 1001)_{BCD}$**]**

(ii) $(503)_{10}$ **[Ans.** $(0101\ 0000\ 0011)_{BCD}$**]**

20. નીચેના BCD કોડને ડેસીમલ નંબરમાં ફેરવો;

(i) $(1000\ 0101)_{BCD}$ **[Ans.** $(85)_{10}$**]**

(ii) $(0010\ 0111\ 1001)_{BCD}$ **[Ans.** $(279)_{10}$**]**

21. નીચેના ડેસીમલ નંબરને એક્સેસ-3 કોડમાં ફેરવો;

(i) $(69)_{10}$ **[Ans.** $(1001\ 1100)_{Ex-3}$**]**

(ii) $(503)_{10}$ **[Ans.** $(1000\ 0011\ 0110)_{Ex-3}$**]**

22. નીચેના એક્સેસ-3 કોડને ડેસીમલ નંબરમાં ફેરવો;

(i) $(1000\ 0101)_{Ex-3}$ **[Ans.** $(52)_{10}$**]**

(ii) $(0111\ 0111\ 1001)_{Ex-3}$ **[Ans.** $(446)_{10}$**]**

23. નીચેના બાયનરી નંબરને ગ્રે કોડમાં ફેરવો;

(i) $(110011)_2$ **[Ans.** $(101010)_{Gray}$**]**

(ii) $(1001001)_2$ **[Ans.** $(1101101)_{Gray}$**]**

24. નીચેના ગ્રે કોડને બાયનરી નંબરમાં ફેરવો;

(i) $(111110)_{Gray}$ **[Ans.** $(101011)_2$**]**

(ii) $(11011)_{Gray}$ **[Ans.** $(10010)_{10}$**]**

Assignment Worksheet (Most IMP Questions)

1. નંબર સીસ્ટમ ઉપર ટૂંક નોંધ લખો.

જવાબ :

પ્રકરણ 2

લોજીક ગેઈટ્સ અને લોજીક ફેમીલી (Logic Gates and Logic Families)

2.1 લોજીક લેવલ અને લોજીક સીસ્ટમ (Logic Levels and Logic System)
2.2 લોજીક ગેટ (Logic Gates)
2.3 બબલ્ડ ગેટ (Bubbled Gate)
2.4 NAND ગેટ યુનિવર્સલ ગેટ તરીકે (NAND Gate as a Universal Gate)
2.5 NOR ગેટ યુનિવર્સલ ગેટ તરીકે (NOR Gate as a Universal Gate)
2.6 લોજીક ફેમીલી (Logic Families)
2.7 રેઝીસ્ટર ટ્રાન્ઝીસ્ટર લોજીક - RTL (Resistor Transistor Logic - RTL)
2.8 ડાયોડ ટ્રાન્ઝીસ્ટર લોજીક - DTL (Diode Transistor Logic - DTL)
2.9 ટ્રાન્ઝીસ્ટર ટ્રાન્ઝીસ્ટર લોજીક - TTL (Transistor Transistor Logic - TTL)
2.10 MOS - મેટલ ઓક્સાઈડ સેમીકન્ડક્ટર ફેમીલી (MOS - Metal Oxide Semiconductor Family)
2.11 PMOS લોજીક ફેમીલી (PMOS Logic Family)
2.12 NMOS લોજીક ફેમીલી (NMOS Logic Family)
2.13 CMOS લોજીક ફેમીલી (CMOS Logic Family)
2.14 જુદી જુદી ટેક્નોલોજીનો પરીચય (Introduction to Various Technology)
Assignment Worksheet (Most IMP Questions)

2.1 લોજીક લેવલ અને લોજીક સીસ્ટમ (Logic Levels and Logic System)

ડિજીટલ સીસ્ટમમાં આઉટપુટને દર્શાવવા માટે બે પ્રકારના લોજીક સ્ટેટનો ઉપયોગ થાય છે, જે અનુક્રમે HIGH અને LOW છે. આ બે લોજીક સ્ટેટને બે વોલ્ટેજ લેવલ વડે દર્શાવાય છે. આ વોલ્ટેજ લેવલને લોજીક લેવલ કહેવામાં આવે છે. સામાન્ય રીતે, 5 V અને 0 V નો લોજીક લેવલ તરીકે ઉપયોગ કરવામાં આવે છે. આ બે લોજીક સ્ટેટ HIGH અને LOW ને બાયનરી નંબર 1 અને 0 વડે પણ દર્શાવવામાં આવે છે. બે પ્રકારની લોજીક સીસ્ટમ હોય છે;

1. **પોઝીટીવ લોજીક સીસ્ટમ :** જો બે વોલ્ટેજમાંથી ઓછા વોલ્ટેજ (i.e. 0 V) એ લોજીક 1 દર્શાવે અને વધારે વોલ્ટેજ (i.e. 5 V) એ લોજીક 0 દર્શાવે તો તેવી સીસ્ટમને પોઝીટીવ લોજીક સીસ્ટમ કહેવામાં આવે છે. તેને આકૃતિ 2.1 માં દર્શાવેલ છે.



આકૃતિ 2.1 પોઝીટીવ લોજીક સીસ્ટમ



આકૃતિ 2.2 નેગેટીવ લોજીક સીસ્ટમ

2. **નેગેટીવ લોજીક સીસ્ટમ :** જો બે વોલ્ટેજમાંથી વધારે વોલ્ટેજ (i.e. 5 V) એ લોજીક 1 દર્શાવે અને ઓછા વોલ્ટેજ (i.e. 0 V) એ લોજીક 0 દર્શાવે તો તેવી સીસ્ટમને નેગેટીવ લોજીક સીસ્ટમ કહેવામાં આવે છે. તેને આકૃતિ 2.2 માં દર્શાવેલ છે.

2.2 લોજીક ગેટ્સ (Logic Gates)

કોઈપણ ડિજીટલ સર્કિટમાં મૂળ તત્ત્વ તરીકે લોજીક ગેટ હોય છે. લોજીક ગેટ એ ઘણા બધા બાયનરી ઈનપુટની ઉપર ચોક્કસ લોજીકલ ફંક્શન કરતી બાયનરી સર્કિટ છે. આનો અર્થ, લોજીક ગેટમાં ઘણા બધા ઈનપુટ અને એક આઉટપુટ હોય છે. NOT, AND, OR, NAND, NOR, Exclusive-OR અને Exclusive-NOR જેવા ઘણા બધા ગેટ પ્રાપ્ય છે. આ બધા ગેટને ચિહ્ન, ટ્રુથ ટેબલ, ઈક્વેલન્ટ સર્કિટ, બુલીયન એક્સપ્રેશન વગેરે વડે દર્શાવવામાં આવે છે. આ બધા ગેટ મોનોલીથીક IC ના સ્વરૂપમાં પ્રાપ્ય છે.

2.2.1 નોટ ગેટ (NOT Gate)

નોટ ગેટ દ્વારા "ઈન્વર્ઝન" અથવા "કોમ્પ્લીમેન્ટેશન" જેવું મૂળભૂત ફંક્શન થાય છે. આથી, નોટ ગેટને ઈન્વર્ટર તરીકે પણ ઓળખવામાં આવે છે. તેમાં એક ઈનપુટ અને એક આઉટપુટ હોય છે. ઈન્વર્ટર એ લોજીક 0 ને 1 માં અને 1 ને 0 માં ફેરવે છે. આનો અર્થ, નોટ ગેટનું આઉટપુટ એ ઈનપુટનું ઈન્વર્સ (ઊલટું) હોય છે. નોટ ગેટનું બુલીયન એક્સપ્રેશન નીચે મુજબ છે;

$$Y = \bar{A}$$

ઇક્વેલન્ટ સર્કિટ (Equivalent Circuit)

ઇક્વેલન્ટ સર્કિટની મદદથી નોટ ગેટનું કાર્ય નીચે સમજાવેલ છે;

1. જ્યારે સ્વીચ S ઓપન (i.e. $S = 0$) હોય છે ત્યારે લેમ્પ ચાલુ (i.e. 1) હોય છે.
2. જ્યારે સ્વીચ S ક્લોઝ (i.e. $S = 1$) હોય છે ત્યારે લેમ્પ બંધ (i.e. 0) હોય છે.

ટ્રુથ ટેબલ (Truth Table)

નોટ ગેટનું ટ્રુથ ટેબલ આકૃતિ 2.23 માં બતાવેલ છે. ટ્રુથ ટેબલ ઉપરથી સાબિત થાય છે કે નોટ ગેટનો આઉટપુટ ઇનપુટના ઇન્વર્સ બરાબર હોય છે.



A	$Y = \bar{A}$
0	1
1	0

આકૃતિ 2.3 નોટ ગેટ અથવા ઇન્વર્ટર; સીમ્બોલ, ઇક્વેલન્ટ સર્કિટ અને ટ્રુથ ટેબલ

2.2.2 એન્ડ ગેટ (AND Gate)

2-ઇનપુટ એન્ડ ગેટ (2-Input AND Gate)

એન્ડ ગેટમાં બે અથવા બે થી વધારે ઇનપુટ અને એક આઉટપુટ હોય છે. 2-ઇનપુટ એન્ડ ગેટમાં તેના બંને ઇનપુટ જ્યારે હાઇ (i.e. 1) હોય તો અને તો જ આઉટપુટ હાઇ (i.e. 1) થાય છે. એન્ડ ગેટનું બુલીયન એક્સપ્રેશન નીચે મુજબ છે;

$$Y = A \cdot B$$

ઇક્વેલન્ટ સર્કિટ (Equivalent Circuit)

ઇક્વેલન્ટ સર્કિટની મદદથી એન્ડ ગેટનું કાર્ય નીચે સમજાવેલ છે;

1. જ્યારે બંને સ્વીચ; S_1 અને S_2 ઓપન (i.e. 0) હોય છે ત્યારે લેમ્પ ઓફ (i.e. 0) થાય છે.
2. જ્યારે સ્વીચ S_1 ઓપન (i.e. 0) અને S_2 ક્લોઝ (i.e. 1) હોય છે ત્યારે લેમ્પ ઓફ (i.e. 0) થાય છે.
3. જ્યારે સ્વીચ S_1 ક્લોઝ અને S_2 ઓપન (i.e. 0) હોય છે ત્યારે લેમ્પ ઓફ (i.e. 0) થાય છે.
4. જ્યારે બંને સ્વીચ;S_1 અને S_2 ક્લોઝ (i.e. 1) હોય છે ત્યારે લેમ્પ ઓન (i.e. 1) થાય છે.

ટ્રુથ ટેબલ (Truth Table)

2-ઇનપુટ એન્ડ ગેટનું ટ્રુથ ટેબલ આકૃતિ 2.4 માં દર્શાવેલ છે. ટ્રુથ ટેબલ ઉપરથી એ સાબિત થાય છે કે એન્ડ ગેટનો આઉટપુટ ત્યારે જ હાઇ થાય છે જ્યારે તેના બધા જ ઇનપુટ હાઇ લેવલ (i.e. 1) ઉપર હોય.

A	B	$Y = A \cdot B$
0	0	0
0	1	0
1	0	0
1	1	1



આકૃતિ 2.4 2-ઇનપુટ એન્ડ ગેટ; સીમ્બોલ, ઇક્વેલન્ટ સર્કિટ અને ટ્રુથ ટેબલ



A	B	C	$Y = A \cdot B \cdot C$
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

આકૃતિ 2.5 3-ઇનપુટ એન્ડ ગેટ; સીમ્બોલ અને ટ્રુથ ટેબલ

2.2.3 ઓર ગેટ (OR Gate)

2-ઈનપુટ ઓર ગેટ (2-Input OR Gate)

ઓર ગેટમાં બે અથવા બે થી વધારે ઈનપુટ અને એક આઉટપુટ હોય છે. 2-ઈનપુટ ઓર ગેટમાં તેનો કોઈપણ એક ઈનપુટ હાઈ (i.e. 1) થાય ત્યારે તેનો આઉટપુટ હાઈ (i.e. 1) થાય છે. ઓર ગેટનું બુલીયન એક્સપ્રેશન નીચે મુજબ છે;

$$Y = A + B$$

ઈક્વેલન્ટ સર્કિટ (Equivalent Circuit)

ઈક્વેલન્ટ સર્કિટની મદદથી ઓર ગેટનું કાર્ય નીચે સમજાવેલ છે;

1. જ્યારે બંને સ્વીચ;S_1 અને S_2 ઓપન (i.e. 0) હોય છે ત્યારે લેમ્પ ઓફ (i.e. 0) થાય છે.
2. જ્યારે સ્વીચ S_1 ઓપન (i.e. 0) અને S_2 ક્લોઝ (i.e. 1) હોય છે ત્યારે લેમ્પ ઓન (i.e. 1) થાય છે.
3. જ્યારે સ્વીચ S_1 ક્લોઝ (i.e. 1) અને S_2 ઓપન (i.e. 0) હોય છે ત્યારે લેમ્પ ઓન (i.e. 1) થાય છે.
4. જ્યારે બંને સ્વીચ;S_1 અને S_2 ક્લોઝ (i.e. 1) હોય છે ત્યારે લેમ્પ ઓન (i.e. 1) થાય છે.

ટ્રુથ ટેબલ (Truth Table)

2-ઈનપુટ ઓર ગેટનું ટ્રુથ ટેબલ આકૃતિ 2.6 માં દર્શાવેલ છે. ટ્રુથ ટેબલ ઉપરથી એ સાબિત થાય છે કે ઓર ગેટનો આઉટપુટ ત્યારે હાઈ થાય છે જ્યારે તેનો કોઈપણ એક ઈનપુટ હાઈ લેવલ (i.e. 1) ઉપર હોય.



A	B	Y = A + B
0	0	0
0	1	1
1	0	1
1	1	1

આકૃતિ 2.6 2-ઈનપુટ ઓર ગેટ; સીમ્બોલ, ઈક્વેલન્ટ સર્કિટ અને ટ્રુથ ટેબલ



A	B	C	Y = A + B + C
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	1

આકૃતિ 2.7 3-ઈનપુટ ઓર ગેટ; સીમ્બોલ અને ટ્રુથ ટેબલ

2.2.4 નેન્ડ ગેટ (NAND Gate)

2-ઈનપુટ નેન્ડ ગેટ (2-Input NAND Gate)

નેન્ડ ગેટમાં બે અથવા બે થી વધારે ઈનપુટ અને એક આઉટપુટ હોય છે. 2-ઈનપુટ એન્ડ ગેટમાં તેનો કોઈપણ એક ઈનપુટ લો (i.e. 0) હોય તો તેનો આઉટપુટ હાઈ (i.e. 1) થાય છે. બીજા અર્થમાં, નેન્ડ ગેટનું આઉટપુટ લો (i.e. 0) ત્યારે જ થાય જ્યારે તેના બધા જ ઈનપુટ હાઈ (i.e. 1) હોય. નેન્ડ ગેટ એ એન્ડ ગેટ અને નોટ ગેટનું સંયુક્ત રૂપ છે. આનો અર્થ, નેન્ડ ગેટ એ એન્ડ ગેટની જેમ જ કાર્ય કરે છે પરંતુ તેનો આઉટપુટ ઈન્વર્ટેડ હોય છે. નેન્ડ ગેટનું બુલીયન એક્સપ્રેશન નીચે મુજબ છે;

$$Y = \overline{A \cdot B}$$

ઈક્વેલન્ટ સર્કિટ (Equivalent Circuit)

ઈક્વેલન્ટ સર્કિટની મદદથી નેન્ડ ગેટનું કાર્ય નીચે સમજાવેલ છે;

1. જ્યારે બંને સ્વીચ;S_1 અને S_2 ઓપન (i.e. 0) હોય છે ત્યારે લેમ્પ ઓન (i.e. 1) થાય છે.
2. જ્યારે સ્વીચ S_1 ઓપન અને S_2 ક્લોઝ હોય છે ત્યારે લેમ્પ ઓન (i.e. 1) થાય છે.
3. જ્યારે સ્વીચ S_1 ક્લોઝ અને S_2 ઓપન હોય છે ત્યારે લેમ્પ ઓન (i.e. 1) થાય છે.
4. જ્યારે બંને સ્વીચ;S_1 અને S_2 ક્લોઝ (i.e. 1) હોય છે ત્યારે લેમ્પ ઓફ (i.e. 0) થાય છે.





A	B	$Y = \overline{A \cdot B}$
0	0	1.
0	1	1
1	0	1
1	1	0

આકૃતિ 2.8 2-ઈનપુટ નેન્ડ ગેટ; સીમ્બોલ, ઇક્વેલન્ટ સર્કિટ અને ટ્રુથ ટેબલ



A	B	C	$Y = \overline{A \cdot B \cdot C}$
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	1
1	1	1	0

આકૃતિ 2.9 3-ઈનપુટ નેન્ડ ગેટ; સીમ્બોલ અને ટ્રુથ ટેબલ

ટ્રુથ ટેબલ (Truth Table)

2-ઈનપુટ નેન્ડ ગેટનું ટ્રુથ ટેબલ આકૃતિ 2.28 માં દર્શાવેલ છે. ટ્રુથ ટેબલ ઉપરથી એ સાબિત થાય છે કે નેન્ડ ગેટનો આઉટપુટ ત્યારે હાઈ (i.e. 1) થાય છે જ્યારે તેનો કોઈપણ એક ઈનપુટ લો લેવલ (i.e. 0) ઉપર હોય.

2.2.5 નોર ગેટ (NOR Gate)

2-ઈનપુટ નોર ગેટ (2-Input NOR Gate)

નોર ગેટમાં બે અથવા વધારે ઈનપુટ અને એક આઉટપુટ હોય છે. તેના બધા ઈનપુટ જ્યારે લો લેવલ (i.e. 0) પર જાય ત્યારે જ તેનો આઉટપુટ હાઈ (i.e. 1) મળે છે. બીજા શબ્દોમાં કહીએ તો જ્યારે તેનો એક પણ ઈનપુટ હાઈ (i.e. 1) હોય તો આઉટપુટ લો (i.e. 0) મળે છે. નોર ગેટ એ ઓર ગેટ અને નોટ ગેટનું સંયુક્ત રૂપ છે. આનો અર્થ, નોર ગેટ એ ઓર ગેટની જેમ જ કાર્ય કરે છે પરંતુ તેનો આઉટપુટ ઈન્વર્ટેડ હોય છે. નોર ગેટનું બુલીયન એક્સપ્રેશન નીચે મુજબ છે;

$$Y = \overline{A + B}$$







A	B	$Y = \overline{A + B}$
0	0	1
0	1	0
1	0	0
1	1.	0

આકૃતિ 2.10 2-ઈનપુટ નોર ગેટ; સીમ્બોલ, ઇક્વેલન્ટ સર્કિટ અને ટ્રુથ ટેબલ



A	B	C	$Y = \overline{A + B + C}$
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	0

આકૃતિ 2.11 3-ઈનપુટ અને 4-ઈનપુટ નોર ગેટ; સીમ્બોલ અને ટ્રુથ ટેબલ

ઈક્વેલન્ટ સર્કિટ (Equivalent Circuit)

ઈક્વેલન્ટ સર્કિટની મદદથી નોર ગેટનું કાર્ય નીચે સમજાવેલ છે;

1. જ્યારે બંને સ્વીચ;S_1 અને S_2 ઓપન (i.e. 0) હોય છે ત્યારે લેમ્પ ઓન (i.e. 1) થાય છે.
2. જ્યારે સ્વીચ S_1 ઓપન અને S_2 ક્લોઝ હોય છે ત્યારે લેમ્પ ઓફ (i.e. 0) થાય છે.
3. જ્યારે સ્વીચ S_1 ક્લોઝ અને S_2 ઓપન હોય છે ત્યારે લેમ્પ ઓફ (i.e. 0) થાય છે.
4. જ્યારે બંને સ્વીચ;S_1 અને S_2 ક્લોઝ (i.e. 1) હોય છે ત્યારે લેમ્પ ઓફ (i.e. 0) થાય છે.

ટ્રુથ ટેબલ (Truth Table)

2-ઈનપુટ નોર ગેટનું ટ્રુથ ટેબલ આકૃતિ 2.10 માં દર્શાવેલ છે. ટ્રુથ ટેબલ ઉપરથી એ સાબિત થાય છે કે નોર ગેટનો આઉટપુટ ત્યારે જ હાઈ (i.e. 1) થાય છે જ્યારે તેના બધા જ ઈનપુટ લો લેવલ (i.e. 0) ઉપર હોય.

2.2.6 એક્સ-ઓર ગેટ (Ex-OR Gate)

2-ઈનપુટ એક્સ-ઓર ગેટ (2-Input Ex-OR Gate)

એક્સ-ઓર ગેટનું આખું નામ એક્સ્ક્લુઝીવ ઓર ગેટ છે. તેને X-OR ગેટ તરીકે પણ લખવામાં આવે છે. તેમાં બે અથવા વધારે ઈનપુટ અને એક આઉટપુટ હોય છે. જ્યારે તેના ઈનપુટમાં એકી સંખ્યામાં ઈનપુટ હાઈ (i.e. 1) હોય ત્યારે તેનો આઉટપુટ હાઈ (i.e. 1) થાય છે. એક્સ-ઓર ગેટનું બુલીયન એક્સપ્રેશન નીચે મુજબ છે;

$$Y = A\bar{B} + \bar{A}B = A \oplus B$$



A	B	$Y = A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

આકૃતિ 2.12 2-ઈનપુટ Ex-OR ગેટ; સીમ્બોલ, ઈક્વેલન્ટ સર્કિટ અને ટ્રુથ ટેબલ



A	B	C	$Y = A \oplus B \oplus C$
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

આકૃતિ 2.13 3-ઈનપુટ Ex-OR ગેટ; સીમ્બોલ અને ટ્રુથ ટેબલ

ટ્રુથ ટેબલ (Truth Table)

2-ઈનપુટ વાળા Ex-OR ગેટનું ટ્રુથ ટેબલ આકૃતિ 2.12 માં દર્શાવેલ છે. ટ્રુથ ટેબલ પરથી સ્પષ્ટપણે સાબિત થાય છે કે જ્યારે એકી સંખ્યામાં ઈનપુટ હાઈ (i.e. 1) હોય ત્યારે આઉટપુટ હાઈ (i.e. 1) થાય. બે નોટ ગેટ, બે એન્ડ ગેટ અને એક ઓર ગેટની મદદથી એક્સ ઓર ગેટનો લોજીકલ ડાયાગ્રામ આકૃતિ 2.12 માં દર્શાવેલ છે.

2.2.7 એક્સ-નોર ગેટ (Ex-NOR Gate)

2-ઈનપુટ એક્સ-ઓર ગેટ (2-Input Ex-NOR Gate)

એક્સ-નોર ગેટનું આખું નામ એક્સ્ક્લુઝીવ નોર ગેટ છે. તેને X-NOR ગેટ તરીકે પણ લખવામાં આવે છે. તેમાં બે અથવા વધારે ઈનપુટ અને એક આઉટપુટ હોય છે. જ્યારે તેના ઈનપુટમાં બેકી સંખ્યામાં ઈનપુટ હાઈ (i.e. 1) હોય ત્યારે તેનો આઉટપુટ હાઈ (i.e. 1) થાય છે. એક્સ-નોર ગેટ એ એક્સ-ઓર ગેટ અને નોટ ગેટનું સંયુક્ત રૂપ છે. આનો અર્થ, એક્સ-નોર ગેટ એ એક્સ-ઓર ગેટની જેમ જ કાર્ય કરે છે પરંતુ તેનો આઉટપુટ ઈન્વર્ટેડ હોય છે. એક્સ-નોર ગેટનું બુલીયન એક્સપ્રેશન નીચે મુજબ છે;

$$Y = (A + \overline{B}) \cdot (\bar{A} + B) = \overline{A \oplus B}$$



A	B	$Y = \overline{A \oplus B}$
0	0	1
0	1	0
1	0	0
1	1	1



આકૃતિ 2.14 2-ઈનપુટ Ex-NOR ગેટ; સીમ્બોલ, ઇક્વેલન્ટ સર્કિટ અને ટ્રુથ ટેબલ



A	B	C	$Y = \overline{A \oplus B \oplus C}$
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

આકૃતિ 2.15 3-ઈનપુટ અને 4-ઈનપુટ Ex-NOR ગેટ; સીમ્બોલ અને ટ્રુથ ટેબલ

ટ્રુથ ટેબલ (Truth Table)

2-ઈનપુટ વાળા Ex-NOR ગેટનું ટ્રુથ ટેબલ આકૃતિ 2.14 માં દર્શાવેલ છે. ટ્રુથ ટેબલ પરથી સ્પષ્ટપણે સાબિત થાય છે કે જ્યારે બેકી સંખ્યામાં ઈનપુટ હાઇ (i.e. 1) હોય ત્યારે આઉટપુટ હાઇ (i.e. 1) થાય. બે નોટ ગેટ, બે ઓર ગેટ અને એક એન્ડ ગેટની મદદથી એક્સ-નોર ગેટનો લોજીકલ ડાયાગ્રામ આકૃતિ 2.14 માં દર્શાવેલ છે.

2.3 બબલ્ડ ગેટ (Bubbled Gate)

ઈન્વર્ટેડ ઈનપુટ સાથેના ગેટને બબલ્ડ ગેટ કહેવામાં આવે છે. ઈન્વર્ટેડ ઈનપુટને ઈનપુટમાં બબલ સાથે દર્શાવવામાં આવે છે.

2.3.1 બબલ્ડ એન્ડ ગેટ (Bubbled AND Gate)

ઈન્વર્ટેડ ઈનપુટવાળા એન્ડ ગેટને બબલ્ડ એન્ડ ગેટ કહેવામાં આવે છે. બબલ્ડ એન્ડ ગેટનો સીમ્બોલ અને ટ્રુથ ટેબલ આકૃતિ 2.16 માં દર્શાવેલ છે. ટ્રુથ ટેબલ ઉપરથી જોઇ શકાય છે કે બબલ્ડ એન્ડ ગેટ એ નોર ગેટ સમાન આઉટપુટ આપે છે.





A	B	$\bar{A}$	$\bar{B}$	$Y = \bar{A} \cdot \bar{B}$
0	0	1	1	1
0	1	1	0	0
1	0	0	1	0
1	1	0	0	0

આકૃતિ 2.16 બબલ્ડ એન્ડ ગેટ; લોજીક ડાયાગ્રામ, સીમ્બોલ અને ટ્રુથ ટેબલ





A	B	$\bar{A}$	$\bar{B}$	$Y = \bar{A} + \bar{B}$
0	0	1	1	1
0	1	1	0	1
1	0	0	1	1
1	1	0	0	0

આકૃતિ 2.17 બબલ્ડ ઓર ગેટ; લોજીક ડાયાગ્રામ, સીમ્બોલ અને ટ્રુથ ટેબલ

2.3.2 બબલ્ડ ઓર ગેટ (Bubbled OR Gate)

ઈન્વર્ટેડ ઈનપુટવાળા ઓર ગેટને બબલ્ડ ઓર ગેટ કહેવામાં આવે છે. બબલ્ડ ઓર ગેટનો સીમ્બોલ અને ટ્રુથ ટેબલ આકૃતિ 2.17 માં દર્શાવેલ છે. ટ્રુથ ટેબલ ઉપરથી જોઈ શકાય છે કે બબલ્ડ ઓર ગેટ એ નેન્ડ ગેટ સમાન આઉટપુટ આપે છે.

2.3.3 બબલ્ડ નેન્ડ ગેટ (Bubbled NAND Gate)

ઈન્વર્ટેડ ઈનપુટવાળા નેન્ડ ગેટને બબલ્ડ નેન્ડ ગેટ કહેવામાં આવે છે. બબલ્ડ નેન્ડ ગેટનો સીમ્બોલ અને ટ્રુથ ટેબલ આકૃતિ 2.18 માં દર્શાવેલ છે. ટ્રુથ ટેબલ ઉપરથી જોઈ શકાય છે કે બબલ્ડ નેન્ડ ગેટ એ ઓર ગેટ સમાન આઉટપુટ આપે છે.

2.3.4 બબલ્ડ નોર ગેટ (Bubbled NOR Gate)

ઈન્વર્ટેડ ઈનપુટવાળા નોર ગેટને બબલ્ડ નોર ગેટ કહેવામાં આવે છે. બબલ્ડ નોર ગેટનો સીમ્બોલ અને ટ્રુથ ટેબલ આકૃતિ 2.19 માં દર્શાવેલ છે. બબલ્ડ નોર ગેટ એ એન્ડ ગેટ સમાન આઉટપુટ આપે છે.



A	B	$\bar{A}$	$\bar{B}$	$Y = \overline{\bar{A} \cdot \bar{B}}$
0	0	1	1	0
0	1	1	0	1
1	0	0	1	1
1	1	0	0	1

આકૃતિ 2.18 બબલ્ડ નેન્ડ ગેટ; લોજીક ડાયાગ્રામ, સીમ્બોલ અને ટ્રુથ ટેબલ



A	B	$\bar{A}$	$\bar{B}$	$Y = \overline{\bar{A} + \bar{B}}$
0	0	1	1	0
0	1	1	0	0
1	0	0	1	0
1	1	0	0	1

આકૃતિ 2.19 બબલ્ડ નોર ગેટ; લોજીક ડાયાગ્રામ, સીમ્બોલ અને ટ્રુથ ટેબલ

2.4 NAND ગેટ યુનિવર્સલ ગેટ તરીકે (NAND Gate as a Universal Gate)

નેન્ડ ગેટનો ઉપયોગ કરી બીજા બધા પ્રકારના ગેટ મેળવી શકાય છે. આથી, તેને યુનિવર્સલ ગેટ તરીકે ઓળખાય છે.

2.4.1 નોટ ગેટ (NOT Gate)

નેન્ડ ગેટમાંથી નોટ ગેટ મેળવવા માટે નેન્ડ ગેટના બે ઈનપુટને એકબીજા સાથે જોડીને એક ઈનપુટ બનાવવામાં આવે છે. નેન્ડ ગેટમાંથી નોટ ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.20 માં દર્શાવેલ છે.



A	$Y = \bar{A}$
1	0
0	1

આકૃતિ 2.20 નેન્ડ ગેટના ઉપયોગ વડે નોટ ગેટ



A	B	$Y_1 = \overline{A \cdot B}$	$Y = \overline{Y_1}$
0	0	1	0
0	1	1	0
1	0	1	0
1	1	0	1

આકૃતિ 2.21 નેન્ડ ગેટના ઉપયોગ વડે એન્ડ ગેટ

2.4.2 એન્ડ ગેટ (AND Gate)

નેન્ડ ગેટના આઉટપુટને ઈન્વર્ટ કરીને એન્ડ ગેટ મેળવવામાં આવે છે. નેન્ડ ગેટમાંથી એન્ડ ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.21 માં દર્શાવેલ છે. બતાવેલ સર્કિટ માટેનું બુલિયન એક્સપ્રેશન;

$$Y = \overline{\overline{A \cdot B}} = A \cdot B$$

2.4.3 ઓર ગેટ (OR Gate)

નેન્ડ ગેટમાંથી ઓર ગેટ બનાવી શકાય છે. નેન્ડ ગેટમાંથી ઓર ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.42 માં દર્શાવેલ છે. બતાવેલ સર્કિટ માટેનું બુલિયન એક્સપ્રેશન;

$$Y = \overline{\bar{A} \cdot \bar{B}}$$

ડી-મોર્ગન પ્રમેયને અનુસરતાં;

$$Y = \bar{\bar{A}} + \bar{\bar{B}} = A + B$$



A	B	$Y_1 = \bar{A}$	$Y_2 = \bar{B}$	$Y = \overline{Y_1 \cdot Y_2}$
0	0	1	1	0
0	1	1	0	1
1	0	0	1	1
1	1	0	0	1

આકૃતિ 2.22 નેન્ડ ગેટના ઉપયોગ વડે ઓર ગેટ



A	B	Y_1	Y_2	Y_3	Y
0	0	1	1	0	1
0	1	1	0	1	0
1	0	0	1	1	0
1	1	0	0	1	0

આકૃતિ 2.23 નેન્ડ ગેટના ઉપયોગ વડે નોર ગેટ

2.4.4 નોર ગેટ (NOR Gate)

ઓર ગેટના આઉટપુટને ઈન્વર્ટ કરીને નેન્ડ ગેટમાંથી નોર ગેટ પણ મેળવી શકાય છે. નેન્ડ ગેટમાંથી નોર ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.23 માં દર્શાવેલ છે.

બતાવેલ સર્કિટ માટેનું બુલિયન એક્સપ્રેશન;

$$Y = \overline{\overline{\bar{A} \cdot \bar{B}}} = \bar{A} \cdot \bar{B}$$

ડી-મોર્ગન પ્રમેયને અનુસરતાં;

$$Y = \overline{A + B}$$

2.4.5 એક્સ-ઓર ગેટ (Ex-OR Gate)

નેન્ડ ગેટમાંથી એક્સ-ઓર ગેટ બનાવી શકાય છે. ચાર નેન્ડ ગેટમાંથી એક્સ-ઓર ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.24 માં દર્શાવેલ છે.



A	B	Y_1	Y_2	Y_3	Y
0	0	1	1	1	0
0	1	1	1	0	1
1	0	1	0	1	1
1	1	0	1	1	0

આકૃતિ 2.24 ચાર નેન્ડ ગેટના ઉપયોગ વડે એક્સ-ઓર ગેટ

2.4.6 એક્સ-નોર ગેટ (Ex-NOR Gate)

એક્સ-ઓર ગેટના આઉટપુટને ઇન્વર્ટ કરીને નેન્ડ ગેટમાંથી એક્સ-નોર ગેટ પણ મેળવી શકાય છે. પાંચ નેન્ડ ગેટમાંથી એક્સ-નોર ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.25 માં દર્શાવેલ છે.



A	B	Y_1	Y_2	Y_3	Y_4	Y
0	0	1	1	1	0	1
0	1	1	1	0	1	0
1	0	1	0	1	1	0
1	1	0	1	1	0	1

આકૃતિ 2.25 પાંચ નેન્ડ ગેટના ઉપયોગ વડે એક્સ-નોર ગેટ

2.5 NOR ગેટ યુનિવર્સલ ગેટ તરીકે (NOR Gate as a Universal Gate)

નોર ગેટનો ઉપયોગ કરી બીજા બધા પ્રકારના ગેટ મેળવી શકાય છે. આથી, તેને યુનિવર્સલ ગેટ તરીકે ઓળખાય છે.

2.5.1 નોટ ગેટ (NOT Gate)

નોર ગેટમાંથી નોટ ગેટ મેળવવા માટે નોર ગેટના બે ઇનપુટને એકબીજા સાથે જોડીને એક ઇનપુટ બનાવવામાં આવે છે. નોર ગેટમાંથી નોટ ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.26 માં દર્શાવેલ છે.

2.5.2 ઓર ગેટ (OR Gate)

નોર ગેટના આઉટપુટને ઇન્વર્ટ કરીને ઓર ગેટ મેળવવામાં આવે છે. નોર ગેટમાંથી ઓર ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.27 માં દર્શાવેલ છે. બતાવેલ સર્કિટ માટેનું બુલિયન એક્સપ્રેશન;

$$Y = \overline{\overline{A+B}}$$

$$Y = A + B$$



A	$Y = \overline{A}$
1	0
0	1

આકૃતિ 2.26 નોર ગેટના ઉપયોગ વડે નોટ ગેટ



A	B	$Y_1 = \overline{A+B}$	$Y = \overline{Y_1}$
0	0	1	0
0	1	0	1
1	0	0	1
1	1	0	1

આકૃતિ 2.27 નોર ગેટના ઉપયોગ વડે ઓર ગેટ

2.5.3 એન્ડ ગેટ (AND Gate)

નોર ગેટમાંથી એન્ડ ગેટ બનાવી શકાય છે. નોર ગેટમાંથી એન્ડ ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.28 માં દર્શાવેલ છે.

બતાવેલ સર્કિટ માટેનું બુલિયન એક્સપ્રેશન;

$$Y = \overline{\bar{A}+\bar{B}}$$

ડી-મોર્ગન પ્રમેયને અનુસરતાં;

$$Y = \bar{\bar{A}} \cdot \bar{\bar{B}} = A \cdot B$$

2.5.4 નેન્ડ ગેટ (NAND Gate)

એન્ડ ગેટના આઉટપુટને ઇન્વર્ટ કરીને નોર ગેટમાંથી નેન્ડ ગેટ પણ મેળવી શકાય છે. નોર ગેટમાંથી નેન્ડ ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.29 માં દર્શાવેલ છે.

બતાવેલ સર્કિટ માટેનું બુલિયન એક્સપ્રેશન;

$$Y = \overline{\overline{\bar{A}+\bar{B}}} = \bar{A}+\bar{B}$$

ડી-મોર્ગન પ્રમેયને અનુસરતાં;

$$Y = \overline{A \cdot B}$$



A	B	$Y_1 = \overline{A}$	$Y_2 = \overline{B}$	$Y = \overline{Y_1 + Y_2}$
0	0	1	1	0
0	1	1	0	0
1	0	0	1	0
1	1	0	0	1

આકૃતિ 2.28 નોર ગેટના ઉપયોગ વડે એન્ડ ગેટ



A	B	Y_1	Y_2	Y_3	Y
0	0	1	1	0	1
0	1	1	0	0	1
1	0	0	1	0	1
1	1	0	0	1	0

આકૃતિ 2.29 નોર ગેટના ઉપયોગ વડે નેન્ડ ગેટ

2.5.5 એક્સ-ઓર ગેટ (Ex-OR Gate)

નોર ગેટમાંથી એક્સ-ઓર ગેટ બનાવી શકાય છે. પાંચ નોર ગેટમાંથી એક્સ-ઓર ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.30 માં દર્શાવેલ છે.



A	B	Y_1	Y_2	Y_3	Y_4	Y
0	0	1	1	1	0	1
0	1	1	1	0	1	0
1	0	1	0	1	1	0
1	1	0	1	1	0	1

આકૃતિ 2.30 પાંચ નોર ગેટના ઉપયોગ વડે એક્સ-ઓર ગેટ

2.5.6 એક્સ-નોર ગેટ (Ex-NOR Gate)

નોર ગેટમાંથી એક્સ-નોર ગેટ પણ મેળવી શકાય છે. ચાર નોર ગેટમાંથી એક્સ-નોર ગેટ દર્શાવતો ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 2.31 માં દર્શાવેલ છે.



A	B	Y_1	Y_2	Y_3	Y
0	0	1	0	0	1
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

આકૃતિ 2.31 ચાર નોર ગેટના ઉપયોગ વડે એક્સ-નોર ગેટ

2.6 લોજીક ફેમીલી (Logic Families)

2.6.1 લોજીક ફેમીલી એટલે શું ? (What is logic family ?)

સામાન્ય રીતે, બે પ્રકારના સેમીકન્ડક્ટર ડિવાઇસ વપરાય છે;

1. બાય-પોલાર સેમીકન્ડક્ટર ડિવાઇસ
2. યુનિ-પોલાર સેમીકન્ડક્ટર ડિવાઇસ

આ સેમીકન્ડક્ટર ડિવાઇસના આધારે ડીજીટલ ICs ને વિવિધ ફંક્શન માટે ફેબ્રિકેટ કરવામાં આવે છે. એકસમાન લોજીક લેવલ અને સપ્લાય માટે અલગ અલગ લોજીક ફંક્શન પર કાર્ય કરવા માટે અલગ અલગ ડીજીટલ ICs ના ગ્રુપને ફેબ્રીકેટ કરવામાં ખાસ સર્કિટ કન્ફીગ્યુરેશન વપરાય છે તેને ***લોજીક ફેમીલી*** કહે છે.

2.6.2 લોજીક ફેમીલીનું વર્ગીકરણ (Classification of Logic Families)

લોજીક ફેમીલીનું વર્ગીકરણ નીચે બતાવેલ છે;

1. **બાય-પોલાર સેમીકન્ડક્ટર ડિવાઈસ :** બાય-પોલાર ICs ના મુખ્ય ઘટકોમાં રેઝીસ્ટર, ડાયોડ અને ટ્રાન્ઝીસ્ટરનો સમાવેશ થાય છે. બાય-પોલાર લોજીક ફેમીલીને તેના ઓપરેશનના આધારે નીચે પ્રમાણે વર્ગીકૃત કરવામાં આવે છે;

[A] સેચ્યુરેટેડ લોજીક

- **(i)** રેઝીસ્ટર ટ્રાન્ઝીસ્ટર લોજીક (RTL)
- **(ii)** ડાયરેક્ટ કપલ્ડ ટ્રાન્ઝીસ્ટર લોજીક (DCTL)
- **(iii)** ઈન્ટીગ્રેટેડ ઈન્જેક્શન લોજીક (I^2L)
- **(iv)** ડાયોડ ટ્રાન્ઝીસ્ટર લોજીક (DTL)
- **(v)** હાઈ થ્રેશોલ્ડ લોજીક (HTL)
- **(vi)** ટ્રાન્ઝીસ્ટર ટ્રાન્ઝીસ્ટર લોજીક (TTL)

[B] નોન-સેચ્યુરેટેડ લોજીક

- **(i)** શોત્કી TTL
- **(ii)** એમીટર કપલ્ડ લોજીક (ECL)

2. **યુનિ-પોલાર સેમીકન્ડક્ટર ડિવાઈસ :** મેટલ ઓક્સાઈડ સેમીકન્ડકટર (MOS) ડીવાઈસ યુનિ-પોલાર ડીવાઈસ તરીકે વપરાય છે.
   - **[A] PMOS :** આ લોજીક ફેમીલીમાં, P - ચેનલ MOSFET વપરાય છે.
   - **[B] NMOS :** આ લોજીક ફેમીલીમાં, N - ચેનલ MOSFET વપરાય છે.
   - **[C] CMOS :** આ કોમ્પ્લીમેન્ટરી MOS લોજીક ફેમીલીમાં P - ચેનલ MOSFET અને N - ચેનલ MOSFET ને એક જ સિલિકોન ચીપ ઉપર બનાવવામાં આવે છે.

2.6.3 ડિજીટલ ICs ના પેરામીટર (Parameters of Digital ICs)

ડિજીટલ ICs ના વિવિધ પેરામીટર નીચે મુજબ છે;

1. **સ્પીડ ઓફ ઓપરેશન (પ્રોપેગેશન ડીલે) :** ડીજીટલ ICs ની સ્પીડ પ્રોપેગેશન ડીલેના અનુસંધાને મપાય છે. પ્રોપેગેશન ડીલે ટાઈમ બીજું કાંઇ નહીં પરંતુ ઈનપુટ અને આઉટપુટ વચ્ચેનો તફાવત છે. ઈનપુટ અને આઉટપુટના વેવફોર્મ આકૃતિ 2.32 માં દર્શાવેલ છે. સામાન્ય રીતે, સમય ઈનપુટ અને આઉટપુટ વોલ્ટેજના 50 % સમયે માપવામાં આવે છે. બે પ્રકારના ડીલે ટાઈમ છે; ;



આકૃતિ 2.32 પ્રોપેગેશન ડીલે

   - **(i)** T_{PHL} : જ્યારે આઉટપુટ હાઇ લેવલ (1) થી લો લેવલ (0) ઉપર જાય ત્યારે માપવામાં આવતા ડીલે ટાઈમને T_{PHL} કહે છે.
   - **(ii)** T_{PLH} : જ્યારે આઉટપુટ લો લેવલ (0) થી હાઇ લેવલ (1) ઉપર જાય ત્યારે માપવામાં આવતા ડીલે ટાઈમને T_{PLH} કહે છે.

   T_{PHL} અને T_{PLH} ની એવરેજને પ્રોપેગેશન ડીલે ટાઈમ કહેવામાં આવે છે. તેને નીચે મુજબ લખી શકાય;

$$\text{પ્રોપેગેશન ડીલે} = \frac{T_{PHL} + T_{PLH}}{2}$$

   પ્રોપેગેશન ડીલેને સામાન્ય રીતે નેનો-સેકન્ડ (ns) માં માપવામાં આવે છે.

2. **ફેન ઈન :** ગેટને વધુમાં વધુ ઈનપુટ માટે ડીઝાઈન કરવામાં આવ્યો હોય તેને ફેન ઈન કહે છે.
   ઉદાહરણ : નોટ ગેટમાં ફેન ઈન 1 હોય છે, 2-ઈનપુટ એન્ડ ગેટમાં ફેન ઈન 2 હોય છે, 3-ઈનપુટ એન્ડ ગેટમાં ફેન ઈન 3 હોય છે.
3. **ફેન આઉટ :** કોઈ પણ ગેટનો આઉટપુટ ડીગ્રેડ થયા વગર તેના જેવા ગેટના મહત્તમ ઈનપુટ ડ્રાઈવ કરી શકે તેને ફેન આઉટ કહે છે.
   ઉદાહરણ : 12 ફેન આઉટવાળો ગેટ તેના જ લોજીક ફેમીલીના મહત્તમ 12 લોજીક ઈનપુટ ડ્રાઈવ કરી શકે છે.
4. **થ્રેશોલ્ડ વોલ્ટેજ :** ગેટના ઈનપુટમાં વોલ્ટેજ જે કિંમત પર આઉટપુટમાં લોજીક લેવલ બદલાય છે તેને થ્રેશોલ્ડ વોલ્ટેજ કહે છે.
5. **પાવર ડિસીપેશન :** જ્યારે બધા જ ઈનપુટમાં સપ્લાય હોય ત્યારે લોજીક ગેટ દ્વારા ડિસીપેટ થતા પાવરને પાવર ડિસીપેશન કહે છે. તેને મીલીવોટમાં માપવામાં આવે છે. તેને નીચે મુજબ દર્શાવાય છે;

$$P_D = V_{CC} \times I_{CC}$$

6. કરંટ અને વોલ્ટેજ પેરામીટર : ડીજીટલ સીસ્ટમની ડીઝાઈનમાં વપરાતા વિવિધ કરંટ અને વોલ્ટેજ પેરામીટર નીચે મુજબ છે;

(i) હાઇ લેવલ ઈનપુટ વોલ્ટેજ (V_{IH}) : તે ગેટને લોજીક 1 સ્ટેટ મેળવવા માટે જરૂરી ઓછામાં ઓછા વોલ્ટેજ છે.

(ii) લો લેવલ ઈનપુટ વોલ્ટેજ (V_{IL}) : તે ગેટને લોજીક સ્ટેટ 0 મેળવવા માટે જરૂરી ઓછામાં ઓછા વોલ્ટેજ છે.

(iii) હાઇ લેવલ આઉટપુટ વોલ્ટેજ (V_{OH}) : તે લોજીક 1 ને લગતા લઘુત્તમ આઉટપુટ વોલ્ટેજ છે.

(iv) લો લેવલ આઉટપુટ વોલ્ટેજ (V_{OL}) : તે લોજીક 0 ને લગતા મહત્તમ આઉટપુટ વોલ્ટેજ છે.

(v) હાઇ લેવલ ઈનપુટ કરંટ (I_{IH}) : જ્યારે ઈનપુટમાં હાઇ લેવલ વોલ્ટેજ આપવામાં આવે ત્યારે દાખલ થતા લઘુત્તમ કરંટને હાઇ લેવલ ઈનપુટ કરંટ કહે છે.

(vi) લો લેવલ ઈનપુટ કરંટ (I_{IL}) : જ્યારે ઈનપુટમાં લો લેવલ વોલ્ટેજ આપવામાં આવે ત્યારે દાખલ થતા લઘુત્તમ કરંટને લો લેવલ ઈનપુટ કરંટ કહે છે.



આકૃતિ 2.33 વોલ્ટેજ અને કરંટ પેરામીટર

(vii) હાઇ લેવલ આઉટપુટ કરંટ (I_{OH}) : જ્યારે આઉટપુટમાં હાઇ લેવલ વોલ્ટેજ પ્રાપ્ય હોય ત્યારે આઉટપુટમાંથી વહેતા મહત્તમ કરંટને હાઇ લેવલ આઉટપુટ કરં કહે છે.

(viii) લો લેવલ આઉટપુટ કરંટ (I_{OL}) : જ્યારે આઉટપુટમાં લો લેવલ વોલ્ટેજ હોય ત્યારે આઉટપુટમાંથી વહેતા મહત્તમ કરંટને લો લેવલ આઉટપુટ કરંટ કહે છે.

7. નોઇઝ માર્જીન અથવા નોઇઝ ઇમ્યુનીટી : અનિચ્છનીય સીગ્નલને નોઇઝ તરીકે ઓળખવામાં આવે છે. ઈનપુટ સીગ્નલમાં જે મહત્તમ નોઇઝ સીગ્નલને એડ કરવાથી આઉટપુટનું સ્ટેટ બદલાતું નથી તેને નોઇઝ માર્જીન અથવા નોઇઝ ઇમ્યુનીટી કહેવામાં આવે છે.

8. ઓપરેટીંગ ટેમ્પરેચર : આઉટપુટને વિચલિત કર્યા વગર તાપમાનની જે રેન્જ માટે IC યોગ્ય રીતે કામ કરી શકે તો તેને ઓપરેટીંગ ટેમ્પરેચર કહે છે. ઇન્ડસ્ટ્રીયલ ઉપયોગમાં 0 થી 70 °C ની રેન્જ સ્વીકાર્ય છે જ્યારે મીલીટ્રી ઉપયોગમાં તે રેન્જ -55 °C થી $+125$ °C સુધીની હોય છે.

9. ફીગર ઓફ મેરીટ : ડીજીટલ ની સ્પીડ અને પાવરના ગુણાકારને ફીગર ઓફ મેરીટ કહેવામાં આવે છે. તેને સ્પીડ-પાવર પ્રોડક્ટ પણ કહે છે.

ફીગર ઓફ મેરીટ = સ્પીડ (પ્રોપેગેશન ડીલે ટાઇમ) × પાવર

પ્રોપેગેશન ડીલેને નેનો-સેકન્ડ અને પાવરને mW માં દર્શાવાય છે. આથી, ફીગર ઓફ મેરીટનો એકમ પીકો-જૂલ (pJ) છે. સારી ગુણવત્તાવાળી IC માટે ફીગર ઓફ મેરીટની કિંમત ઓછી હોવી જોઇએ.

2.7 રેઝીસ્ટર ટ્રાન્ઝીસ્ટર લોજીક - RTL (Resistor Transistor Logic - RTL)

RTL એ પ્રથમ જનરેશનની લોજીક સર્કિટ છે. તેમાં રેઝીસ્ટર અને ટ્રાન્ઝીસ્ટરનો સમાવેશ થાય છે. આથી, તેને રેઝીસ્ટર ટ્રાન્ઝીસ્ટર લોજીક (RTL) તરીકે ઓળખવામાં આવે છે.

2.7.1 RTL ઈન્વર્ટર (RTL Inverter)

RTL ઈન્વર્ટરને આકૃતિ 2.34 માં દર્શાવેલ છે. આ સર્કિટમાં ટ્રાન્ઝીસ્ટર T_1 ના કલેક્ટરને કોમન સપ્લાય $+V_{CC}$ સાથે રેઝીસ્ટર R_C વડે જોડવામાં આવે છે. એમીટરને ગ્રાઉન્ડ સાથે જોડવામાં આવે છે. ઈનપુટ A ને R_1 વડે ટ્રાન્ઝીસ્ટર T_1 ના બેઝ સાથે જોડવામાં આવે છે. કલેક્ટરમાંથી આઉટપુટ (Y) મેળવવામાં આવે છે. ઈન્વર્ટરનું લોજીક ઓપરેશન નીચે સમજાવ્યા પ્રમાણે છે;

1. જો ઈનપુટ લો (i.e. 0) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 ઓફ હોય છે. આથી, આઉટપુટ (Y) હાઇ (i.e. 1) હોય છે.

2. જો ઈનપુટ હાઇ (i.e. 1) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 ઓન હોય છે. આથી, આઉટપુટ (Y) લો (i.e. 0) હોય છે.



A	T_1	$Y = \bar{A}$
0	OFF	1
1	ON	0

આકૃતિ 2.34 RTL ઈન્વર્ટર

2.7.2 2-ઈનપુટ RTL નોર ગેટ (2-Input RTL NOR Gate)

2-ઈનપુટ RTL નોર ગેટ ની મૂળભૂત સર્કિટ આકૃતિ 2.35 માં દર્શાવેલ છે. બંને ટ્રાન્ઝીસ્ટરના કલેક્ટરને એકસાથે જોડી રેઝીસ્ટર R_C વડે કોમન સપ્લાય $+V_{CC}$ આપવામાં આવે છે. બંને ટ્રાન્ઝીસ્ટરના એમીટરને એકસાથે જોડી ગ્રાઉન્ડ સાથે જોડવામાં આવે છે. ઈનપુટ A અને B ને અવરોધ R_1 અને R_2 વડે ટ્રાન્ઝીસ્ટર T_1 અને T_2 ના બેઝ સાથે જોડવામાં આવે છે. કલેક્ટરના જોઈન્ટ આગળથી આઉટપુટ (Y) લેવામાં આવે છે.



A	B	T_1	T_2	$Y = \overline{A+B}$
0	0	OFF	OFF	1
0	1	OFF	ON	0
1	0	ON	OFF	0
1	1	ON	ON	0

આકૃતિ 2.35 2-ઈનપુટ RTL નોર ગેટ

1. જ્યારે બંને ઈનપુટ A અને B લો (i.e. 0) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 અને T_2 ઓફ હોય છે. આમ, આઉટપુટ (Y) હાઈ (i.e. 1) થાય છે.
2. જ્યારે ઈનપુટ A લો (i.e. 0) અને B હાઈ (i.e. 1) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 ઓફ અને T_2 ઓન હોય છે. આમ, આઉટપુટ (Y) લો (i.e. 0) થાય છે.
3. જ્યારે ઈનપુટ A હાઈ (i.e. 1) અને B લો (i.e. 0) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 ઓન અને T_2 ઓફ હોય છે. આમ, આઉટપુટ (Y) લો (i.e. 0) થાય છે.
4. જ્યારે બંને ઈનપુટ A અને B હાઈ (i.e. 1) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 અને T_2 ઓન હોય છે. આમ, આઉટપુટ (Y) લો (i.e. 0) થાય છે.

2.7.3 2-ઈનપુટ RTL નેન્ડ ગેટ (2-Input RTL NAND Gate)

2-ઈનપુટ RTL નેન્ડ ગેટ ની મૂળભૂત સર્કિટ આકૃતિ 2.36 માં દર્શાવેલ છે. ટ્રાન્ઝીસ્ટર T_1 ના કલેક્ટરને રેઝીસ્ટર R_C વડે કોમન સપ્લાય $+V_{CC}$ સાથે જોડેલ છે. ટ્રાન્ઝીસ્ટર T_1 ના એમીટરને ટ્રાન્ઝીસ્ટર T_2 ના કલેક્ટર સાથે જોડેલ છે. ટ્રાન્ઝીસ્ટર T_2 ના એમીટરને ગ્રાઉન્ડ સાથે જોડેલ છે. ઈનપુટ A અને B ને અવરોધ R_1 અને R_2 વડે ટ્રાન્ઝીસ્ટર T_1 અને T_2 ના બેઝ સાથે જોડવામાં આવે છે. ટ્રાન્ઝીસ્ટર T_1 ના કલેક્ટર આગળથી આઉટપુટ (Y) લેવામાં આવે છે.

1. જ્યારે બંને ઈનપુટ A અને B લો (i.e. 0) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 અને T_2 ઓફ હોય છે. આમ, આઉટપુટ (Y) હાઈ (i.e. 1) થાય છે.
2. જ્યારે ઈનપુટ A લો (i.e. 0) અને B હાઈ (i.e. 1) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 ઓફ અને T_2 ઓન હોય છે. આમ, આઉટપુટ (Y) હાઈ (i.e. 1) થાય છે.
3. જ્યારે ઈનપુટ A હાઈ (i.e. 1) અને B લો (i.e. 0) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 ઓન અને T_2 ઓફ હોય છે. આમ, આઉટપુટ (Y) હાઈ (i.e. 1) થાય છે.
4. જ્યારે બંને ઈનપુટ A અને B હાઈ (i.e. 1) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 અને T_2 ઓન હોય છે. આમ, આઉટપુટ (Y) લો (i.e. 0) થાય છે.



A	B	T_1	T_2	$Y = \overline{A \cdot B}$
0	0	OFF	OFF	1
0	1	OFF	ON	1
1	0	ON	OFF	1
1	1	ON	ON	0

આકૃતિ 2.36 2-ઈનપુટ RTL નેન્ડ ગેટ

2.7.4 RTL ના સ્પેસીફીકેશન (Specifications of RTL)

RTL ના વિવિધ સ્પેસીફીકેશન નીચે મુજબ છે;

1.	બેઝીક ગેટ	:	નોર
2.	સપ્લાય વોલ્ટેજ	:	$+V_{CC} = +3.6$ V
3.	પ્રોપેગેશન ડીલે	:	12 ns
4.	પાવર ડિસીપેશન	:	30 mW to 100 mW
5.	નોઈઝ માર્જીન	:	0.2 V
6.	ફેન ઇન	:	4
7.	ફેન આઉટ	:	4

2.7.5 RTL ના ગેરફાયદા (Disadvantages of RTL)

RTL ના વિવિધ ગેરફાયદા નીચે મુજબ છે;

1. નોઈઝ માર્જીન ઓછું છે.

2. પ્રોપેગેશન ટાઇમ ડીલે પ્રમાણમાં વધારે છે.

2.8 ડાયોડ ટ્રાન્ઝીસ્ટર લોજીક - DTL (Diode Transistor Logic - DTL)

તેમાં ડાયોડ અને ટ્રાન્ઝીસ્ટરનો સમાવેશ થાય છે. આથી, તેને ડાયોડ ટ્રાન્ઝીસ્ટર લોજીક (DTL). તરીકે ઓળખવામાં આવે છે.

2.8.1 2-ઇનપુટ DTL નેન્ડ ગેટ (2-Input DTL NAND Gate)

ડાયોડ D_A, D_B અને અવરોધ R_1 વડે એન્ડ ગેટ બને છે. ટ્રાન્ઝીસ્ટર T_1 એન્ડ ગેટના આઉટપુટને ઇન્વર્ટ કરે છે. આમ, નેન્ડ ગેટની રચના થાય છે. 2-ઇનપુટ DTL નેન્ડ ગેટની સર્કિટ આકૃતિ 2.37 માં દર્શાવેલ છે.

2-ઇનપુટ DTL નેન્ડ ગેટનું લોજીક ઓપરેશન નીચે સમજાવ્યા મુજબ છે;

1. જ્યારે A અથવા B અથવા બંને ઇનપુટ લો (i.e. 0) હોય ત્યારે ડાયોડ D_A અથવા D_B અથવા બંને ડાયોડ $+V_{CC}$ અને R_1 ને લીધે વહન કરશે. આ પરિસ્થિતિમાં, પોઇન્ટ P આગળના વોલ્ટેજ એ લો ઇનપુટ વોલ્ટેજ અને ડાયોડમાં થતા વોલ્ટેજ ડ્રોપ ના સરવાળા બરાબર હશે. પોઇન્ટ P આગળ મળતા આ વોલ્ટેજ ડાયોડ D_1 અને ટ્રાન્ઝીસ્ટર T_1 ના બેઝ-એમીટર જંક્શનમાંથી કરંટ ડ્રાઇવ કરવા માટે અસમર્થ છે. આમ, ટ્રાન્ઝિસ્ટર T_1 ઓફ રહે છે અને આઉટપુટ (Y) હાઇ (i.e. 1) થશે.

2. જ્યારે બંને ઇનપુટ A અને B હાઇ (i.e. 1) હોય ત્યારે ડાયોડ D_A અને D_B બંને રીવર્સ બાયસ થશે. આ પરિસ્થિતિમાં, બિંદુ P આગળ મળતા વોલ્ટેજ પૂરતા હશે. જેથી તે ડાયોડ D_1 અને ટ્રાન્ઝીસ્ટર T_1 ના બેઝ એમીટર જંક્શનને ડ્રાઇવ કરી શકે. આથી, ટ્રાન્ઝીસ્ટર T_1 ઓન થાય છે અને આઉટપુટ (Y) લો (i.e. 0) થાય છે.



A	B	$Y = \overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0

આકૃતિ 2.37 2-ઇનપુટ DTL નેન્ડ ગેટ

2.8.2 DTL ના સ્પેસીફીકેશન (Specifications of DTL)

DTL ના વિવિધ સ્પેસીફીકેશન નીચે મુજબ છે;

1.	બેઝીક ગેટ	:	નેન્ડ
2.	સપ્લાય વોલ્ટેજ	:	$+V_{CC} = +5$ V
3.	પ્રોપેગેશન ડીલે	:	30 ns
4.	પાવર ડિસીપેશન	:	60 mW
5.	નોઇઝ માર્જીન	:	0.7 V (મહત્તમ)
6.	ફેન આઉટ	:	8

2.8.3 DTL ના ફાયદા (Advantages of DTL)

DTL ના વિવિધ ફાયદા નીચે મુજબ છે;

1. તેમાં ફેન આઉટ વધારે છે.
2. તેમાં નોઇઝ માર્જીન વધારે છે.

2.8.4 DTL ના ગેરફાયદા (Disadvantages of DTL)

DTL ના વિવિધ ગેરફાયદા નીચે મુજબ છે;

1. પ્રોપેગેશન ડીલે ટાઇમ વધારે છે.
2. સ્વીચીંગ સ્પીડ ઓછી છે.

2.9 ટ્રાન્ઝીસ્ટર ટ્રાન્ઝીસ્ટર લોજીક - TTL (Transistor Transistor Logic - TTL)

બધા લોજીક ફેમીલીની સરખામણીમાં TTL સૌથી વધારે પ્રસિધ્ધ છે. આથી, તે બહોળા પ્રમાણમાં વપરાય છે. તે T^2L તરીકે પણ ઓળખાય છે. TTL સર્કિટ એ DTL સર્કિટનું સુધારેલું સ્વરૂપ છે. TTL સર્કિટમાં ડાયોડની જગ્યાએ મલ્ટીએમીટર ટ્રાન્ઝીસ્ટરનો ઉપયોગ થતો હોવાથી પ્રોપેગેશન ડીલે ઘટાડી શકાય છે. નેન્ડ ગેટ એ TTL સર્કિટનો બેઝીક લોજીક ગેટ છે.

2.9.1 2-ઇનપુટ TTL નેન્ડ ગેટ (2-Input TTL NAND Gate)

2-ઇનપુટ TTL નેન્ડ ગેટની સર્કિટ આકૃતિ 2.38 માં દર્શાવેલ છે. તેમાં મલ્ટી-એમીટર ટ્રાન્ઝીસ્ટર વપરાય છે. 2-ઇનપુટ TTL નેન્ડ ગેટનું લોજીક ઓપરેશન નીચે સમજાવેલ છે;

1. જ્યારે A અથવા B અથવા બંને ઇનપુટ લો (i.e. 0) હોય ત્યારે મલ્ટી-એમીટર ટ્રાન્ઝીસ્ટર T_1 નું એમીટર બેઝ-જંકશન ફોરવર્ડ બાયસ થાય. આથી, ટ્રાન્ઝીસ્ટર T_1 ઓન થાય છે. આ સ્થિતિમાં, ટ્રાન્ઝિસ્ટર T_2 ના બેઝમાંથી કોઇ કરંટ વહેતો નથી. આનો અર્થ, ટ્રાન્ઝીસ્ટર T_2 અને T_4 વહન કરતા નથી. આથી, આઉટપુટ (Y) હાઇ (i.e. 1) રહેશે.
2. જ્યારે A અને B બંને ઇનપુટ હાઇ (i.e. 1) હોય ત્યારે મલ્ટી-એમીટર ટ્રાન્ઝીસ્ટર T_1 નું એમીટર બેઝ-જંકશન રીવર્સ બાયસ અને કલેક્ટર-બેઝ જંકશન ફોરવર્ડ બાયસ થાય. આથી, ટ્રાન્ઝીસ્ટર T_1 ઓફ થશે. આ સ્થિતિમાં બેઝ કરંટ I_{B2} એ ટ્રાન્ઝીસ્ટર T_2 ના બેઝમાંથી વહેશે. આનો અર્થ, ટ્રાન્ઝીસ્ટર T_2 અને T_4 વહન કરશે. આથી, આઉટપુટ (Y) લો (i.e. 0) થશે.

A	B	T_1	T_2	T_3	T_4	$Y = \overline{A \cdot B}$
0	0	ON	OFF	ON	OFF	1
0	1	ON	OFF	ON	OFF	1
1	0	ON	OFF	ON	OFF	1
1	1	OFF	ON	ON	ON	0



આકૃતિ 2.38 2-ઇનપુટ TTL નેન્ડ ગેટ

2.9.2 TTL સર્કિટના આઉટપુટ કનેક્શનના પ્રકાર (Types of Output Connections of TTL Circuit)

TTL સર્કિટના આઉટપુટ કનેક્શનના વિવિધ પ્રકાર નીચે બતાવેલ છે;

1. ટોટેમ પોલ આઉટપુટ
2. ઓપલ કલેક્ટર
3. ટ્રાઇ-સ્ટેટ આઉટપુટ

2.9.2.1 ટોટેમ પોલ આઉટપુટ (Totem Pole Output)

2-ઇનપુટ TTL નેન્ડ ગેટનું ટોટેમ પોલ જોડાણ આકૃતિ 2.39 માં દર્શાવેલ છે. ટ્રાન્ઝીસ્ટર T_3 અને T_4 ટોટેમ પોલ બનાવે છે. ટોટેમ પોલ ટ્રાન્ઝીસ્ટરનો ઉપયોગ લો આઉટપુટ ઇમ્પીડન્સ મેળવવા માટે થાય છે.

1. જ્યારે આઉટપુટ લો હોય છે ત્યારે માત્ર T_3 વહન કરે છે અને તે એમીટર ફોલોઅર તરીકે કાર્ય કરે છે. આ પરિસ્થિતિમાં, આઉટપુટ ઇમ્પીડન્સ લગભગ 70 Ω હોય છે.
2. જ્યારે આઉટપુટ હાઇ હોય છે ત્યારે માત્ર T_4 વહન કરે છે અને તે સેચ્યુરેટેડ થાય છે. આ પરિસ્થિતિમાં, આઉટપુટ ઇમ્પીડન્સ લગભગ 12 Ω હોય છે.

ઉપર મુજબથી એ સ્પષ્ટ થાય છે કે બંને સ્થિતિમાં (i.e. આઉટપુટ હાઇ અથવા લો) આઉટપુટ ઇમ્પીડન્સ લો થાય છે. આ લો આઉટપુટ ઇમ્પીડન્સને લીધે કોઇપણ સ્ટ્રે કેપેસિટન્સ ઝડપથી ચાર્જ અથવા ડિસ્ચાર્જ થાય છે. આમ, આઉટપુટ વોલ્ટેજ ઝડપથી એક સ્થિતિમાંથી બીજી સ્થિતિમાં આવી શકે છે.



આકૃતિ 2.39 ટોટેમ પોલ આઉટપુટ : 2-ઇનપુટ TTL નેન્ડ ગેટ

2.9.2.2 ઓપન કલેક્ટર આઉટપુટ (Open Collector Output)

2-ઇનપુટ TTL નેન્ડ ગેટનું ઓપન કલેક્ટર આઉટપુટ જોડાણ આકૃતિ 2.64 માં દર્શાવેલ છે. જેમાં ટ્રાન્ઝીસ્ટર T_3, ડાયોડ D_1 અને અવરોધ R_4 દૂર કરવામાં આવ્યા છે. ટ્રાન્ઝીસ્ટર T_4 ના કલેક્ટરમાંથી આઉટપુટ લેવામાં અવ્યો છે અને તે ઓપન છે. આથી, તે ઓપન કલેક્ટર આઉટપુટ જોડાણ તરીકે જાણીતું છે.

ટ્રાન્ઝીસ્ટર T_4 નો કલેક્ટર ઓપન હોવાથી તે વ્યવસ્થિત રીતે કાર્ય કરી શકતો નથી. આથી, આકૃતિ 2.40 માં દર્શાવ્યા પ્રમાણે બાહ્ય પુલ અપ રેઝીસ્ટર R_L લગાવવો જરૂરી છે. આથી,

1. જ્યારે ટ્રાન્ઝીસ્ટર T_4 ઓન છે, આઉટપુટ લો (i.e. 0) છે.
2. જ્યારે ટ્રાન્ઝીસ્ટર T_4 ઓફ છે, આઉટપુટ હાઇ (i.e. 1) છે.

2.9.2.2.1 વાયર્ડ એન્ડ જોડાણ (Wired AND Connection)

ઓપન કલેક્ટર આઉટપુટનો મુખ્ય ફાયદો એ છે કે તેમના આઉટપુટને એકબીજા સાથે વાયર વડે જોડી તેમને કોમન પુલ અપ રેઝીસ્ટર R સાથે જોડી શકાય છે. જેનાથી AND ગેટની જરૂરીયાત દૂર કરી શકાય છે. ત્રણ ઓપન કલેક્ટરવાળા નેન્ડ ગેટ કે જે કોમન પુલ અપ રેઝીસ્ટર વડે જોડાયેલા છે તે આકૃતિ 2.41 માં દર્શાવેલ છે. આ પધ્ધતિની મદદથી કોઇપણ સંખ્યામાં ગેટને એન્ડ ઓપરેશન આપી શકાય છે. ટોટેમ-પોલ ગોઠવણીમાં વાયર્ડ એન્ડ કનેક્શન શક્ય બનતું નથી.



આકૃતિ 2.40 ઓપન કલેક્ટર આઉટપુટ : 2-ઇનપુટ TTL નેન્ડ ગેટ

2.9.2.2.2 ઓપન કલેક્ટર આઉટપુટના ફાયદા

1. ઓપન કલેક્ટર આઉટપુટ જોડાણનો મુખ્ય ફાયદો એ છે કે તેમના આઉટપુટને કોમન પુલ અપ રેઝીસ્ટર R સાથે વાયર વડે જોડી શકાય છે. જેનાથી AND ગેટની જરૂરીયાત દૂર થાય છે.

2.9.2.2.3 ઓપન કલેક્ટર આઉટપુટના ગેરફાયદા

1. પુલ અપ રેઝીસ્ટરની વધારે કિંમતને લીધે સ્વીચીંગ સ્પીડ ઓછી છે.
2. તેનો આઉટપુટ નોઇઝને લીધે અસર પામે છે.



આકૃતિ 2.41 વાયર્ડ એન્ડ જોડાણ

2.9.2.3 ટ્રાય-સ્ટેટ આઉટપુટ (Tri-state Output)

2-ઈનપુટ નેન્ડ ગેટનું ટ્રાય-સ્ટેટ જોડાણ આકૃતિ 2.42 માં દર્શાવેલ છે. તેમાં ત્રણ ઈનપુટ A, B અને C (કંટ્રોલ ઈનપુટ) છે. A અને B એ નોર્મલ ઈનપુટ (i.e. ડેટા ઈનપુટ) જ્યારે C એ કંટ્રોલ ઈનપુટ છે.

1. જ્યારે કંટ્રોલ ઈનપુટ (C) એ હાઈ લેવલ ઉપર છે ત્યારે ટ્રાન્ઝીસ્ટર T_1 નું સ્ટેટ (ઓન અથવા ઓફ) એ લોજીક ઈનપુટ A અને B ઉપર આધારીત છે. આ ઉપરાંત, ડાયોડ D_2 રીવર્સ બાયસ (i.e. ઓપન સર્કિટ) છે, કારણ કે તેનો કેથોડ હાઈ લેવલ ઉપર છે. આ સ્થિતિમાં;
   - **(i)** જ્યારે કોઈપણ એક અથવા બંને ઈનપુટ લો લેવલ ઉપર હોય તો ટ્રાન્ઝીસ્ટર T_1 ઓન થશે. આ સ્થિતિમાં ટ્રાન્ઝીસ્ટર T_2 ના બેઝમાંથી કોઈ કરંટ પસાર થશે નહીં. આનો અર્થ, ટ્રાન્ઝીસ્ટર T_2 અને T_4 ઓફ રહેશે. આથી, આઉટપુટ (Y) હાઈ (i.e. 1) ઉપર રહેશે.
   - **(ii)** જ્યારે બંને ઈનપુટ હાઈ લેવલ ઉપર હોય તો ટ્રાન્ઝીસ્ટર T_1 ઓફ થશે. આ સ્થિતિમાં ટ્રાન્ઝીસ્ટર T_2 ના બેઝમાંથી કરંટ પસાર થશે. આનો અર્થ, ટ્રાન્ઝીસ્ટર T_2 અને T_4 એમ બંને ઓન થશે. આથી, આઉટપુટ (Y) લો (i.e. 0) થશે.



આકૃતિ 2.42 ટ્રાય સ્ટેટ જોડાણ : 2-ઈનપુટ TTL નેન્ડ ગેટ

C	A	B	T_1	T_2	T_3	T_4	Y
1	0	0	ON	OFF	ON	OFF	1
1	1	1	OFF	ON	ON	ON	0
0	X	X	ON	OFF	OFF	OFF	High O/P Imp.

2. જ્યારે કંટ્રોલ ઈનપુટ (C) એ લો લેવલ ઉપર છે ત્યારે ટ્રાન્ઝીસ્ટર T_1 ઈનપુટ A અને B ની કોઈપણ સ્થિતિ માટે ઓન રહેશે. આ સ્થિતિમાં ટ્રાન્ઝીસ્ટર T_2 અને T_4 ઓફ રહેશે. આ ઉપરાંત, ડાયોડ D_2 ફોરવર્ડ બાયસ થશે જે ટ્રાન્ઝીસ્ટર T_3 ના બેઝના કરંટને બાયપાસ કરશે. આથી, ટ્રાન્ઝીસ્ટર T_3 પણ ઓફ રહેશે. આ સ્થિતિમાં આઉટપુટ હાઈ ઇમ્પીડન્સ સ્ટેટમાં રહેશે. ટ્રાય-સ્ટેટ નેન્ડ ગેટનો લોજીક સીમ્બોલ આકૃતિ 2.43 માં દર્શાવેલ છે.



આકૃતિ 2.43 ટ્રાય-સ્ટેટ નેન્ડ ગેટનો સીમ્બોલ

2.9.2.3.1 ઉપયોગો (Applications)

ટ્રાય-સ્ટેટ આઉટપુટ જોડાણના વિવિધ ઉપયોગો નીચે મુજબ છે;

1. મલ્ટીપ્લેક્ષીંગ અને ડી-મલ્ટીપ્લેક્ષીંગમાં.
2. એક્ષપાન્ડેબલ મેમરી સીસ્ટમમાં.
3. માઇક્રોપ્રોસેસરના બાય-ડીરીક્શન બસ સીસ્ટમમાં.

2.9.3 ટોટેમ પોલ આઉટપુટ અને ઓપન કલેક્ટર આઉટપુટ વચ્ચેની સરખામણી (Comparison between Totem-Pole Output and Open Collector Output)

નં.	ટોપીક	ટોટેમ પોલ આઉટપુટ	ઓપન કલેક્ટર આઉટપુટ
1.	પુલ-અપ રેઝીસ્ટર	જરૂર નથી	જરૂર છે
2.	આઉટપુટ સ્ટેજ	બે ટ્રાન્ઝીસ્ટર, એક ડાયોડ અને એક રેઝીસ્ટરની જરૂર પડે છે	માત્ર એક જ રેઝીસ્ટરની જરૂર પડે છે
3.	વાયર્ડ એન્ડ જોડાણ	શક્ય નથી	શક્ય છે
4.	ઓપરેટીંગ સ્પીડ	વધારે	ઓછી

2.9.4 TTL ઈન્વર્ટર (TTL Inverter)

TTL ઈન્વર્ટરનો સર્કિટ ડાયાગ્રામ આકૃતિ 2.44 માં દર્શાવેલ છે. તેમાં મલ્ટી-એમીટર ટ્રાન્ઝીસ્ટર T_1 નો સમાવેશ થાય છે. 2-ઈનપુટ TTL નેન્ડ ગેટનું લોજીક ઓપરેશન નીચે સમજાવેલ છે;

1. જ્યારે ઈનપુટ A લો લેવલ (i.e. 0) ઉપર હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 નું એમીટર-બેઝ જંક્શન ફોરવર્ડ બાયસ થાય છે. આમ, ટ્રાન્ઝીસ્ટર T_3 ઓન થાય છે. આ સ્થિતિમાં ટ્રાન્ઝીસ્ટર T_2 ના બેઝમાંથી કોઈ કરંટ વહેતો નથી. આનો અર્થ, ટ્રાન્ઝીસ્ટર T_2 અને T_4 વહન કરતા નથી. આથી, આઉટપુટ (Y) હાઈ (i.e. 1) છે.
2. જ્યારે ઈનપુટ A હાઈ (i.e. 1) હોય ત્યારે ટ્રાન્ઝીસ્ટર T_1 નું બેઝ-એમીટર જંક્શન રીવર્સ બાયસ થાય છે અને કલેક્ટર બેઝ-જંક્શન ફોરવર્ડ બાયસ થાય છે. આમ, ટ્રાન્ઝીસ્ટર T_1 ઓફ થાય છે. આ સ્થિતિમાં ટ્રાન્ઝિસ્ટર T_1 ના બેઝમાંથી કરંટ પસાર થાય છે. આનો અર્થ, ટ્રાન્ઝીસ્ટર T_2 અને T_4 વહન કરશે. આથી, આઉટપુટ (Y) લો (i.e. 0) થશે.

A	T_1	T_2	T_3	T_4	$Y = \bar{A}$
0	ON	OFF	ON	OFF	1
1	OFF	ON	ON	ON	0



આકૃતિ 2.44 TTL ઈન્વર્ટર

2.9.5 2-ઈનપુટ TTL એન્ડ ગેટ (2-Input TTL AND Gate)

2-ઈનપુટ TTL એન્ડ ગેટની સર્કિટ આકૃતિ 2.45 માં દર્શાવેલ છે. તેમાં મલ્ટી-એમીટર ટ્રાન્ઝીસ્ટર T_1 નો ઉપયોગ થાય છે. 2-ઈનપુટ TTL એન્ડ ગેટનું લોજીક ઓપરેશન નીચે સમજાવેલ છે.

1. જ્યારે ઈનપુટ A અથવા B અથવા બંને લો લેવલ ઉપર હોય, ત્યારે ટ્રાન્ઝીસ્ટર T_1 નું એમીટર બેઝ-જંક્શન ફોરવર્ડ બાયસ થાય છે. આમ, ટ્રાન્ઝીસ્ટર T_1 ઓન થશે. આ સ્થિતિમાં, ટ્રાન્ઝીસ્ટર T_2 ના બેઝમાંથી કોઈ કરંટ વહેતો નથી. આનો અર્થ, એમ થાય કે ટ્રાન્ઝીસ્ટર T_2 અને T_3 બંને ઓફ છે. આ જ સમયે ટ્રાન્ઝીસ્ટર T_4 ઓન થાય છે. આથી, ટ્રાન્ઝીસ્ટર T_5 અને T_6 પણ ઓન થાય છે. આમ, આઉટપુટ (Y) લો (i.e. 0) થાય છે.
2. જ્યારે બંને ઈનપુટ હાઈ લેવલ ઉપર હોય, ત્યારે ટ્રાન્ઝીસ્ટર T_1 નું એમીટર બેઝ-જંક્શન રીવર્સ બાયસ થાય છે અને કલેક્ટર-બેઝ જંક્શન

A	B	T_1	T_2	T_3	T_4	T_5	T_6	$Y = A \cdot B$
0	0	ON	OFF	OFF	ON	ON	ON	0
0	1	ON	OFF	OFF	ON	ON	ON	0
1	0	ON	OFF	OFF	ON	ON	ON	0
1	1	OFF	ON	ON	OFF	ON	OFF	1

ફોરવર્ડ બાયસ થાય છે. આથી, ટ્રાન્ઝીસ્ટર T_1 ઓફ થશે. આ સ્થિતિમાં, બેઝ કરંટ ટ્રાન્ઝીસ્ટર T_2 ના બેઝમાંથી વહેશે. આથી, ટ્રાન્ઝીસ્ટર T_2 અને T_3 ઓન થશે. માટે, ટ્રાન્ઝીસ્ટર T_4 અને T_6 ઓફ થશે અને ટ્રાન્ઝીસ્ટર T_5 ઓન થશે. આમ, આઉટપુટ (Y) હાઈ (i.e. 1) થાય છે.



આકૃતિ 2.45 2-ઈનપુટ TTL એન્ડ ગેટ

2.9.6 5400/7400 TTL સીરીઝ

ડીજીટલ ICs માં 5400/7400 TTL સીરીઝ સૌથી વધારે પ્રસિધ્ધ છે. 5400 TTL સીરીઝ એ મીલીટ્રીના ઉપયોગમાં જ્યારે 7400 TTL સીરીઝ વાણિજ્યિક ક્ષેત્રમાં વપરાય છે. 5400 અને 7400 સીરીઝ વચ્ચેનો મુખ્ય તફાવત સપ્લાય વોલ્ટેજ અને ઓપરેટીંગ ટેમ્પરેચરના લીધે છે.

નં.	TTL સીરીઝ	સપ્લાય વોલ્ટેજ રેન્જ	ટેમ્પરેચર રેન્જ
1.	5400 સીરીઝ	5 ± 0.5 V	−55 °C to 125 °C
2.	7400 સીરીઝ	5 ± 0.25 V	0 °C to 70 °C

TTL સીરીઝ ને સબ-ફેમીલી તરીકે પણ ઓળખવામાં આવે છે. સામાન્ય રીતે, 5400/7400 TTL લોજીક ફેમીલીમાં સાત અલગ અલગ સીરીઝ છે;

નં.	TTL સીરીઝનો પ્રકાર	પ્રીફીક્સ	ઉદાહરણ	સ્પેસીફીકેશન			
				પ્રોપેગેશન ડીલે (ns માં)	મહત્તમ ક્લોક રેટ (MHz માં)	પાવર ડીસીપેશન (mW માં)	ફેન આઉટ
1.	સ્ટાન્ડર્ડ	74-	7402, 74193	9	35	10	10
2.	લો પાવર	74L	74L02, 74L193	33	3	1	10
3.	હાઈ પાવર	74H	74H02, 74H193	6	50	22	10
4.	શોત્કી	74S	74S02, 74S193	3	125	20	20
5.	લો પાવર શોત્કી	74LS	74LS02, 74LS193	9.5	45	2	20
6.	એડવાન્સડ શોત્કી	74AS	74AS02, 74AS193	1.7	200	8	40
7.	એડવાન્સડ લો પાવર શોત્કી	74ALS	74ALS02, 74ALS193	4	70	1.2	20

2.9.7 TTL ના ફાયદા (Advantages of TTL)

TTL સર્કિટના વિવિધ ફાયદા નીચે મુજબ છે;

1. હાઈ સ્વીચીંગ સ્પીડ
2. લો પાવર ડીસીપેશન
3. ઓછું નોઈઝ માર્જીન
4. ફેન આઉટની ઊંચી કિંમત

2.10 MOS - મેટલ ઓક્સાઇડ સેમીકન્ડક્ટર ફેમીલી (MOS - Metal Oxide Semiconductor Family)

MOS લોજીક ફેમીલીમાં MOSFET (મેટલ ઓક્સાઇડ સેમીકન્ડક્ટર ફિલ્ડ ઇફેક્ટ ટ્રાન્ઝીસ્ટર) નો ઉપયોગ થાય છે. સામાન્ય રીતે, એનહાન્સમેન્ટ પ્રકારના MOSFETs વપરાય છે. MOS ફેમીલીને ઓછી જગ્યામાં સરળતાથી ઉત્પાદીત કરી શકાય છે કારણ કે તેમાં માત્ર એક બેઝીક એલીમેન્ટ; MOS ડીવાઇસનો ઉપયોગ થાય છે. તેમાં બીજા એલીમેન્ટ જેવા કે રેઝીસ્ટર, ડાયોડ વગેરેનો ઉપયોગ થતો નથી. MOS લોજીક ફેમીલી સામાન્ય રીતે LSI, VLSI અને ULSI માં વપરાય છે.

2.10.1 MOS ફેમીલીની મુખ્ય ખાસિયતો અથવા ફાયદા (Main Features or Advantages of MOS Family)

MOS ફેમીલીની મુખ્ય ખાસિયતો અથવા ફાયદા નીચે મુજબ છે;

1. તેની પેકીંગ ડેન્સીટી વધારે છે, જે તેની રીલાયેબીલીટી વધારે છે. જેને લીધે બાહય જોડાણોની સંખ્યા ઘટે છે.
2. MOS ફેમીલીની ઉત્પાદન પ્રકિયા બહુ સરળ છે.
3. તે LSI, VLSI અને ULSI ICs ની બનાવટમાં વપરાય છે.
4. તેની આંતરીક સર્કિટ બહુ સરળ છે.
5. તેમાં બહુ ઓછી જગ્યાની જરૂર પડે છે.
6. તેની પેકીંગ ડેન્સીટી ઘણી વધારે હોવાથી આપેલા વિસ્તારમાં ઘણા બધા કોમ્પોનન્ટ ફેબ્રીકેટ કરી શકાય છે. તેનાથી પ્રતિ ફંક્શન કિંમત ઘટે છે.
7. TTL (10 mW) ની સરખામણીમાં પાવર ડીસીપેશન ઓછું (0.01 mW) છે.
8. તેઓ વોલ્ટેજની બહોળી રેન્જ માટે વાપરી શકાય છે જ્યારે TTL ફેમીલી માત્ર 5 V ઉપર ઉત્પન્ન થાય છે.
9. TTL માં ફેન આઉટ (લગભગ 10) જ્યારે MOS ફેમીલીમાં ફેન આઉટ વધારે (લગભગ 50) છે.
10. તેમાં નોઇઝ માર્જીન વધારે (લગભગ 5 V) છે જે TTL માં ઓછું (લગભગ 0.4 V) છે.
11. TTL ની સરખામણીમાં તે મોંઘું છે. આમ છતાં, CMOS માં પ્રતિ ફંક્શન કિંમત ઓછી છે.

2.10.2 MOS ફેમીલીના ઉપયોગો (Applications of MOS Family)

MOS લોજીક ફેમીલીના વિવિધ ઉપયોગો નીચે મુજબ છે;

1. મોટી મેમરીમાં વપરાય છે.
2. કેલ્કયુલેટરની ચીપમાં વપરાય છે.
3. મોટા માઇક્રોપ્રોસેસરમાં વપરાય છે.

2.10.3 MOS ફેમીલીના પ્રકાર (Types of MOS Family)

MOS લોજીક ફેમીલીના ત્રણ પ્રકાર છે;

1. **PMOS :** આ લોજીક ફેમીલીમાં, P - ચેનલ MOSFET વપરાય છે.
2. **NMOS :** આ લોજીક ફેમીલીમાં, N - ચેનલ MOSFET વપરાય છે.
3. **CMOS :** આ કોમ્પ્લીમેન્ટરી MOS લોજીક ફેમીલીમાં P - ચેનલ MOSFET અને N - ચેનલ MOSFET ને એક જ સિલિકોન ચીપ ઉપર બનાવવામાં આવે છે.

2.11 PMOS લોજીક ફેમીલી (PMOS Logic Family)

PMOS લોજીક ફેમીલીમાં, P - ચેનલ એન્હાન્સમેન્ટ મોડ પ્રકારનો MOSFET વપરાય છે. P-ચેનલ MOSFET નો સીમ્બોલ આકૃતિ 2.70 માં દર્શાવેલ છે. તેમાં ત્રણ ટર્મીનલ ડ્રેઇન (D), સોર્સ (S) અને ગેટ (G) છે. ત્રુટક લાઇન દર્શાવે છે કે ડ્રેઇન અને સોર્સ વચ્ચે કોઇ કન્ડક્ટીંગ ચેનલ નથી. ગેટ અને બીજા ટર્મીનલ વચ્ચેનું અંતર એ ચેનલ અને ગેટ વચ્ચેનો ઉચ્ચ અવરોધ દર્શાવે છે.



આકૃતિ 2.70 P-ચેનલ MOSFET નો સીમ્બોલ

ડ્રેઇન અને સોર્સ વચ્ચે સ્વીચ હોય છે. આ સ્વીચના ઓપરેશનનુ નિયંત્રણ ગેટ-ટુ-સોર્સ વોલ્ટેજ (V_{GS}) કરે છે. P-ચેનલ MOSFET માં;

1. જ્યારે V_{GS} નેગેટીવ હોય છે ત્યારે સ્વીચ ક્લોઝ થાય છે અને સોર્સથી ડ્રેઇનમાં કરંટ વહે છે.
2. જ્યારે V_{GS} પોઝીટીવ અથવા શૂન્ય હોય છે ત્યારે સ્વીચ ઓપન રહે છે.

લોજીક લેવલ;

લો $= 0$ V (i.e. 0) અને હાઇ $= -5$ V (i.e. 1)

2.11.1 PMOS ઇન્વર્ટર (PMOS Inverter)

PMOS ઇન્વર્ટરની લોજીક સર્કિટ આકૃતિ 2.71 માં દર્શાવેલ છે. MOSFET Q_1 એક્ટિવ લોડ તરીકે કાર્ય કરે છે જ્યારે MOSFET Q_2 સ્વીચ તરીકે કાર્ય કરે છે.

1. જ્યારે ઇનપુટ A લો હોય ત્યારે Q_1 ઓન અને Q_2 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
2. જ્યારે ઇનપુટ A હાઇ હોય ત્યારે Q_1 અને Q_2 બંને ઓન થાય. આથી, આઉટપુટ લો (i.e. 0) થાય.

A	Q_1	Q_2	$Y = \bar{A}$
0	ON	OFF	1
1	ON	ON	0



આકૃતિ 2.71 PMOS ઇન્વર્ટર

2.11.2 2-ઇનપુટ PMOS નેન્ડ ગેટ (2-Input PMOS NAND Gate)

2-ઇનપુટ PMOS નેન્ડ ગેટ ની લોજીક સર્કિટ આકૃતિ 2.72 માં દર્શાવેલ છે. MOSFET Q_1 એક્ટિવ લોડ તરીકે કાર્ય કરે છે જ્યારે MOSFET Q_2 અને MOSFET Q_3 સ્વીચ તરીકે કાર્ય કરે છે.

1. જ્યારે બંને ઇનપુટ A અને B લો હોય ત્યારે Q_1 ઓન અને Q_2 & Q_3 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
2. જ્યારે ઇનપુટ A લો અને B હાઇ હોય ત્યારે Q_1 ઓન, Q_2 ઓફ અને Q_3 ઓન થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
3. જ્યારે ઇનપુટ A હાઇ અને B લો હોય ત્યારે Q_1 ઓન, Q_2 ઓન અને Q_3 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
4. જ્યારે બંને ઇનપુટ A અને B હાઇ હોય ત્યારે ત્રણેય MOSFETs; Q_1, Q_2 અને Q_3 ઓન થાય. આથી, આઉટપુટ લો (i.e. *0*) થાય.

A	B	Q_1	Q_2	Q_3	$Y = \overline{A \cdot B}$
0	0	ON	OFF	OFF	1
0	1	ON	OFF	ON	1
1	0	ON	ON	OFF	1
1	1	ON	ON	ON	0



આકૃતિ 2.72 2-ઇનપુટ PMOS નેન્ડ ગેટ

2.11.3 2-ઇનપુટ PMOS નોર ગેટ (2-Input PMOS NOR Gate)

2-ઇનપુટ PMOS નોર ગેટ ની લોજીક સર્કિટ આકૃતિ 2.73 માં દર્શાવેલ છે. MOSFET Q_1 એક્ટિવ લોડ તરીકે કાર્ય કરે છે જ્યારે MOSFET Q_2 અને MOSFET Q_3 સ્વીચ તરીકે કાર્ય કરે છે.

1. જ્યારે બંને ઇનપુટ A અને B લો હોય ત્યારે Q_1 ઓન અને Q_2 & Q_3 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
2. જ્યારે ઇનપુટ A લો અને B હાઇ હોય ત્યારે Q_1 ઓન, Q_2 ઓફ અને Q_3 ઓન થાય. આથી, આઉટપુટ લો (i.e. *0*) થાય.
3. જ્યારે ઇનપુટ A હાઇ અને B લો હોય ત્યારે Q_1 ઓન, Q_2 ઓન અને Q_3 ઓફ થાય. આથી, આઉટપુટ લો (i.e. *0*) થાય.
4. જ્યારે બંને ઇનપુટ A અને B હાઇ હોય ત્યારે ત્રણેય MOSFETs; Q_1, Q_2 અને Q_3 ઓન થાય. આથી, આઉટપુટ લો (i.e. *0*) થાય.

A	B	Q_1	Q_2	Q_3	$Y = \overline{A + B}$
0	0	ON	OFF	OFF	1
0	1	ON	OFF	ON	0
1	0	ON	ON	OFF	0
1	1	ON	ON	ON	0



Fig. 2.49 2-Input PMOS NOR Gate

2.12 NMOS લોજીક ફેમીલી (NMOS Logic Family)

NMOS લોજીક ફેમીલીમાં, N - ચેનલ એન્હાન્સમેન્ટ મોડ પ્રકારનો MOSFET વપરાય છે. N-ચેનલ MOSFET નો સીમ્બોલ આકૃતિ 2.50 માં દર્શાવેલ છે. તેમાં ત્રણ ટર્મીનલ ડ્રેઇન (D), સોર્સ (S) અને ગેટ (G) છે. ત્રુટક લાઇન દર્શાવે છે કે ડ્રેઇન અને સોર્સ વચ્ચે કોઇ કન્ડક્ટીંગ ચેનલ નથી. ગેટ અને બીજા ટર્મીનલ વચ્ચેનું અંતર એ ચેનલ અને ગેટ વચ્ચેનો ઉચ્ચ અવરોધ દર્શાવે છે.



આકૃતિ 2.50 N - ચેનલ MOSFET નો સીમ્બોલ

ડ્રેઇન અને સોર્સ વચ્ચે સ્વીચ હોય છે. આ સ્વીચના ઓપરેશનનુ નિયંત્રણ ગેટ-ટુ-સોર્સ વોલ્ટેજ (V_{GS}) કરે છે. N-ચેનલ MOSFET માં;

1. જ્યારે V_{GS} પોઝીટીવ હોય છે ત્યારે સ્વીચ ક્લોઝ થાય છે અને સોર્સથી ડ્રેઇનમાં કરંટ વહે છે.
2. જ્યારે V_{GS} નેગેટીવ અથવા શૂન્ય હોય છે ત્યારે સ્વીચ ઓપન રહે છે.

લોજીક લેવલ; લો $= 0$ V (i.e. 0) અને હાઇ $= +5$ V (i.e. 1)

2.12.1 NMOS ઇન્વર્ટર (NMOS Inverter)

NMOS ઇન્વર્ટરની લોજીક સર્કિટ આકૃતિ 2.51 માં દર્શાવેલ છે. MOSFET Q_1 એક્ટિવ લોડ તરીકે કાર્ય કરે છે જ્યારે MOSFET Q_2 સ્વીચ તરીકે કાર્ય કરે છે.

1. જ્યારે ઇનપુટ A લો હોય ત્યારે Q_1 ઓન અને Q_2 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
2. જ્યારે ઇનપુટ A હાઇ હોય ત્યારે Q_1 અને Q_2 બંને ઓન થાય. આથી, આઉટપુટ લો (i.e. 0) થાય.



આકૃતિ 2.51 NMOS ઇન્વર્ટર

A	Q_1	Q_2	$Y = \bar{A}$
0	ON	OFF	1
1	ON	ON	0

2.12.2 2-ઇનપુટ NMOS નેન્ડ ગેટ (2-Input NMOS NAND Gate)

2-ઇનપુટ NMOS નેન્ડ ગેટ ની લોજીક સર્કિટ આકૃતિ 2.52 માં દર્શાવેલ છે. MOSFET Q_1 એક્ટિવ લોડ તરીકે કાર્ય કરે છે જ્યારે MOSFET Q_2 અને MOSFET Q_3 સ્વીચ તરીકે કાર્ય કરે છે.

1. જ્યારે બંને ઇનપુટ A અને B લો હોય ત્યારે Q_1 ઓન અને Q_2 & Q_3 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
2. જ્યારે ઇનપુટ A લો અને B હાઇ હોય ત્યારે Q_1 ઓન, Q_2 ઓફ અને Q_3 ઓન થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
3. જ્યારે ઇનપુટ A હાઇ અને B લો હોય ત્યારે Q_1 ઓન, Q_2 ઓન અને Q_3 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
4. જ્યારે બંને ઇનપુટ A અને B હાઇ હોય ત્યારે ત્રણેય MOSFETs; Q_1, Q_2 અને Q_3 ઓન થાય. આથી, આઉટપુટ લો (i.e. 0) થાય.



આકૃતિ 2.52 2-ઇનપુટ NMOS નેન્ડ ગેટ

A	B	Q_1	Q_2	Q_3	$Y = \overline{A \cdot B}$
0	0	ON	OFF	OFF	1
0	1	ON	OFF	ON	1
1	0	ON	ON	OFF	1
1	1	ON	ON	ON	0

2.12.3 2-ઇનપુટ NMOS નોર ગેટ (2-Input NMOS NOR Gate)

2-ઇનપુટ NMOS નોર ગેટ ની લોજીક સર્કિટ આકૃતિ 2.53 માં દર્શાવેલ છે. MOSFET Q_1 એક્ટિવ લોડ તરીકે કાર્ય કરે છે જ્યારે MOSFET Q_2 અને MOSFET Q_3 સ્વીચ તરીકે કાર્ય કરે છે.

1. જ્યારે બંને ઇનપુટ A અને B લો હોય ત્યારે Q_1 ઓન અને Q_2 & Q_3 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
2. જ્યારે ઇનપુટ A લો અને B હાઇ હોય ત્યારે Q_1 ઓન, Q_2 ઓફ અને Q_3 ઓન થાય. આથી, આઉટપુટ લો (i.e. *0*) થાય.



A	B	Q_1	Q_2	Q_3	$Y = \overline{A+B}$
0	0	ON	OFF	OFF	1
0	1	ON	OFF	ON	0
1	0	ON	ON	OFF	0
1	1	ON	ON	ON	0

આકૃતિ 2.53. 2-ઈનપુટ NMOS નોર ગેટ

3. જ્યારે ઈનપુટ A હાઈ અને B લો હોય ત્યારે Q_1 ઓન, Q_2 ઓન અને Q_3 ઓફ થાય. આથી, આઉટપુટ લો (i.e. 0) થાય.
4. જ્યારે બંને ઈનપુટ A અને B હાઈ હોય ત્યારે ત્રણેય MOSFETs; Q_1, Q_2 અને Q_3 ઓન થાય. આથી, આઉટપુટ લો (i.e. 0) થાય.

2.12.4 PMOS અને NMOS ના ફાયદા અને ગેરફાયદા (Advantages and Disadvantages of PMOS and NMOS)

2.12.4.1 ફાયદા (Advantages)

PMOS અને NMOS લોજીક ફેમીલીના ફાયદા નીચે મુજબ છે;

1. તેમને ઓછી જગ્યા જોઈએ છે.
2. તેમાં પાવર ડીસીપશન પાવર ઓછું છે.
3. તેઓ ઈકોનોમિકલ છે.
4. તેમની ફેબ્રીકેશન પ્રક્રિયા સરળ છે.
5. તેમાં ફેન આઉટની સંખ્યા વધારે છે.

2.12.4.2 ગેરફાયદા (Disadvantages)

PMOS અને NMOS લોજીક ફેમીલીના ગેરફાયદા નીચે મુજબ છે;

1. તેમાં પ્રોપેગેશન ડીલે ટાઈમ વધારે છે.
2. ઓપરેટીંગ સ્પીડ ઓછી છે.
3. કરંટ ડ્રાઈવ ક્ષમતા ઓછી છે.
4. તેમને TTL સર્કિટ સાથે સરળતાથી ઈન્ટરફેસ કરી શકાય છે.
5. તેમનો ઈનપુટ ઈમ્પીડન્સ વધારે છે.
6. નોઈઝ માર્જીન પ્રમાણમાં ઓછું છે.
7. આઉટપુટ ઈમ્પીડન્સ વધારે છે.

2.13 CMOS લોજીક ફેમીલી (CMOS Logic Family)

CMOS નું આખું નામ કોમ્પ્લીમેન્ટરી મેટલ ઓક્સાઈડ સેમીકન્ડક્ટર છે. CMOS લોજીક ફેમીલીમાં બંને પ્રકારના MOSFETs; P-ચેનલ અને N-ચેનલનો એક જ સર્કિટમાં ઉપયોગ થાય છે. CMOS નો મુખ્ય ફાયદો એ છે કે CMOS લોજીક ફેમીલીમાં બીજી લોજીક ફેમીલીની સરખામણીમાં પાવર ડીસીપેશન ઓછું અને ઓપરેટીંગ સ્પીડ વધારે છે. આ ઉપરાંત, CMOS લોજીક ફેમીલીને ઊંચા વોલ્ટેજે ઓપરેટ કરી શકાય છે જેનાથી નોઈઝ માર્જીનમાં વધારો થાય છે. લોજીક ફેમીલીના સંદર્ભમાં નીચેના મુદ્દા યાદ રાખવા જરૂરી છે;

1. જ્યારે V_{GS} નેગેટીવ હોય ત્યારે P-ચેનલ MOSFET ઓન થશે.
2. જ્યારે V_{GS} પોઝીટીવ હોય ત્યારે N-ચેનલ MOSFET ઓન થશે.
3. જ્યારે V_{GS} શૂન્ય હોય ત્યારે બંને MOSFET ઓફ થશે.

2.13.1 CMOS ઇન્વર્ટર (CMOS Inverter)

CMOS ઇન્વર્ટરની લોજીક સર્કિટ આકૃતિ 2.54 માં દર્શાવેલ છે. Q_1 એ P-ચેનલ MOSFET અને Q_2 N-ચેનલ MOSFET તરીકે કાર્ય કરે છે. બંને MOSFET ના ગેટ (G) ને સાથે જોડવામાં આવે છે જે ઇનપુટ A તરીકે કાર્ય કરે છે. બંને MOSFET ના ડ્રેઇન (D) ને સાથે જોડવામાં આવે છે જે આઉટપુટ Y તરીકે કાર્ય કરે છે. Q_1 ના સોર્સ (S) ને ગ્રાઉન્ડ સાથે જોડવામાં આવે છે. MOSFET Q_1 ને એક્ટિવ લોડ તરીકે જ્યારે MOSFET Q_2 ને ઇનપુટ ડીવાઇસ તરીકે કાર્ય કરે છે.

1. જ્યારે ઇનપુટ A લો હોય ત્યારે Q_1 ઓન અને Q_2 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
2. જ્યારે ઇનપુટ A હાઇ હોય ત્યારે Q_1 ઓફ અને Q_2 ઓન થાય. આથી, આઉટપુટ લો (i.e. 0) થાય.



આકૃતિ 2.54 CMOS ઇન્વર્ટર

2.13.2 2-ઇનપુટ CMOS નેન્ડ ગેટ (2-Input CMOS NAND Gate)

2-ઇનપુટ CMOS નેન્ડ ગેટ ની લોજીક સર્કિટ આકૃતિ 2.55 માં દર્શાવેલ છે. MOSFET Q_1 અને Q_2 P-ચેનલ MOSFET છે જ્યારે MOSFET Q_3 અને Q_4 N-ચેનલ MOSFET છે.

1. જ્યારે બંને ઇનપુટ A અને B લો હોય ત્યારે Q_1 & Q_2 ઓન અને Q_3 & Q_4 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
2. જ્યારે ઇનપુટ A લો અને B હાઇ હોય ત્યારે Q_1 & Q_4 ઓન અને Q_2 & Q_3 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
3. જ્યારે ઇનપુટ A હાઇ અને B લો હોય ત્યારે Q_2 & Q_3 ઓન અને Q_1 & Q_4 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
4. જ્યારે બંને ઇનપુટ A અને B હાઇ હોય ત્યારે Q_1 & Q_2 ઓફ અને Q_3 & Q_4 ઓન થાય. આથી, આઉટપુટ લો (i.e. *0*) થાય.

A	B	Q_1	Q_2	Q_3	Q_4	$Y = \overline{A \cdot B}$
0	0	ON	ON	OFF	OFF	1
0	1	ON	OFF	OFF	ON	1
1	0	OFF	ON	ON	OFF	1
1	1	OFF	OFF	ON	ON	0



આકૃતિ 2.55 2-ઇનપુટ CMOS નેન્ડ ગેટ

2.13.3 2-ઇનપુટ CMOS નોર ગેટ (2-Input CMOS NOR Gate)

2-ઇનપુટ CMOS નોર ગેટ ની લોજીક સર્કિટ આકૃતિ 2.56 માં દર્શાવેલ છે. MOSFET Q_1 અને Q_2 P-ચેનલ MOSFET છે જ્યારે MOSFET Q_3 અને Q_4 N-ચેનલ MOSFET છે.

1. જ્યારે બંને ઇનપુટ A અને B લો હોય ત્યારે Q_1 & Q_2 ઓન અને Q_3 & Q_4 ઓફ થાય. આથી, આઉટપુટ હાઇ (i.e. *1*) થાય.
2. જ્યારે ઇનપુટ A લો અને B હાઇ હોય ત્યારે Q_1 & Q_4 ઓન અને Q_2 & Q_3 ઓફ થાય. આથી, આઉટપુટ લો (i.e. *0*) થાય.
3. જ્યારે ઇનપુટ A હાઇ અને B લો હોય ત્યારે Q_2 & Q_3 ઓન અને Q_1 & Q_4 ઓફ થાય. આથી, આઉટપુટ લો (i.e. *0*) થાય.
4. જ્યારે બંને ઇનપુટ A અને B હાઇ હોય ત્યારે Q_1 & Q_2 ઓફ અને Q_3 & Q_4 ઓન થાય. આથી, આઉટપુટ લો (i.e. *0*) થાય.

A	B	Q_1	Q_2	Q_3	Q_4	$Y = \overline{A + B}$
0	0	ON	ON	OFF	OFF	1
0	1	ON	OFF	OFF	ON	0
1	0	OFF	ON	ON	OFF	0
1	1	OFF	OFF	ON	ON	0



આકૃતિ 2.56 2-ઇનપુટ CMOS નોર ગેટ

2.13.4 CMOS ના સ્પેસીફીકેશન (Specification of CMOS)

CMOS લોજીક ફેમીલીના જુદા જુદા સ્પેસીફીકેશન નીચે મુજબ છે;

1. પાવર ડીસીપેશન : 0.01 mW
2. પ્રોપેગેશન ડીલે : 70 ns
3. નોઇઝ માર્જીન : 5 V
4. ફેન આઉટ : 50

2.13.5 CMOS ના TTL ઉપરના ફાયદા અને ગેરફાયદા (Advantages and Disadvantages of CMOS over TTL)

CMOS ના TTL ઉપરના ફાયદા (Advantages of CMOS over TTL)

1. LSI અને MSI માટે તેમને સરળતાથી બનાવી શકાય છે.
2. તેમની આંતરીક સર્કિટ ખૂબ જ સરળ છે.
3. તે ખૂબ જ ઓછી જગ્યા રોકે છે.
4. તેમની પેકીંગ ડેન્સીટી વધારે છે જેના કારણે આપેલ જગ્યામાં વધારે કોમ્પોનેન્ટ મૂકી શકાય છે. આથી, કાર્ય દીઠ કિંમતમાં ઘટાડો થાય છે.
5. TTL ની સાપેક્ષમાં પાવર ડીસીપેશન ઓછું છે.
6. ઓપરેટીંગ વોલ્ટેજ રેન્જ પ્રમાણમાં વધારે છે.
7. ફેન આઉટ પ્રમાણમાં વધારે છે.
8. નોઇઝ માર્જીન પ્રમાણમાં વધારે છે.

CMOS ના TTL ઉપરના ગેરફાયદા (Disadvantages of CMOS over TTL)

1. પ્રોપેગેશન ડીલે ટાઇમ પ્રમાણમાં વધારે છે.
2. ઓપરેટીંગ સ્પીડ પ્રમાણમાં ઓછી છે.
3. TTL ની સાપેક્ષમાં CMOS લોજીક ફેમીલી પ્રમાણમાં મોંઘી છે.
4. કરંટ ડ્રાઇવ કેપેસીટી વધારે છે.

2.14 જુદી જુદી ટેકનોલોજીનો પરીચય (Introduction to Various Technology)

IC માં મુખ્ય કોમ્પોનેન્ટ ટ્રાન્ઝિસ્ટર છે. આ ટ્રાન્ઝિસ્ટર, ICના ઉપયોગનાં આધારે બાયપોલાર અથવા ફીલ્ડ ઇફેક્ટ હોઇ શકે છે. દિવસે અને દિવસે જેમ જેમ ટેકનોલોજીમાં સુધારો થાય છે તેમ તેમ સીંગલ ચીપ ઉપર મુકવામાં આવતા ટ્રાન્ઝીસ્ટર ની સંખ્યામાં પણ વધારો થાય છે. સીંગલ ચીપ ઉપર મુકવામાં આવતા ટ્રાન્ઝીસ્ટરના આધારે, IC ને પાંચ ગ્રુપમાં વહેંચવામાં આવે છે;

1. **સ્મોલ સ્કેલ ઇન્ટિગ્રેશન (SSI) :** SSI માં, સીંગલ ચીપ ઉપર ગોઠવવામાં આવતા ટ્રાન્ઝીસ્ટરની સંખ્યા 100 સુધી હોય છે.
2. **મીડીયમ સ્કેલ ઇન્ટિગ્રેશન (MSI) :** MSI માં, સીંગલ ચીપ ઉપર ગોઠવવામાં આવતા ટ્રાન્ઝીસ્ટરની સંખ્યા 100 થી 1,000 ની વચ્ચે હોય છે.
3. **લાર્જ સ્કેલ ઇન્ટિગ્રેશન (LSI) :** LSI માં, સીંગલ ચીપ ઉપર ગોઠવવામાં આવતા ટ્રાન્ઝીસ્ટરની સંખ્યા 1,000 થી 20,000 ની વચ્ચે હોય છે.
4. **વેરી લાર્જ સ્કેલ ઇન્ટિગ્રેશન (VLSI) :** VLSI માં, સીંગલ ચીપ ઉપર ગોઠવવામાં આવતા ટ્રાન્ઝીસ્ટરની સંખ્યા 20,000 થી 10,00,000 ની વચ્ચે હોય છે.
5. **અલ્ટ્રા લાર્જ સ્કેલ ઇન્ટિગ્રેશન (ULSI) :** ULSI માં, સીંગલ ચીપ ઉપર ગોઠવવામાં આવતા ટ્રાન્ઝીસ્ટરની સંખ્યા 10,00,000 થી 1,00,00,000 ની વચ્ચે હોય છે.સેચ્યુરેટેડ અને નોન-સેચ્યુરેટેડ લોજીક વચ્ચેનો તફાવત નીચે મુજબ છે;

પ્રકરણ 3

બુલિયન એલ્જીબ્રા અને કોમ્બીનેશનલ સરકિટ્સ
(Boolean Algebra and Combinational Circuits)

3.1 પરિચય (Introduction)
3.2 બુલિયન લોજીક ઓપરેશન (Boolean Logic Operation)
3.3 બુલિયન એલ્જીબ્રાના નિયમો અથવા ગુણધર્મો (Properties or Laws of Boolean Algebra)
3.4 ડ્યુઆલીટીનો સિધ્ધાંત (Principle of Duality)
3.5 ડી-મોર્ગનના પ્રમેયો (De Morgan's Theorem)
Solved Examples – I
Tutorial Problems – I
3.6 કોમ્બીનેશનલ સરકિટ (Combinational Circuit)
3.7 હાફ એડર (Half Adder)
3.8 ફુલ એડર (Full Adder)
3.9 હાફ એડર અને ફુલ એડર વચ્ચેની સરખામણી (Comparison between Half Adder and Full Adder)
3.10 હાફ સબટ્રેક્ટર (Half Subtractor)
3.11 ફુલ સબટ્રેક્ટર (Full Subtractor)
3.12 હાફ સબટ્રેક્ટર અને ફુલ સબટ્રેક્ટર વચ્ચેની સરખામણી (Comparison between Half Subtractor and Full Subtractor)
3.13 મલ્ટીપ્લેક્ષર (Multiplexer)
3.14 ડીમલ્ટીપ્લેક્ષર (Demultiplexer)
3.15 ડીકોડર (Decoder)
3.16 એન્કોડર (Encoder)
Review Questions

3.1 પરિચય (Introduction)

ઇ.સ. 1854 માં જયોર્જ બૂલે, લોજીકની સીસ્ટેમેટીક ટ્રીટમેન્ટ માટેની એલ્જીબ્રીક સીસ્ટમ તૈયાર કરી હતી. તેને બુલીયન એલ્જીબ્રા તરીકે ઓળખવામાં આવે છે. બુલીયન એલ્જીબ્રા એ મેથેમેટીક લોજીક સીસ્ટમ છે. બુલીયન એલ્જીબ્રા એ એલગ પ્રકારની લોજીક સીસ્ટમ છે અને તે બાયનરી નંબર સીસ્ટમથી અલગ પડે છે.

ઉદાહરણ : બાયનરીમાં $1 + 1 = 10$ છે, બુલીયનમાં $1 + 1 = 1$ છે

આ પ્રકરણમાં, આપણે બુલીયન એલ્જીબ્રાના નિયમોને આધારીત વિવિધ લોજીક ગેટનો અભ્યાસ કરીશું અને આ ઉપરાંત બુલીયન સમીકરણોને સરળ કરવાની પધ્ધતિઓનો અભ્યાસ પણ કરીશું. આ સાથે જુદી જુદી એરીથમેટીક સરકિટ જેમ કે હાફ એડર, ફુલ એડર, હાફ સબટ્રેક્ટર, ફુલ સબટ્રેક્ટર વગેરેનો અભ્યાસ કરીશું. મલ્ટીપ્લેક્ષર, ડીમલ્ટીપ્લેક્ષર, ડીકોડર અને એન્કોડર વગેરેનો અભ્યાસ પણ આ પ્રકરણમાં સામેલ છે.

3.2 બુલિયન લોજીક ઓપરેશન (Boolean Logic Operation)

મુખ્યત્વે ત્રણ પ્રકારના બુલિયન લોજીક ઓપરેશન છે;

1. **લોજીકલ નોટ ઓપરેશન :** વેરીએબલનું કોમ્પ્લીમેન્ટ એ વેરીએબલ ઉપર "બાર" ની નિશાની વડે દર્શાવાય છે.
   ઉદાહરણ : વેરીએબલ A નું કોમ્પ્લીમેન્ટ $\bar{A}$ વડે દર્શાવાય છે.
   જ્યારે $A = 0$ ત્યારે $\bar{A} = 1$ અને જ્યારે $A = 1$ ત્યારે $\bar{A} = 0$.
2. **લોજીકલ એન્ડ ઓપરેશન :** બે વેરીએબલ A અને B નું લોજીકલ એન્ડ ઓપરેશન બે વેરીએબલ વચ્ચે ડોટ $(\cdot)$ લખીને (i.e. $A \cdot B$) અથવા સીધા બે વેરીએબલ લખીને (i.e. AB) દર્શાવી શકાય છે.
   ઉદાહરણ : ત્રણ વેરીએબલ A, B અને C નું એન્ડ ઓપરેશનને $A \cdot B \cdot C$ અથવા ABC વડે દર્શાવી શકાય છે.



A	Y = Ā
0	1
1	0

આકૃતિ 3.1 લોજીકલ નોટ ઓપરેશન અને તેનું ટ્રુથ ટેબલ

A	B	Y = A · B
0	0	0
0	1	0
1	0	0
1	1	1

આકૃતિ 3.2 લોજીકલ એન્ડ ઓપરેશન અને તેનું ટ્રુથ ટેબલ



A	B	Y = A + B
0	0	0
0	1	1
1	0	1
1	1	1

આકૃતિ 3.3 લોજીકલ ઓર ઓપરેશન અને તેનું ટ્રુથ ટેબલ

3. **લોજીકલ ઓર ઓપરેશન :** બે વેરીએબલ A અને B નું લોજીકલ ઓર ઓપરેશન બે વેરીએબલ વચ્ચે " + " લખીને (i.e. $A + B$) દર્શાવી શકાય છે.

ઉદાહરણ : ત્રણ વેરીએબલ A, B અને C ના ઓર ઓપરેશનને $A + B + C$ વડે દર્શાવી શકાય છે.

3.3 બુલિયન એલ્જીબ્રાના નિયમો અથવા ગુણધર્મો (Properties or Laws of Boolean Algebra)

3.3.1 ક્યુમ્યુટેટીવનો નિયમ (Commutative Law)

નિયમ – 1 : $A + B = B + A$

આ નિયમ જણાવે છે કે વેરીએબલની વચ્ચે થતા ઓર ઓપરેશનના આઉટપુટ ઉપર વેરીએબલના ક્રમની કોઈ અસર થતી નથી. આનો અર્થ, $A + B$ અને $B + A$ સમાન છે. તેમના ટ્રુથ ટેબલ સરખા છે;

A	B	Y = A + B
0	0	0
0	1	1
1	0	1
1	1	1

B	A	Y = B + A
0	0	0
0	1	1
1	0	1
1	1	1

નિયમ – 2 : $A \cdot B = B \cdot A$

આ નિયમ જણાવે છે કે વેરીએબલની વચ્ચે થતા એન્ડ ઓપરેશનના આઉટપુટ ઉપર વેરીએબલના ક્રમની કોઈ અસર થતી નથી. આનો અર્થ, $A \cdot B$ અને $B \cdot A$ સમાન છે. તેમના ટ્રુથ ટેબલ સરખા છે;

A	B	Y = A · B
0	0	0
0	1	0
1	0	0
1	1	1

B	A	Y = B · A
0	0	0
0	1	0
1	0	0
1	1	1

3.3.2 એસોસીયેટીવનો નિયમ (Associative Law)

નિયમ – 1 : $A + (B + C) = (A + B) + C$

આ નિયમ જણાવે છે કે ઓર ઓપરેશનમાં કેટલાક વેરીએબલના ગ્રુપીંગ અલગ અલગ રીતે કરવામાં આવે તો પણ આઉટપુટમાં કોઈ ફરક પડતો નથી. આનો અર્થ, $A + (B + C)$ અને $(A + B) + C$ ના ટ્રુથ ટેબલ સરખા છે.

A	B	C	B + C	Y = A + (B + C)
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	1
1	0	0	0	1
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1

A	B	C	A + B	Y = (A + B) + C
0	0	0	0	0
0	0	1	0	1
0	1	0	1	1
0	1	1	1	1
1	0	0	1	1
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1

નિયમ – 2 : $A \cdot (B \cdot C) = (A \cdot B) \cdot C$

આ નિયમ જણાવે છે કે એન્ડ ઓપરેશનમાં કેટલાક વેરીએબલના ગ્રુપીંગ અલગ અલગ રીતે કરવામાં આવે તો પણ આઉટપુટમાં કોઈ ફરક પડતો નથી. આનો અર્થ, $A \cdot (B \cdot C)$ અને $(A \cdot B) \cdot C$ ના ટ્રુથ ટેબલ સરખા છે.

A	B	C	$B \cdot C$	$Y = A \cdot (B \cdot C)$
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	1	0
1	0	0	0	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1

A	B	C	$A \cdot B$	$Y = A \cdot (B \cdot C)$
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	0	0
1	0	0	0	0
1	0	1	0	0
1	1	0	1	0
1	1	1	1	1

3.3.3 ડીસ્ટ્રીબ્યુટીવનો નિયમ (Distributive Law)

નિયમ - 1 : $A + BC = (A + B)(A + C)$

$$
\begin{aligned}
\text{LHS} &= A + BC \\
&= A \cdot 1 + BC && [\because\ A \cdot 1 = A] \\
&= A \cdot (1 + B) + BC && [\because\ 1 = 1 + B] \\
&= A \cdot 1 + AB + BC \\
&= A \cdot (1 + C) + AB + BC && [\because\ 1 = 1 + C] \\
&= A \cdot 1 + AC + AB + BC \\
&= A \cdot A + AC + AB + BC && [\because\ A \cdot A = A] \\
&= A(A + C) + B(A + C) \\
&= (A + B)(A + C) \\
&= \text{RHS}
\end{aligned}
$$

નિયમ - 2 : $A(B + C) = AB + AC$

$$
\begin{aligned}
\text{LHS} &= A(B + C) \\
&= AB + AC \\
&= \text{RHS}
\end{aligned}
$$

3.3.4 એબ્સોર્પ્શનનો નિયમ (Absorption Law)

નિયમ - 1 : $A + AB = A$

$$
\begin{aligned}
\text{LHS} &= A + AB \\
&= A \cdot 1 + AB && [\because\ A \cdot 1 = A] \\
&= A(1 + B) \\
&= A \cdot 1 && [\because\ 1 + B = 1] \\
&= A && [\because\ A \cdot 1 = A] \\
&= \text{RHS}
\end{aligned}
$$

નિયમ - 2 : $A(A + B) = A$

$$
\begin{aligned}
\text{LHS} &= A(A + B) \\
&= A \cdot A + AB \\
&= A(1 + B) && [\because\ A \cdot A = A] \\
&= A \cdot 1 && [\because\ 1 + B = 1] \\
&= A && [\because\ A \cdot 1 = A] \\
&= \text{RHS}
\end{aligned}
$$

નિયમ - 3 : $A + \bar{A}B = A + B$

$$
\begin{aligned}
\text{LHS} &= A + \bar{A}B \\
&= (A + \bar{A})(A + B) && [\because\ A + BC = (A + B)(A + C)] \\
&= 1(A + B) && [\because\ A + \bar{A} = 1] \\
&= A + B \\
&= \text{RHS}
\end{aligned}
$$

નિયમ – 4 : $A(\bar{A}+B) = AB$

LHS $= A(\bar{A}+B)$
$= A\bar{A}+AB$
$= 0+AB$ $[\because A\bar{A}=0]$
$= AB$
$=$ RHS

3.3.5 કોન્સેન્સસનો નિયમ (Consensus Law)

નિયમ – 1 : $AB+\bar{A}C+BC = AB+\bar{A}C$

LHS $= AB+\bar{A}C+BC$
$= AB+\bar{A}C+(A+\bar{A})BC$
$= AB+\bar{A}C+ABC+\bar{A}BC$

ટર્મને ફરીથી ગોઠવતાં;

$= AB+ABC+\bar{A}C+\bar{A}BC$
$= AB(1+C)+\bar{A}C(1+B)$
$= AB+\bar{A}C$
$=$ RHS

નિયમ – 2 : $(A+B)(\bar{A}+C)(B+C) = (A+B)(\bar{A}+C)$

LHS $= (A+B)(\bar{A}+C)(B+C)$
$= (A\bar{A}+AC+\bar{A}B+BC)(B+C)$
$= (AC+\bar{A}B+BC)(B+C)$
$= ABC+\bar{A}BB+BBC+ACC+\bar{A}BC+BCC$
$= ABC+\bar{A}B+BC+AC+\bar{A}BC+BC$
$= ABC+\bar{A}B+AC+\bar{A}BC+BC$
$= BC(A+\bar{A})+\bar{A}B+AC+BC$
$= BC+\bar{A}B+AC+BC$
$= \bar{A}B+AC+BC$
$= A\bar{A}+\bar{A}B+AC+BC$
$= \bar{A}(A+B)+C(A+B)$
$= (A+B)(\bar{A}+C)$
$=$ RHS

3.3.6 બુલિયન એલ્જબ્રાના બીજા નિયમો (Other Laws of Boolean Algebra)

બુલિયન એલ્જબ્રાના બીજા મૂળભૂત નિયમો નીચે મુજબ છે;

નિયમ – 1 (a) : $A+A = A$

જો $A=0$ તો $0+0=0$ જો $A=1$ તો $1+1=1$

બંને કિસ્સામાં, જો $A=0$ or $A=1$; તો $A+A=A$.

નિયમ – 1 (b) : $A\cdot A = A$

જો $A=0$ તો $0\cdot 0=0$ જો $A=1$ તો $1\cdot 1=1$

બંને કિસ્સામાં, જો $A=0$ or $A=1$; તો $A\cdot A=A$.

નિયમ – 2 (a) : $A+1 = 1$

જો $A=0$ તો $0+1=1$ જો $A=1$ તો $1+1=1$

બંને કિસ્સામાં, જો $A=0$ or $A=1$; તો $A+1=1$.

નિયમ – 2 (b) : $A\cdot 0 = 0$

જો $A=0$ તો $0\cdot 0=0$ જો $A=1$ તો $1\cdot 0=0$

બંને કિસ્સામાં, જો $A=0$ or $A=1$; તો $A\cdot 0=0$.

નિયમ - 3 (a) : $A + 0 = A$

જો $A = 0$ તો $0 + 0 = 0$ જો $A = 1$ તો $1 + 0 = 1$

બંને કિસ્સામાં, જો $A = 0$ or $A = 1$; તો $A + 0 = A$.

નિયમ - 3 (b) : $A \cdot 1 = A$

જો $A = 0$ તો $0 \cdot 1 = 0$ જો $A = 1$ તો $1 \cdot 1 = 1$

બંને કિસ્સામાં, જો $A = 0$ or $A = 1$; તો $A \cdot 1 = A$.

નિયમ - 4 (a) : $A + \bar{A} = 1$

જો $A = 0$ તો $\bar{A} = 1$ So, $0 + 1 = 1$ જો $A = 1$ તો $\bar{A} = 0$ So, $1 + 0 = 1$

બંને કિસ્સામાં, જો $A = 0$ or $A = 1$; તો $A + \bar{A} = 1$.

નિયમ - 4 (b) : $A \cdot \bar{A} = 0$

જો $A = 0$ તો $\bar{A} = 1$ So, $0 \cdot 1 = 0$ જો $A = 1$ તો $\bar{A} = 0$ So, $1 \cdot 0 = 0$

બંને કિસ્સામાં, જો $A = 0$ or $A = 1$; તો $A \cdot \bar{A} = 0$.

નિયમ - 5 : $\bar{\bar{A}} = A$

જો $A = 0$ તો $\bar{A} = \bar{0} = 1$, So, $\bar{\bar{A}} = \bar{1} = 0 = A$ જો $A = 1$ તો $\bar{A} = \bar{1} = 0$, So, $\bar{\bar{A}} = \bar{0} = 1 = A$

બંને કિસ્સામાં, જો $A = 0$ or $A = 1$; તો $\bar{\bar{A}} = A$.

3.4 ડ્યુઆલીટીનો સિધ્ધાંત (Principle of Duality)

બુલીયન એક્સપ્રેશનનું ડ્યુઅલ (બીજું સ્વરૂપ) નીચેની રીતે મેળવી શકાય છે;

1. બધા '.' ઓપરેશનને '+' ઓપરેશન વડે બદલીને (i.e. બધા એન્ડ ચિહ્નને ઓર ચિહ્ન વડે બદલીને).
2. બધા '+' ઓપરેશનને '.' ઓપરેશન વડે બદલીને (i.e. બધા ઓર ચિહ્નને એન્ડ ચિહ્ન વડે બદલીને).
3. બધા 0 ને 1 વડે અને 1 ને 0 વડે બદલીને.

ડ્યુઆલીટીના ઉદાહરણો

નં.	આપેલ બુલીયન એક્સપ્રેશન	બુલીયન એક્સપ્રેશનનું ડ્યુઅલ
1.	$A + 0 = A$ 	$A \cdot 1 = A$
2.	$A + 1 = 1$	$A \cdot 0 = 0$
3.	$A + A = A$ 	$A \cdot A = A$
4.	$A + \bar{A} = 1$ 	$A \cdot \bar{A} = 0$ 
5.	$A + AB = A$ 	$A(A + B) = A$ 

3.5 ડી-મોર્ગનના પ્રમેયો (De Morgan's Theorem)

3.5.1 ડી-મોર્ગન પ્રમેય – 1 (De Morgan's Theorem – 1)

આ પ્રમેય જણાવે છે કે સરવાળાનું કોમ્પ્લીમેન્ટ એ કોમ્પ્લીમેન્ટના ગુણાકાર બરાબર થાય છે.

$$\therefore \quad \overline{A+B} = \bar{A}\cdot\bar{B}$$

ઉપરના સમીકરણની બંને બાજુના લોજીક ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 3.4 માં દર્શાવ્યા છે.

તે દર્શાવે છે કે, નોર ગેટ એ બબલ્ડ એન્ડ ગેટના બરાબર થાય છે. આ પ્રમેયને વેરીએબલની ગમે તેટલી સંખ્યા ઉપર લાગુ પડે છે.

$$\overline{A+B+C+..} = \bar{A}\cdot\bar{B}\cdot\bar{C}\cdot\ldots\ldots$$



A	B	A + B	$\overline{A+B}$	$\bar{A}$	$\bar{B}$	$\bar{A}\cdot\bar{B}$
0	0	0	1	1	1	1
0	1	1	0	1	0	0
1	0	1	0	0	1	0
1	1	1	0	0	0	0

આકૃતિ 3.4 ડી-મોર્ગન પ્રમેય – 1 : લોજીક સરકિટ અને ટ્રુથ ટેબલ

3.5.2 ડી-મોર્ગન પ્રમેય – 2 (De Morgan's Theorem – 2)

આ પ્રમેય જણાવે છે કે ગુણાકારનું કોમ્પ્લીમેન્ટ એ કોમ્પ્લીમેન્ટના સરવાળા બરાબર થાય છે.

$$\therefore \quad \overline{A\cdot B} = \bar{A}+\bar{B}$$

ઉપરના સમીકરણની બંને બાજુના લોજીક ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 3.5 માં દર્શાવ્યા છે.

તે દર્શાવે છે કે, નેન્ડ ગેટ એ બબલ્ડ ઓર ગેટના બરાબર થાય છે. આ પ્રમેયને વેરીએબલની ગમે તેટલી સંખ્યા ઉપર લાગુ પડે છે.

$$\overline{A\cdot B\cdot C\cdot..} = \bar{A}+\bar{B}+\bar{C}+\cdots...$$



A	B	A · B	$\overline{A\cdot B}$	$\bar{A}$	$\bar{B}$	$\bar{A}+\bar{B}$
0	0	0	1	1	1	1
0	1	0	1	1	0	1
1	0	0	1	0	1	1
1	1	1	0	0	0	0

આકૃતિ 3.5 ડી-મોર્ગન પ્રમેય – 2 : લોજીક સરકિટ અને ટ્રુથ ટેબલ

Solved Examples – I

1. સાબિત કરો કે $A+\bar{A}B+A\bar{B} = A+B$ *[GTU Examination, June - 2011]*

ઉકેલ :

LHS $= A+\bar{A}B+A\bar{B}$

ટર્મની ફરીથી ગોઠવણી કરતાં;

$$= A+A\bar{B}+\bar{A}B = A(1+\bar{B})+\bar{A}B = A+\bar{A}B$$
$$= (A+\bar{A})(A+B) = (A+B)$$
$$= \text{RHS}$$

2. સાબિત કરો કે $AB + CD = (A + C)(A + D)(B + C)(B + D)$ ***[GTU Examination, June - 2011]***

ઉકેલ :

$$\text{LHS} = AB + CD$$
$$= (A + CD)(B + CD) = (A + C)(A + D)(B + C)(B + D)$$
$$= \text{RHS}$$

3. સાબિત કરો કે $A + \bar{A}B + A\bar{B} = A + B$ ***[GTU Examination, December – 2011, Winter - 2014]***

ઉકેલ :

$$\text{LHS} = A + \bar{A}B + A\bar{B}$$

ટર્મની ફરીથી ગોઠવણી કરતાં;

$$= A + A\bar{B} + \bar{A}B = A(1 + \bar{B}) + \bar{A}B = A + \bar{A}B = (A + \bar{A})(A + B)$$
$$= (A + B)$$
$$= \text{RHS}$$

4. સાબિત કરો; (i) $(A + BC) = (A + B)(A + C)$
(ii) $AB + ABC + \bar{A}B + \bar{B}C = B + C$
[TEB Examination, March – 2008, GTU Examination, Summer – 2014, 2015,]

ઉકેલ :

(i) $A + BC = (A + B)(A + C)$

$$\text{LHS} = A + BC$$
$$= A \cdot 1 + BC = A \cdot (1 + B) + BC = A \cdot 1 + AB + BC = A \cdot (1 + C) + AB + BC$$
$$= A \cdot 1 + AC + AB + BC = A \cdot A + AC + AB + BC = A(A + C) + B(A + C)$$
$$= (A + B)(A + C)$$
$$= \text{RHS}$$

(ii) $AB + ABC + \bar{A}B + \bar{B}C = B + C$

$$\text{LHS} = AB + ABC + \bar{A}B + \bar{B}C$$
$$= AB(1 + C) + \bar{A}B + \bar{B}C = AB + \bar{A}B + \bar{B}C = B(A + \bar{A}) + \bar{B}C$$
$$= B + \bar{B}C = (B + \bar{B})(B + C) = B + C$$
$$= \text{RHS}$$

5. બુલિયન એલ્જબ્રાનો ઉપયોગ કરીને સાબિત કરો; $\overline{A\bar{B}} + \bar{A} + AB = 0$

ઉકેલ :

$$\text{LHS} = \overline{A\bar{B}} + \bar{A} + AB$$
$$= \overline{\bar{A} + \bar{B} + \bar{A} + AB} = \overline{\bar{A} + \bar{B} + AB} = \overline{\bar{A}\bar{B} + AB} = \bar{1}$$
$$= 0$$
$$= \text{RHS}$$

6. બુલિયન એલ્જબ્રાનો ઉપયોગ કરીને સાબિત કરો;
(i) $\bar{A}B + A\bar{B} + \bar{A}\bar{B} + AB = 1$
(ii) $\bar{A}BC + A\bar{B}\bar{C} + ABC + AB\bar{C} = BC + A\bar{C}$
[TEB Examination, December - 2007]

ઉકેલ :

(i) $\bar{A}B + A\bar{B} + \bar{A}\bar{B} + AB = 1$

$$\text{LHS} = \bar{A}B + A\bar{B} + \bar{A}\bar{B} + AB$$

ટર્મની ફરીથી ગોઠવણી કરતાં;

$$= \bar{A}B + AB + A\bar{B} + \bar{A}\bar{B} = B(\bar{A} + A) + \bar{B}(A + \bar{A}) = B + \bar{B}$$
$$= 1$$
$$= \text{RHS}$$

(ii) $\bar{A}BC + A\bar{B}\bar{C} + ABC + AB\bar{C} = BC + A\bar{C}$

LHS $= \bar{A}BC + A\bar{B}\bar{C} + ABC + AB\bar{C}$

ટર્મની ફરીથી ગોઠવણી કરતાં;

$= \bar{A}BC + ABC + A\bar{B}\bar{C} + AB\bar{C} = BC\,(\bar{A} + A) + A\bar{C}(\bar{B} + B)$

$= BC + A\bar{C}$

$=$ RHS

7. બુલિયન એલ્જીબ્રાનો ઉપયોગ કરીને સાબિત કરો;

(i) $ABC + A\bar{B}C + A\bar{B}\bar{C} + AB\bar{C} + \bar{A}\bar{B}C = A + \bar{B}C$

(ii) $ABC + \bar{A}\bar{B}C + \bar{A}BC + AB\bar{C} + \bar{A}\bar{B}\bar{C} = \bar{A}\bar{B} + B(A + C)$ ***[TEB Examination, June - 2007]***

ઉકેલ :

(i) $ABC + A\bar{B}C + A\bar{B}\bar{C} + AB\bar{C} + \bar{A}\bar{B}C = A + \bar{B}C$

LHS $= ABC + A\bar{B}C + A\bar{B}\bar{C} + AB\bar{C} + \bar{A}\bar{B}C$

ટર્મની ફરીથી ગોઠવણી કરતાં;

$= ABC + AB\bar{C} + A\bar{B}C + A\bar{B}\bar{C} + \bar{A}\bar{B}C = AB\,(C + \bar{C}) + A\bar{B}(C + \bar{C}) + \bar{A}\bar{B}C$

$= AB + A\bar{B} + \bar{A}\bar{B}C = A\,(B + \bar{B}) + \bar{A}\bar{B}C = A + \bar{A}\bar{B}C = A + \bar{A}\bar{B}C = (A + \bar{A})\,(A + \bar{B}C)$

$= A + \bar{B}C$

$=$ RHS

(ii) $ABC + \bar{A}\bar{B}C + \bar{A}BC + AB\bar{C} + \bar{A}\bar{B}\bar{C} = \bar{A}\bar{B} + B\,(A + C)$

LHS $= ABC + \bar{A}\bar{B}C + \bar{A}BC + AB\bar{C} + \bar{A}\bar{B}\bar{C}$

ટર્મની ફરીથી ગોઠવણી કરતાં;

$= \bar{A}\bar{B}C + \bar{A}\bar{B}\bar{C} + ABC + \bar{A}BC + AB\bar{C} = \bar{A}\bar{B}\,(C + \bar{C}) + BC(A + \bar{A}) + AB\bar{C}$

$= \bar{A}\bar{B} + BC + AB\bar{C} = \bar{A}\bar{B} + BC + AB\bar{C} = \bar{A}\bar{B} + B(C + A\bar{C})$

$= \bar{A}\bar{B} + B\,(C + A)(C + \bar{C}) = \bar{A}\bar{B} + B\,(A + C)$

$=$ RHS

8. સાબિત કરો; $\overline{AB + BC + AC} = \bar{A}\bar{B} + \bar{B}\bar{C} + \bar{A}\bar{C}$ ***[TEB Examination, November-2003]***

ઉકેલ :

LHS $= \overline{AB + BC + AC}$

$= (\overline{AB})\,(\overline{BC})\,(\overline{AC}) = (\bar{A} + \bar{B})\,(\bar{B} + \bar{C})\,(\bar{A} + \bar{C})$

$= (\bar{A}\bar{B} + \bar{A}\bar{C} + \bar{B}\bar{B} + \bar{B}\bar{C})\,(\bar{A} + \bar{C}) = (\bar{A}\bar{B} + \bar{A}\bar{C} + \bar{B} + \bar{B}\bar{C})\,(\bar{A} + \bar{C})$

$= (\bar{A}\bar{B}\bar{A} + \bar{A}\bar{B}\bar{C} + \bar{A}\bar{C}\bar{A} + \bar{A}\bar{C}\bar{C} + \bar{B}\bar{A} + \bar{B}\bar{C} + \bar{B}\bar{C}\bar{A} + \bar{B}\bar{C}\bar{C})$

$= \bar{A}\bar{B} + \bar{A}\bar{B}\bar{C} + \bar{A}\bar{C} + \bar{A}\bar{C} + \bar{A}\bar{B} + \bar{B}\bar{C} + \bar{A}\bar{B}\bar{C} + \bar{B}\bar{C} = \bar{A}\bar{B} + \bar{A}\bar{B}\bar{C} + \bar{A}\bar{C} + \bar{B}\bar{C}$

$= \bar{A}\bar{B}\,(1 + \bar{C}) + \bar{A}\bar{C} + \bar{B}\bar{C} = \bar{A}\bar{B} + \bar{B}\bar{C} + \bar{A}\bar{C}$

$=$ RHS

9. $Y = AD + BC\bar{D} + \bar{B}CD$ માટે લોજીક ડાયાગ્રામ દોરો. ***[GTU Examination, June – 2011]***



આકૃતિ 3.6

10. $Y = A\bar{B} + \bar{A}B + C$ માટે લોજીક ડાયાગ્રામ દોરો. *[GTU Examination, June - 2011]*



આકૃતિ 3.7

11. લોજીક ડાયાગ્રામ દોરો; $Y = \overline{AB} + \overline{CD} + ABC$ *[GTU Examination, December - 2010]*



આકૃતિ 3.8

12. લોજીક ડાયાગ્રામ દોરો; $Y = (A + \bar{B} + C)(A + B + \bar{C})$ *[GTU Examination, December - 2010]*



આકૃતિ 3.9

13. લોજીક ડાયાગ્રામ દોરો; $\bar{A}B + A\bar{B}$ *[TEB Examination, December - 2007]*



આકૃતિ 3.10

14. $X\bar{Y} + \bar{X}Y + Z$ માટે ફક્ત નેન્ડ ગેટની મદદથી લોજીક ડાયાગ્રામ દોરો. ***[GTU Examination, Summer – 2014]***



આકૃતિ 3.11 (a)

સરકિટનું સાદું રૂપ આપતાં;



આકૃતિ 3.11 (b)

Tutorial Problems - I

1. બુલિયન એલ્જીબ્રાનો ઉપયોગ કરીને સાબિત કરો; $(\bar{A} + B)(A + B) = B$.

2. બુલિયન એલ્જીબ્રાનો ઉપયોગ કરીને સાબિત કરો; $\overline{\overline{A\bar{B} + ABC} + A(A\bar{B} + B)} = 0$

3. બુલિયન એલ્જીબ્રાનો ઉપયોગ કરીને સાબિત કરો; $A\bar{B} + \bar{A}B + AB = A + B$

4. બુલિયન એલ્જીબ્રાનો ઉપયોગ કરીને સાબિત કરો; $A\bar{B} + \bar{A}B + AB = A + B$

5. બુલિયન એલ્જીબ્રાનો ઉપયોગ કરીને સાબિત કરો; $\overline{A(A + B)} = \bar{A}$

6. બુલિયન એલ્જીબ્રાનો ઉપયોગ કરીને સાબિત કરો; $(\bar{P} + Q + \bar{R})(P + Q + R)(P + Q + \bar{R}) = P\bar{R} + Q$

7. $(A + D)(\bar{B} + C)$ માટે ફક્ત નેન્ડ ગેટની મદદથી લોજીક ડાયાગ્રામ દોરો.

8. લોજીક ડાયાગ્રામ દોરો; $ABC + AD + BC$

3.6 કોમ્બીનેશનલ સરકિટ (Combinational Circuit)

જે સરકિટમાં મેમરી એલીમેન્ટ વગર ઈનપુટ વેરીએબલના ચોક્કસ કોમ્બીનેશન માટે ઘણા બધા લોજીક ગેટને એકબીજા સાથે જોડી જોઈતો આઉટપુટ મેળવવામાં આવે તેને કોમ્બીનેશનલ સરકિટ કહે છે.

કોમ્બીનેશનલ લોજીક સરકિટમાં મેમરી એલીમેન્ટ હોતા નથી. કોમ્બીનેશનલ સરકિટમાં ઈનપુટ વેરીએબલ, આઉટપુટ વેરીએબલ અને લોજીક ગેટ હોય છે. લોજીક ગેટ ઈનપુટમાંથી સીગ્નલ સ્વીકારે છે અને આઉટપુટ સીગ્નલ ઉત્પન્ન કરે છે. આનો અર્થ, ઈનપુટમાંથી આવતી બાયનરી ઈન્ફોર્મેશન આઉટપુટમાં ટ્રાન્સફર થાય છે. કોમ્બીનેશનલ સર્કિટમાં દરેક ક્ષણે આઉટપુટ વેરીએબલની સ્થિતિ ઈનપુટ વેરીએબલના કોમ્બીનેશન ઉપર આધાર રાખે છે.



આકૃતિ 3.12 કોમ્બીનેશનલ લોજીક સરકિટ

કોમ્બીનેશનલ લોજીક સરકિટનો બ્લોક ડાયાગ્રામ આકૃતિ 3.12 માં દર્શાવેલ છે. આકૃતિ દર્શાવે છે કે કોમ્બીનેશનલ સરકિટ n-વેરીએબલ સ્વીકારે છે અને આઉટપુટ m –વેરીએબલ ઉત્પન્ન કરે છે.

ઉદાહરણ : એડર, સબટ્રેક્ટર, ડીકોડર, એન્કોડર, મલ્ટીપ્લેક્ષર, ડીમલ્ટીપ્લેક્ષર વગેરે.

3.7 હાફ એડર (Half Adder)

જે કોમ્બીનેશનલ લોજીક સરકિટ દ્વારા બે બાયનરી ડિજીટનો સરવાળો કરી શકાય તેને હાફ એડર કહે છે. બે બાયનરી ડિજીટને ઉમેરવા માટેના ચાર શક્ય ઓપરેશન;

```
0 + 0 = 0   ←  (સમ)
0 + 1 = 1   ←  (સમ)
1 + 0 = 1   ←  (સમ)
1 + 1 = 10  ←  (સમ)
          ↑
          └──  (કેરી)
```

પ્રથમ ત્રણ ઓપરેશનમાં મળતા પરિણામ એક ડિજીટના છે જેને સમ (S) તરીકે ઓળખવામાં આવે છે. જ્યારે છેલ્લા ઓપરેશનમાં બે ડિજીટમાં પરિણામ મળે છે. જેમાં આગળના બીટને કેરી (C) અને પાછળના બીટને સમ (S) કહેવામાં આવે છે. જે કોમ્બીનેશનલ સરકિટ ઉપરના સરવાળાનું ઓપરેશન કરી શકે તેને હાફ એડર કહેવામાં આવે છે.

હાફ એડરનો બ્લોક ડાયાગ્રામ, લોજીક ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 3.13 માં દર્શાવેલ છે. તેમાં બે બાયનરી ઈનપુટ અને બે બાયનરી આઉટપુટનો સમાવેશ થાય છે.

1. બે બાયનરી ઈનપુટ A અને B છે.
2. બે બાયનરી આઉટપુટ S (સમ) અને C (કેરી) છે.

ટ્રુથ ટેબલ ઉપરથી અહીં સ્પષ્ટ છે કે સમ (S) ને એક્સ-ઓર ગેટથી અને કેરી (C) ને એન્ડ ગેટની મદદથી મેળવી શકાય છે.



Inputs		Outputs	
A	**B**	**S**	**C**
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

આકૃતિ 3.13 હાફ એડર : બ્લોક ડાયાગ્રામ અને ટ્રુથ ટેબલ

3.7.1 A-O-I ગેટની મદદથી હાફ એડરનું ઈમ્પ્લીમેન્ટેશન

A-O-I ગેટની મદદથી હાફ એડરનું ઈમ્પ્લીમેન્ટેશન આકૃતિ 3.14 માં દર્શાવેલ છે.



આકૃતિ 3.14 A-O-I ગેટની મદદથી હાફ એડરનું ઈમ્પ્લીમેન્ટેશન

3.7.2 નેન્ડ ગેટની મદદથી હાફ એડરનું ઈમ્પ્લીમેન્ટેશન

નેન્ડ ગેટની મદદથી હાફ એડરનું ઈમ્પ્લીમેન્ટેશન આકૃતિ 3.15 માં દર્શાવેલ છે.



આકૃતિ 3.15 નેન્ડ ગેટની મદદથી હાફ એડરનું ઈમ્પ્લીમેન્ટેશન

3.7.3 હાફ એડરની મર્યાદાઓ

આપણે જાણીએ છીએ તેમ, મલ્ટીબીટના સરવાળા વખતે બે બીટની સાથે આગળના ડિજીટના સરવાળામાંથી આવતી કેરીને પણ ઉમેરવી પડે છે. આનો અર્થ, આવા સરવાળામાં ત્રણ બીટનો સરવાળો કરવો પડે. આવું સરવાળાનું ઓપરશન હાફ એડરમાં શક્ય નથી, જે હાફ એડરની મુખ્ય મર્યાદા છે.

3.8 ફુલ એડર (Full Adder)

જે કોમ્બીનેશનલ લોજીક સરકિટ દ્વારા ત્રણ બાયનરી ડિજીટ (બે સીગ્નીફીકાન્ટ બીટ અને એક આગળના સ્ટેજની કેરી) નો સરવાળો કરી શકાય તેને ફુલ એડર કહે છે. ફુલ એડરનો બ્લોક ડાયાગ્રામ, લોજીક ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 3.16 માં દર્શાવેલ છે. તે ત્રણ બાયનરી ઈનપુટ અને બે બાયનરી આઉટપુટ ધરાવે છે.

1. ત્રણ બાયનરી ઈનપુટ A, B અને C_{in} (આગળના સ્ટેજની કેરી) છે.
2. બે બાયનરી આઉટપુટ S (સમ) અને C_{out} (કેરી) છે.

ટ્રુથ ટેબલ ઉપરથી અહીં સ્પષ્ટ છે કે સમ (S) ને એક્સ-ઓર ગેટથી અને કેરી (C_{out}) ને ત્રણ એન્ડ ગેટ અને એક ઓર ગેટની મદદથી મેળવી શકાય છે.



Inputs			Outputs	
A	B	C_{in}	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1



આકૃતિ 3.16 ફુલ એડર : બ્લોક ડાયાગ્રામ, ટ્રુથ ટેબલ અનેલોજીક ડાયાગ્રામ

3.8.1 બે હાફ એડર અને એક ઓર ગેટની મદદથી ફુલ એડરનું ઇમ્પ્લીમેન્ટેશન (Implementation of Full Adder using Two Half Adder and One OR Gate)

બે હાફ એડર અને એક ઓર ગેટની મદદથી ફુલ એડરનું ઇમ્પ્લીમેન્ટેશન આકૃતિ 3.17 માં દર્શાવેલ છે. અહીં દેખાય છે કે બીજા હાફ એડરનું આઉટપુટ એ પ્રથમ હાફ એડરના આઉટપુટનું સમ અને C_{in} નું એક્સ-ઓર છે.



આકૃતિ 3.17 બે હાફ એડર અને એક ઓર ગેટની મદદથી ફુલ એડરનું ઇમ્પ્લીમેન્ટેશન

3.9 હાફ એડર અને ફુલ એડર વચ્ચેની સરખામણી (Comparison between Half Adder and Full Adder)

નં.	હાફ એડર	ફુલ એડર
1.	હાફ એડર સરકિટ સરળ છે.	ફુલ એડર સરકિટ ગૂંચવાડા ભરેલી છે.
2.	તેમાં બે બાયનરી ઈનપુટ અને બે બાયનરી આઉટપુટ હોય છે.	તેમાં ત્રણ બાયનરી ઈનપુટ અને બે બાયનરી આઉટપુટ હોય છે.
3.	તેના આઉટપુટમાં સમ એ બે બાયનરી બીટનો સરવાળો છે.	તેના આઉટપુટમાં સમ એ ત્રણ બાયનરી બીટનો સરવાળો છે.
4.	એક એક્સ-ઓર ગેટ અને એક એન્ડ ગેટ.	એક એક્સ-ઓર ગેટ, ત્રણ એન્ડ ગેટ અને એક ઓર ગેટ **અથવા** બે એક્સ-ઓર ગેટ, બે એન્ડ ગેટ અને એક ઓર ગેટ.
5.	તેને ફુલ એડર તરીકે વાપરી શકાતા નથી.	તેને હાફ એડર તરીકે વાપરી શકાય છે.

3.10 હાફ સબટ્રેક્ટર (Half Subtractor)

જે કોમ્બીનેશનલ લોજીક સરકિટ દ્વારા બે બાયનરી ડિજીટની બાદબાકી કરી તેનો તફાવત મેળવી શકાય તેને હાફ સબટ્રેક્ટર કહે છે. હાફ સબટ્રેક્ટરનો બ્લોક ડાયાગ્રામ, ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ આકૃતિ 3.18 માં દર્શાવેલ છે. તેમાં બે બાયનરી ઈનપુટ અને બે બાયનરી આઉટપુટનો સમાવેશ થાય છે.

1. બે બાયનરી ઈનપુટ A અને B છે.
2. બે બાયનરી આઉટપુટ D (ડિફરન્સ) અને B (બોરો) છે.





Inputs		Outputs	
A	B	D	B_{out}
0	0	0	0
0	1	1	1
1	0	1	0
1	1	0	0

આકૃતિ 3.18 હાફ સબટ્રેક્ટર : બ્લોક ડાયાગ્રામ, ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ

ટ્રુથ ટેબલ ઉપરથી અહીં સ્પષ્ટ છે કે ડિફરન્સ (D) ને એક્સ-ઓર ગેટથી અને બોરો (B) ને નોટ ગેટ અને એન્ડ ગેટથી મેળવી શકાય છે.

3.10.1 A-O-I ગેટની મદદથી હાફ સબટ્રેક્ટરનું ઈમ્પ્લીમેન્ટેશન

A-O-I ગેટની મદદથી હાફ સબટ્રેક્ટરનું ઈમ્પ્લીમેન્ટેશન આકૃતિ 3.19 માં દર્શાવેલ છે.



આકૃતિ 3.19 A-O-I ગેટની મદદથી હાફ સબટ્રેક્ટરનું ઈમ્પ્લીમેન્ટેશન

3.10.5 નેન્ડ ગેટની મદદથી હાફ સબટ્રેક્ટરનું ઈમ્પ્લીમેન્ટેશન

નેન્ડ ગેટની મદદથી હાફ સબટ્રેક્ટરનું ઈમ્પ્લીમેન્ટેશન આકૃતિ 3.20 માં દર્શાવેલ છે.



આકૃતિ 3.20 નેન્ડ ગેટની મદદથી હાફ સબટ્રેક્ટરનું ઈમ્પ્લીમેન્ટેશન

3.10.6 હાફ સબટ્રેક્ટરની મર્યાદાઓ

આપણે જાણીએ છીએ તેમ મલ્ટીબીટની બાદબાકી વખતે, આપણે બે બીટની બાદબાકીની સાથે આગળના સ્ટેજની બાદબાકીમાંથી આવતા બોરોને પણ ધ્યાનમાં રાખવો પડે છે. આ પ્રકારની બાદબાકી હાફ સબટ્રેક્ટરની મદદથી શક્ય નથી. હાફ સબટ્રેક્ટરની આ મુખ્ય મર્યાદા છે.

3.11 ફુલ સબટ્રેક્ટર (Full Subtractor)

જે કોમ્બીનેશનલ લોજીક સરકિટ દ્વારા ત્રણ બાયનરી ડિજીટ (બે સીગ્નીફીકાન્ટ બીટ અને એક આગળના સ્ટેજનો બોરો) ની બાદબાકી કરી શકે તેને ફુલ સબટ્રેક્ટર કહે છે. ફુલ સબટ્રેક્ટરનો બ્લોક ડાયાગ્રામ, ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ આકૃતિ 3.21 માં દર્શાવેલ છે. તે ત્રણ બાયનરી ઈનપુટ અને બે બાયનરી આઉટપુટ ધરાવે છે.

1. ત્રણ બાયનરી ઈનપુટ A, B અનેB_{in} (આગળના સ્ટેજનો બોરો) છે.
2. બે બાયનરી આઉટપુટ D (ડિફરન્સ) અને B_{out} (બોરો) છે.

ટ્રુથ ટેબલ ઉપરથી અહીં સ્પષ્ટ છે કે ડિફરન્સ (D) ને એક્સ-ઓર ગેટથી અને બોરો (B_{out}) ને એક નોટ ગેટ, ત્રણ એન્ડ ગેટ અને એક ઓર ગેટની મદદથી મેળવી શકાય છે.



Inputs			Outputs	
A	B	B_{in}	D	B_{out}
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	0	1
1	0	0	1	0
1	0	1	0	0
1	1	0	0	0
1	1	1	1	1



આકૃતિ 3.21 ફુલ સબટ્રેક્ટર : બ્લોક ડાયાગ્રામ, ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ

3.11.4 બે હાફ સબટ્રેક્ટર અને એક ઓર ગેટની મદદથી ફુલ સબટ્રેક્ટરનું ઈમ્પ્લીમેન્ટેશન

બે હાફ સબટ્રેક્ટર અને એક ઓર ગેટની મદદથી ફુલ સબટ્રેક્ટરનું ઈમ્પ્લીમેન્ટેશન આકૃતિ 3.22 માં દર્શાવેલ છે. સેકન્ડ હાફ સબટ્રેક્ટરનો ડિફરન્સ આઉટપુટ એ B_{in} અને પ્રથમ હાફ સબટ્રેક્ટરના આઉટપુટનો એક્સ-ઓર આપેરેશન છે.



આકૃતિ 3.22 બે હાફ સબટ્રેક્ટર અને એક ઓર ગેટની મદદથી ફુલ સબટ્રેક્ટરનું ઈમ્પ્લીમેન્ટેશન

3.12 હાફ સબટ્રેક્ટર અને ફુલ સબટ્રેક્ટર વચ્ચેની સરખામણી (Comparison between Half Subtractor and Full Subtractor)

નં.	હાફ સબટ્રેક્ટર	ફુલ સબટ્રેક્ટર
1.	હાફ સબટ્રેક્ટર સરકિટ સરળ છે.	ફુલ સબટ્રેક્ટર સરકિટ ગૂંચવાડા ભરેલી છે.
2.	તેમાં બે બાયનરી ઈનપુટ અને બે બાયનરી આઉટપુટ હોય છે.	તેમાં ત્રણ બાયનરી ઈનપુટ અને બે બાયનરી આઉટપુટ હોય છે.
3.	તેના આઉટપુટમાં ડિફરન્સ એ બે બાયનરી બીટની બાદબાકી છે.	તેના આઉટપુટમાં ડિફરન્સ એ ત્રણ બાયનરી બીટી બાદબાકી છે.
4.	એક એક્સ-ઓર ગેટ, એક નોટ ગેટ અને એક એન્ડ ગેટ.	એક એક્સ-ઓર ગેટ, એક નોટ ગટ, ત્રણ એન્ડ ગેટ અને એક ઓર ગેટ અથવા બે એક્સ-ઓર ગેટ, બે નોટ ગેટ, બે એન્ડ ગેટ અને એક ઓર ગેટ.
5.	તેને ફુલ સબટ્રેક્ટર તરીકે વાપરી શકાતા નથી.	તેને હાફ સબટ્રેક્ટર તરીકે વાપરી શકાય છે.

3.13 મલ્ટીપ્લેક્ષર (Multiplexer)

3.13.1 મલ્ટીપ્લેક્ષર શું છે ? (What is multiplexer ?)

મલ્ટીપ્લેક્ષર એ કોમ્બીનેશનલ લોજીક સરકિટ છે જે સ્વીચનું કાર્ય કરે છે. તેમાં n ઈનપુટ લાઈન અને એક આઉટપુટ લાઈન છે. આનો અર્થ, મલ્ટીપ્લેક્ષર એ ઘણી બધી ઈનપુટ લાઈનમાંથી આવતી ડિજીટલ માહિતીને એક આઉટપુટ લાઈન ઉપર મોકલે છે. મલ્ટીપ્લેક્ષરને ડેટા સીલેક્ટર તરીકે પણ ઓળખવામાં આવે છે. કારણ કે તે ઘણી બધી ઈનપુટ લાઈનમાંથી કોઈપણ એક લાઈનને પસંદ કરે છે. મલ્ટીપ્લેક્ષરનો મતલબ મેની ટુ વન થાય છે. ઈનપુટ લાઈનને પસંદ કરવા માટે સીલેક્ટર સીગ્નલ અથવા કંટ્રોલ સીગ્નલનો ઉપયોગ થાય છે. મલ્ટીપ્લેક્ષરનું સામાન્ય બંધારણ આકૃતિ 3.23 માં દર્શાવેલ છે.



આકૃતિ 3.23 મલ્ટીપ્લેક્ષરનું સામાન્ય બંધારણ

આપેલ ઇનપુટ લાઇન n માટે જરૂરી સીલેક્ટ લાઇન m ની સંખ્યા નીચેના સૂત્રની મદદથી મેળવી શકાય છે.

$$2^m = n$$

- જો ઇનપુટ લાઇન $(n) = 2$ તો સીલેક્ટ લાઇન $(m) = 1$.
- જો ઇનપુટ લાઇન $(n) = 4$ તો સીલેક્ટ લાઇન $(m) = 2$.
- જો ઇનપુટ લાઇન $(n) = 8$ તો સીલેક્ટ લાઇન $(m) = 3$.

3.13.2 2 થી 1 મલ્ટીપ્લેક્ષર (2 to 1 Multiplexer)

2 થી 1 મલ્ટીપ્લેક્ષર એ સૌથી નાનું મલ્ટીપ્લેક્ષર છે. 2 થી 1 મલ્ટીપ્લેક્ષરનો બ્લોક ડાયાગ્રામ આકૃતિ 3.24 માં દર્શાવેલ છે. તેમાં બે ઇનપુટ લાઇન (D_0 & D_1), એક આઉટપુટ લાઇન (Y) અને સીલેક્ટ ઇનપુટ (S_0) છે.





Select Input	Output
S_0	Y
0	D_0
1	D_1

આકૃતિ 3.24 2 થી 1 મલ્ટીપ્લેક્ષર : બ્લોક ડાયાગ્રામ, ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ

2 થી 1 મલ્ટીપ્લેક્ષરનો લોજીક ડાયાગ્રામ આકૃતિ 3.24 માં દર્શાવેલ છે. બે ઇનપુટ લાઇન (D_0 & D_1) માંથી દરેકને એન્ડ ગેટના એક ઇનપુટ તરીકે આપવામાં આવે છે. સીલેક્ટ ઇનપુટને ડીકોડ કરી ચોક્કસ એન્ડ ગેટને પસંદ કરવામાં આવે છે.

- જો $S_0 = 0$ હોય તો ઇનપુટ D_0 સાથે સંકળાયેલો એન્ડ ગેટ ઇનેબલ થાય છે. આથી, $Y = D_0$.
- જો $S_0 = 1$ હોય તો ઇનપુટ D_1 સાથે સંકળાયેલો એન્ડ ગેટ ઇનેબલ થાય છે. આથી, $Y = D_1$.

ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ ઉપરથી 2 થી 1 મલ્ટીપ્લેક્ષરનું બુલીયન એક્સપ્રેશન નીચે મુજબ લખી શકાય છે;

$$Y = D_0\bar{S}_0 + D_1S_0$$

3.13.3 4 થી 1 મલ્ટીપ્લેક્ષર (4 to 1 Multiplexer)

4 થી 1 મલ્ટીપ્લેક્ષરનો બ્લોક ડાયાગ્રામ આકૃતિ 3.25 માં દર્શાવેલ છે. તેમાં ચાર ઇનપુટ લાઇન (D_0 થી D_3), એક આઉટપુટ લાઇન (Y) અને બે સીલેક્ટ ઇનપુટ (S_0 & S_1) છે.



સીલેક્ટ ઇનપુટ		આઉટપુટ
S_1	S_0	Y
0	0	D_0
0	1	D_1
1	0	D_2
1	1	D_3

આકૃતિ 3.25 4 થી 1 મલ્ટીપ્લેક્ષર : બ્લોક ડાયાગ્રામ અને ટ્રુથ ટેબલ



આકૃતિ 3.26 લોજીક ડાયાગ્રામ : 4 થી 1 મલ્ટીપ્લેક્ષર

4 થી 1 મલ્ટીપ્લેક્ષરનો લોજીક ડાયાગ્રામ આકૃતિ 3.26 માં દર્શાવેલ છે. ચાર ઈનપુટ લાઈન (D_0 થી D_3) માંથી દરેકને એન્ડ ગેટના એક ઈનપુટ તરીકે આપવામાં આવે છે. સીલેક્ટ ઈનપુટને ડીકોડ કરી ચોક્કસ એન્ડ ગેટને પસંદ કરવામાં આવે છે.

- જો $S_1S_0 = 00$ હોય તો ઈનપુટ D_0 સાથે સંકળાયેલો એન્ડ ગેટ ઈનેબલ થાય છે. આથી, $Y = D_0$.
- જો $S_1S_0 = 01$ હોય તો ઈનપુટ D_1 સાથે સંકળાયેલો એન્ડ ગેટ ઈનેબલ થાય છે. આથી, $Y = D_1$.
- જો $S_1S_0 = 10$ હોય તો ઈનપુટ D_2 સાથે સંકળાયેલો એન્ડ ગેટ ઈનેબલ થાય છે. આથી, $Y = D_2$.
- જો $S_1S_0 = 11$ હોય તો ઈનપુટ D_3 સાથે સંકળાયેલો એન્ડ ગેટ ઈનેબલ થાય છે. આથી, $Y = D_3$.

ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ ઉપરથી 4 થી 1 મલ્ટીપ્લેક્ષરનું બુલીયન એક્સપ્રેશન નીચે મુજબ લખી શકાય છે;

$$Y = D_0\bar{S}_1\bar{S}_0 + D_1\bar{S}_1S_0 + D_2S_1\bar{S}_0 + D_3S_1S_0$$

3.13.4 8 થી 1 મલ્ટીપ્લેક્ષર (8 to 1 Multiplexer)

8 થી 1 મલ્ટીપ્લેક્ષરનો બ્લોક ડાયાગ્રામ અને લોજીક ડાયાગ્રામ આકૃતિ 3.27 & 3.28 માં દર્શાવેલ છે. તેમાં આઠ ઈનપુટ લાઈન (D_0 થી D_7), એક આઉટપુટ લાઈન (Y) અને ત્રણ સીલેક્ટ ઈનપુટ (S_0 થી S_2) છે.



સીલેક્ટ ઈનપુટ			આઉટપુટ
S_2	S_1	S_0	Y
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3
1	0	0	D_4
1	0	1	D_5
1	1	0	D_6
1	1	1	D_7

આકૃતિ 3.27 8 થી 1 મલ્ટીપ્લેક્ષર : બ્લોક ડાયાગ્રામ અને ટ્રુથ ટેબલ



આકૃતિ 3.28 લોજીક ડાયાગ્રામ : 8 થી 1 મલ્ટીપ્લેક્ષર

3.13.5 મલ્ટીપ્લેક્ષર ICs (Multiplexer ICs)

નં.	IC નંબર	IC નો પ્રકાર
1.	74150	16-ઇનપુટ
2.	74151	8- ઇનપુટ
3.	74152	8- ઇનપુટ
4.	74153	ડ્યુઅલ 4- ઇનપુટ
5.	74157	ક્વાડ 2- ઇનપુટ

3.13.6 મલ્ટીપ્લેક્ષરના ઉપયોગો (Applications of Multiplexer)

1. ડિજીટલ કોમ્યુનિકેશન સીસ્ટમમાં.
2. વધારે ઇનપુટ લાઇનમાંથી એક લાઇન પસંદ કરવાના ડેટા સીલેક્ટર તરીકે.
3. કોમ્બીનેશનલ લોજીક સરકિટના ઇમ્પ્લીમેન્ટેશનમાં.
4. ટેલીફોન અને ઇન્ટરકોમ સીસ્ટમમાં.
5. D ટુ A કન્વર્ટર અને A ટુ D કન્વર્ટરમાં.
6. ટાઇમ મલ્ટીપ્લેક્ષીંગ સીસ્ટમમાં.
7. ફ્રીકવન્સી મલ્ટીપ્લેક્ષીંગ સીસ્ટમમાં.
8. ડેટા લોગર તરીકે.
9. ડેટા એક્વીઝીશન સીસ્ટમમાં.

3.14 ડીમલ્ટીપ્લેક્ષર (Demultiplexer)

3.14.1 ડીમલ્ટીપ્લેક્ષર શું છે ? (What is demultiplexer ?)

ડીમલ્ટીપ્લેક્ષર એ કોમ્બીનેશનલ લોજીક સરકિટ છે જે ડિજીટલ માહિતીને ઇનપુટ લાઇનમાં રિસીવ કરીને n-આઉટપુટ લાઇનમાંથી કોઇપણ એક ઉપર મૂકે છે. ડીમલ્ટીપ્લેક્ષરનો અર્થ વન ટુ મેની (એકમાંથી વધારે) થાય છે. જે આઉટપુટ લાઇન ઉપર માહિતી મોકલવી હોય તેને પસંદ કરવા માટે સીલેક્ટ સીગ્નલ અથવા કંટ્રોલ સીગ્નલનો ઉપયોગ થાય છે. ડીમલ્ટીપ્લેક્ષરનું સામાન્ય બંધારણ આકૃતિ 3.29 માં દર્શાવેલ છે.

આપેલ આઉટપુટ લાઇન n માટે જરૂરી સીલેક્ટ લાઇન m ની સંખ્યા નીચેના સૂત્રની મદદથી મેળવી શકાય છે.

$$2^m = n$$

- જો આઉટપુટ લાઇન $(n) = 2$ તો સીલેક્ટ લાઇન $(m) = 1$.
- જો આઉટપુટ લાઇન $(n) = 4$ તો સીલેક્ટ લાઇન $(m) = 2$.
- જો આઉટપુટ લાઇન $(n) = 8$ તો સીલેક્ટ લાઇન $(m) = 3$.



આકૃતિ 3.29 ડીમલ્ટીપ્લેક્ષરનું સામાન્ય બંધારણ

3.14.2 1 થી 2 ડીમલ્ટીપ્લેક્ષર (1 to 2 Demultiplexer)

1 થી 2 ડિમલ્ટીપ્લેક્ષર એ સૌથી નાનું ડિમલ્ટીપ્લેક્ષર છે. 1 થી 2 ડિમલ્ટીપ્લેક્ષરનો બ્લોક ડાયાગ્રામ આકૃતિ 3.30 માં દર્શાવેલ છે. તેમાં એક ઇનપુટ લાઇન (D), બે આઉટપુટ લાઇન $(Y_0$ & $Y_1)$ અને એક સીલેક્ટ ઇનપુટ (S_0) છે.

1 થી 2 ડિમલ્ટીપ્લેક્ષરનો લોજીક ડાયાગ્રામ આકૃતિ 3.49 માં દર્શાવેલ છે. એક ઇનપુટ લાઇન (D) ને એન્ડ ગેટના એક ઇનપુટ તરીકે આપવામાં આવે છે. સીલેક્ટ ઇનપુટને ડીકોડ કરી ચોક્કસ એન્ડ ગેટને પસંદ કરવામાં આવે છે.

- જો $S_0 = 0$ હોય તો આઉટપુટ Y_0 સાથે સંકળાયેલો એન્ડ ગેટ ઇનેબલ થાય છે. આથી, $Y_0 = D$.
- જો $S_0 = 1$ હોય તો આઉટપુટ Y_1 સાથે સંકળાયેલો એન્ડ ગેટ ઇનેબલ થાય છે. આથી, $Y_1 = D$.



Input	Select Input	Output	
	S_0	Y_1	Y_0
D	0	0	D
D	1	D	0



આકૃતિ 3.30 1 થી 2 ડિમલ્ટીપ્લેક્ષર : બ્લોક ડાયાગ્રામ, ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ

ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ ઉપરથી 1 થી 2 ડિમલ્ટીપ્લેક્ષરનું બુલીયન એક્સપ્રેશન નીચે મુજબ લખી શકાય છે;

$$Y_0 = D\bar{S_0}$$
$$Y_1 = DS_0$$

3.14.3 1 થી 4 ડીમલ્ટીપ્લેક્ષર (1 to 4 Demultiplexer)

1 થી 4 ડિમલ્ટીપ્લેક્ષરનો બ્લોક ડાયાગ્રામ આકૃતિ 3.31 માં દર્શાવેલ છે. તેમાં એક ઇનપુટ લાઇન (D), ચાર આઉટપુટ લાઇન $(Y_0, Y_1, Y_2$ & $Y_3)$ અને બે સીલેક્ટ ઇનપુટ $(S_0$ & $S_1)$ છે.





Input	Select Inputs		Output			
	S_1	S_0	Y_3	Y_2	Y_1	Y_0
D	0	0	0	0	0	D
D	0	1	0	0	D	0
D	1	0	0	D	0	0
D	1	1	D	0	0	0

આકૃતિ 3.31 1 થી 4 ડિમલ્ટીપ્લેક્ષર : બ્લોક ડાયાગ્રામ, ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ

1 થી 4 ડિમલ્ટીપ્લેક્ષરનો લોજીક ડાયાગ્રામ આકૃતિ 3.31 માં દર્શાવેલ છે. એક ઈનપુટ લાઈન (D) ને એન્ડ ગેટના એક ઈનપુટ તરીકે આપવામાં આવે છે. સીલેક્ટ ઈનપુટ (S_0 & S_1) ને ડીકોડ કરી ચોક્કસ એન્ડ ગેટને પસંદ કરવામાં આવે છે.

- જો $S_1S_0 = 00$ હોય તો આઉટપુટ Y_0 સાથે સંકળાયેલો એન્ડ ગેટ ઈનેબલ થાય છે. આથી, $Y_0 = D$.
- જો $S_1S_0 = 01$ હોય તો આઉટપુટ Y_1 સાથે સંકળાયેલો એન્ડ ગેટ ઈનેબલ થાય છે. આથી, $Y_1 = D$.
- જો $S_1S_0 = 10$ હોય તો આઉટપુટ Y_2 સાથે સંકળાયેલો એન્ડ ગેટ ઈનેબલ થાય છે. આથી, $Y_2 = D$.
- જો $S_1S_0 = 11$ હોય તો આઉટપુટ Y_3 સાથે સંકળાયેલો એન્ડ ગેટ ઈનેબલ થાય છે. આથી, $Y_3 = D$.

ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ ઉપરથી 1 થી 4 ડિમલ્ટીપ્લેક્ષરનું બુલીયન એક્સપ્રેશન નીચે મુજબ લખી શકાય છે;

$$Y_0 = D\,\bar{S}_1\bar{S}_0 \qquad Y_1 = D\,\bar{S}_1S_0$$
$$Y_2 = D\,S_1\bar{S}_0 \qquad Y_3 = D\,S_1S_0$$

3.14.4 1 થી 8 ડીમલ્ટીપ્લેક્ષર (1 to 8 Demultiplexer)

1 થી 8 ડિમલ્ટીપ્લેક્ષરનો બ્લોક ડાયાગ્રામ આકૃતિ 3.33 માં દર્શાવેલ છે.

તેમાં એક ઈનપુટ લાઈન (D), આઠ આઉટપુટ લાઈન (Y_0 to Y_7) અને ત્રણ સીલેક્ટ ઈનપુટ (S_0, S_1 & S_2) છે. જે આકૃતિ 3.34 માં દર્શાવેલ છે.



આકૃતિ 3.33 1 થી 8 ડિમલ્ટીપ્લેક્ષરનો બ્લોક ડાયાગ્રામ



આકૃતિ 3.34 1 થી 8 ડિમલ્ટીપ્લેક્ષરનો લોજીક ડાયાગ્રામ

Input	Select Inputs			Output							
	S_2	S_1	S_0	Y_7	Y_6	Y_5	Y_4	Y_3	Y_2	Y_1	Y_0
D	0	0	0	0	0	0	0	0	0	0	D
D	0	0	1	0	0	0	0	0	0	D	0
D	0	1	0	0	0	0	0	0	D	0	0
D	0	1	1	0	0	0	0	D	0	0	0
D	1	0	0	0	0	0	D	0	0	0	0
D	1	0	1	0	0	D	0	0	0	0	0
D	1	1	0	0	D	0	0	0	0	0	0
D	1	1	1	D	0	0	0	0	0	0	0

3.15 ડીકોડર (Decoder)

3.15.1 ડીકોડર શું છે ? (What is decoder ?)

ડિકોડર એક એવી કોમ્બીનેશનલ લોજીક સરકિટ છે જે n-બીટના બાયનરી ઇનપુટ લાઇનને મહત્તમ 2^n-બાયનરી આઉટપુટ લાઇનમાં ફેરવે છે. આનો અર્થ, ડિકોડર એ મલ્ટી ઇનપુટ મલ્ટી આઉટપુટ વાળી કોમ્બીનેશનલ લોજીક સરકિટ છે જે કોડેડ ઇનપુટ ડેટાને કોડેડ આઉટપુટ ડેટામાં ફેરવે છે. ડીકોડરનું સામાન્ય બંધારણ આકૃતિ 3.35 માં દર્શાવેલ છે.



આકૃતિ 3.35 ડીકોડરનું સામાન્ય બંધારણ

3.15.2 2 થી 4 ડીકોડર (2 to 4 Decoder)

2 થી 4 ડીકોડરનો બ્લોક ડાયાગ્રામ, ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ આકૃતિ 3.36 માં દર્શાવેલ છે. તેમાં બે ઇનપુટ A અને B છે જેને ચાર આઉટપુટ D_0, D_1, D_2 અને D_3 માં ડીકોડ કરવામાં આવે છે. દરેક આઉટપુટ 2-ઇનપુટ વેરીએબલનો શક્ય મીનટર્મ દર્શાવે છે. બે ઇન્વર્ટરનો ઉપયોગ બે ઇનપુટના કોમ્પ્લીમેન્ટ બનાવવા અને ચાર એન્ડ ગેટ ચાર શક્ય મીનટર્મ બનાવે છે.



Inputs		Outputs			
A	B	D_3	D_2	D_1	D_0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0



આકૃતિ 3.36 2 થી 4 ડીકોડર : બ્લોક ડાયાગ્રામ, ટ્રુથ ટેબલ અને લોજીક ડાયાગ્રામ

3.15.3 3 થી 8 ડીકોડર (3 to 8 Decoder)

3 થી 8 ડીકોડરનો બ્લોક ડાયાગ્રામ અને લોજીક ડાયાગ્રામ આકૃતિ 3.37 (a) & (b) માં દર્શાવેલ છે. તેમાં ત્રણ ઇનપુટ A, B અને C છે જેને આઠ આઉટપુટ D_0 થી D_7 માં ડીકોડ કરવામાં આવે છે.

દરેક આઉટપુટ 3-ઇનપુટ વેરીએબલનો શક્ય મીનટર્મ દર્શાવે છે. ત્રણ ઇન્વર્ટરનો ઉપયોગ ત્રણ ઇનપુટના કોમ્પ્લીમેન્ટ બનાવવા અને આઠ એન્ડ ગેટ આઠ શક્ય મીનટર્મ બનાવે છે.



આકૃતિ 3.37 (a) 3 થી 8 ડીકોડર : બ્લોક ડાયાગ્રામ

ઇનપુટ			આઉટપુટ							
A	B	C	D_7	D_6	D_5	D_4	D_3	D_2	D_1	D_0
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0



આકૃતિ 3.37 (b) 3 થી 8 ડીકોડર : લોજીક ડાયાગ્રામ

3.15.4 BCD થી સેવન સેગમેન્ટ ડીકોડર (BCD to Seven Segment Decoder)

BCD થી સેવન સેગમેન્ટ ડીકોડર એ સેવન સેગમેન્ટ ડીસ્પ્લેને ડ્રાઇવ કરવા માટે થાય છે. સૌપ્રથમ, આપણે સેવન સેગમેન્ટ ડીસ્પ્લે અને તેના પ્રકાર વિશે અભ્યાસ કરીશું.

3.15.4.1 સેવન સેગમેન્ટ ડીસ્પ્લે (Seven Segment LED Display)

સેવન સેગમેન્ટ ડીસ્પ્લેમાં સાત LED હોય છે. આ સાત LED આકૃતિ 3.38 માં દર્શાવ્યા પ્રમાણે સેવન સેગમેન્ટમાં લંબચોરસ બને તે રીતે ગોઠવેલી હોય છે. દરેક LED સેગમેન્ટ તરીકે ઓળખાય છે. આ દરેક LED ને a થી b સુધીના મૂળાક્ષરોથી દર્શાવવામાં આવે છે. જુદી જુદી LED ને ફોરવર્ડ બાયસ આપીને 0 થી 9 સુધીના અંકો ડીસ્પ્લે પર દર્શાવી શકાય છે. એટલે કે જે અંકને ડીસ્પ્લે પર પ્રદર્શિત કરવાનો હોય તેને સંલગ્ન LED ના જૂથને ફોરવર્ડ બાયસ આપવામાં આવે છે.



આકૃતિ 3.38 સેવન સેગમેન્ટ LED ડીસ્પ્લે

ઉદાહરણ :

1. 5 અંક દર્શાવવા માટે; a, f, g, c અને d ને ફોરવર્ડ બાયસ કરવામાં આવે છે.
2. 0 અંક દર્શાવવા માટે; a, b, c, d, e અને f ને ફોરવર્ડ બાયસ કરવામાં આવે છે.

3.15.4.1.1 કોમન એનોડ ટાઇપ સેવન સેગમેન્ટ ડીસ્પ્લે

આ પ્રકારના સેવન સેગમેન્ટ ડીસ્પ્લેમાં સાતેય LEDs ના એનોડને ભેગા જોડવામાં આવે છે. આ કોમન એનોડ છેડાને બહાર કાઢવામાં આવે છે અને તેને $+V_{CC}$ સાથે જોડવામાં આવે છે. જે સેગમેન્ટને ડીસ્પલે કરવાનો છે તેનો કેથોડ કરંટ લીમીટીંગ રેઝીસ્ટર R મારફતે ગ્રાઉન્ડ સાથે જોડવામાં આવે છે. કોમન એનોડ ટાઇપ સેવન સેગમેન્ટ ડીસ્પ્લેની આકૃતિ 3.39 માં દર્શાવેલ છે.



આકૃતિ 3.39 કોમન એનોડ ટાઇપ સેવન સેગમેન્ટ ડીસ્પ્લે

3.15.4.1.2 કોમન કેથોડ ટાઇપ સેવન સેગમેન્ટ ડીસ્પ્લે

આ પ્રકારના સેવન સેગમેન્ટ ડીસ્પ્લેમાં સાતેય LEDs ના કેથોડને ભેગા જોડવામાં આવે છે. આ કોમન કેથોડ છેડાને બહાર કાઢવામાં આવે છે અને તેને ગ્રાઉન્ડ સાથે જોડવામાં આવે છે. જે સેગમેન્ટને ડીસ્પલે કરવાનો છે તેનો એનોડ કરંટ લીમીટીંગ રેઝીસ્ટર R મારફતે $+V_{CC}$ સાથે જોડવામાં આવે છે.



આકૃતિ 3.40 કોમન કેથોડ ટાઇપ સેવન સેગમેન્ટ ડીસ્પ્લે



આકૃતિ 3.41 BCD થી સેવન સેગમેન્ટ ડીકોડર

3.15.4.2 BCD થી સેવન સેગમેન્ટ ડીકોડર : બ્લોક ડાયાગ્રામ અને ટ્રુથ ટેબલ

BCD થી સેવન સેગમેન્ટ ડીકોડરનો બ્લોક ડાયાગ્રામ આકૃતિ 3.41 માં દર્શાવેલ છે. તેમાં ચાર BCD ઇનપુટ છે; A, B, C અને D જેમને સાત આઉટપુટ a થી g માં ડીકોડ કરવામાં આવે છે. દરેક આઉટપુટ સેવન સેગમેન્ટ ડીસ્પલેનો એક સેગમેન્ટ બતાવે છે. કોમન એનોડ અને કોમન કેથોડ પ્રકારના BCD થી સેવન સેગમેન્ટ ડીકોડરનો ટ્રુથ ટેબલ નીચે ટેબલમાં બતાવેલ છે.

કોમન એનોડ પ્રકારના BCD થી સેવન સેગમેન્ટ ડીકોડર

ડેસીમલ ડીજીટ	BCD ઇનપુટ				સેવન સેગમેન્ટ આઉટપુટ						
	A	B	C	D	a	b	c	d	e	f	g
0	0	0	0	0	0	0	0	0	0	0	1
1	0	0	0	1	1	0	0	1	1	1	1
2	0	0	1	0	0	0	1	0	0	1	0
3	0	0	1	1	0	0	0	0	1	1	0
4	0	1	0	0	1	0	0	1	1	0	0
5	0	1	0	1	0	1	0	0	1	0	0
6	0	1	1	0	0	1	0	0	0	0	0
7	0	1	1	1	0	0	0	1	1	1	1
8	1	0	0	0	0	0	0	0	0	0	0
9	1	0	0	1	0	0	0	0	1	0	0

કોમન કેથોડ પ્રકારના BCD થી સેવન સેગમેન્ટ ડીકોડર

ડેસીમલ ડીજીટ	BCD ઇનપુટ				સેવન સેગમેન્ટ આઉટપુટ						
	A	*B*	*C*	*D*	*a*	*b*	*c*	*d*	*e*	*f*	*g*
0	0	0	0	0	1	1	1	1	1	1	0
1	0	0	0	1	0	1	1	0	0	0	0
2	0	0	1	0	1	1	0	1	1	0	1
3	0	0	1	1	1	1	1	1	0	0	1
4	0	1	0	0	0	1	1	0	0	1	1
5	0	1	0	1	1	0	1	1	0	1	1
6	0	1	1	0	1	0	1	1	1	1	1
7	0	1	1	1	1	1	1	0	0	0	0
8	1	0	0	0	1	1	1	1	1	1	1
9	1	0	0	1	1	1	1	1	0	1	1

3.15.5 ડીકોડરના ઉપયોગો (Applications of Decoder)

1. કોમ્બીનેશનલ લોજીક સરકિટ ઇમ્પલીમેન્ટ કરવા માટે.
2. BCD ને સેવન સેગમેન્ટ કોડમાં ફેરવવા માટે.
3. મેમરીમાં ચોક્કસ રજીસ્ટર પસંદ કરવા માટે.

3.15.6 ડીકોડર અને મલ્ટીપ્લેક્ષર વચ્ચેની સરખામણી (Comparison between Decoder and Multiplexer)

નં.	ઢીકોડર	મલ્ટીપ્લેક્ષર
1.	તેમાં n-ઇનપુટ લાઇન અને 2^n આઉટપુટ લાઇન હોય છે.	તેમાં n-ઇનપુટ લાઇન અને એક આઉટપુટ લાઇન હોય છે.
2.	સીલેક્ટ ઇનપુટ (કંટ્રોલ લાઇન) હાજર નથી.	તેમાં સીલેક્ટ ઇનપુટ (કંટ્રોલ લાઇન) હોય છે. આપેલી n-ઇનપુટ લાઇન માટે, સીલેક્ટ ઇનપુટ m ની સંખ્યા નીચેના સમીકરણની મદદથી મેળવી શકાય છે; $2^m = n$
3.	જરૂરી આઉટપુટ લાઇનની પસંદગી ઇનપુટના કોમ્બીનેશન ઉપર આધાર રાખે છે. દરેક આઉટપુટ લાઇન એક મીનટર્મ દર્શાવે છે.	ચોક્કસ ઇનપુટ લાઇનને સીલેક્ટ ઇનપુટના સેટની મદદથી પસંદ કરવામાં આવે છે. પસંદ કરેલી ઇનપુટ લાઇનનો ડેટા આઉટપુટ લાઇનમાં જાય છે.

3.16 એન્કોડર (Encoder)

3.16.1 એન્કોડર શું છે ? (What is encoder ?)

એન્કોડર એ કોમ્બીનેશનલ લોજીક સરકિટ છે જે 2^n-ઇનપુટ લાઇનને n-આઉટપુટ લાઇનમાં ફેરવે છે. આનો અર્થ, એન્કોડર ડીકોડર કરતાં ઉલટું કાર્ય કરે છે. એટલે કે તે ઇનપુટ ડેટાને એન્કોડ કરે છે. એન્કોડર સરકિટનું સામાન્ય બંધારણ આકૃતિ 3.42 માં દર્શાવેલ છે.



આકૃતિ 3.42 એન્કોડરનું સામાન્ય બંધારણ

3.16.2 ઓક્ટલ થી બાઇનરી (8 to 3) એન્કોડર

ઓક્ટલ થી બાયનરી એન્કોડરને આઠ ઇનપુટ લાઇન અને ત્રણ આઉટપુટ લાઇન છે. ડીકોડેડ ઓક્ટલ ડેટા એન્કોડરના ઇનપુટ તરીકે કાર્ય કરે છે જ્યારે એન્કોડેડ આઉટપુટ ત્રણ આઉટપુટ લાઇન ઉપર મળે છે. આ પ્રકારનું એન્કોડર 3 થી 8 ડીકોડરથી તદ્દન ઉલટું કાર્ય કરે છે. ઓક્ટલ થી બાયનરી એન્કોડરનો લોજીક ડાયાગ્રામ આકૃતિ 3.43 માં દર્શાવેલ છે.

તેમાં ત્રણ 4-ઇનપુટ વાળા ઓર ગેટ છે. તેના જોડાણ એવી રીતે કરવામાં આવે છે કે જેથી કોઇપણ સમયે માત્ર એક જ ઇનપુટ 1 થાય. આનો અર્થ, જો લાઇન D_3 લોજીક લેવલ 1 ઉપર હોય અને બીજા બધા ઇનપુટ 0 ઉપર હોય ત્યારે ત્રણ આઉટપુટ લાઇન ઉપર 011 મળશે. 8 થી 3 એન્કોડર માટેનું ટ્રુથ ટેબલ નીચે ટેબલમાં દર્શાવેલ છે.



આકૃતિ 3.43 ઓક્ટલ થી બાયનરી એન્કોડરનો લોજીક ડાયાગ્રામ

ઓક્ટલ ઈનપુટ								બાયનરી આઉટપુટ		
D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7	Y_2	Y_1	Y_0
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1

3.16.3 ડેસીમલ થી BCD એન્કોડર (Decimal to BCD Encoder)

ડેસીમલ થી BCD એન્કોડરને દસ ઈનપુટ લાઈન અને ચાર આઉટપુટ લાઈન છે. ડેસીમલ ડેટા એન્કોડરના ઈનપુટ તરીકે કાર્ય કરે છે જ્યારે બાયનરી એન્કોડેડ ડેસીમલ આઉટપુટ ચાર આઉટપુટ લાઈન ઉપર મળે છે. ડેસીમલ થી BCD એન્કોડરનો લોજીક ડાયાગ્રામ આકૃતિ 3.63 માં દર્શાવેલ છે. તેમાં ચાર 4-ઈનપુટ વાળા ઓર ગેટ છે. તેના જોડાણ એવી રીતે કરવામાં આવે છે કે જેથી કોઈપણ સમયે માત્ર એક જ ઈનપુટ 1 થાય. આનો અર્થ, જો લાઈન D_3 લોજીક લેવલ 1 ઉપર હોય અને બીજા બધા ઈનપુટ 0 ઉપર હોય ત્યારે ચાર આઉટપુટ લાઈન ઉપર 0011 મળશે. ડેસીમલ થી BCD એન્કોડર માટેનું ટ્રુથ ટેબલ નીચે ટેબલમાં દર્શાવેલ છે.

ડેસીમલ ડીજીટ	ડેસીમલ ઈનપુટ										બાયનરી આઉટપુટ			
	D_0	D_1	D_2	D_3	D_4	D_5	D_6	D_7	D_8	D_9	Y_3	Y_2	Y_1	Y_0
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	0	0	0	0	0	1
2	0	0	1	0	0	0	0	0	0	0	0	0	1	0
3	0	0	0	1	0	0	0	0	0	0	0	0	1	1
4	0	0	0	0	1	0	0	0	0	0	0	1	0	0
5	0	0	0	0	0	1	0	0	0	0	0	1	0	1
6	0	0	0	0	0	0	1	0	0	0	0	1	1	0
7	0	0	0	0	0	0	0	1	0	0	0	1	1	1
8	0	0	0	0	0	0	0	0	1	0	1	0	0	0
9	0	0	0	0	0	0	0	0	0	1	1	0	0	1



આકૃતિ 3.44 ડેસીમલ થી BCD એન્કોડરનો લોજીક ડાયાગ્રામ

3.16.4 એન્કોડરના ઉપયોગો (Applications of Encoder)

1. માઇક્રોપ્રોસેસર, કોમ્પ્યુટર વગેરેમાં.

Assignment Worksheet (Most IMP Questions)

1. બુલિયન એલ્જબ્રાના વિવિધ નિયમો સમજાવો.

જવાબ :

પ્રકરણ 4

સીક્વન્શીયલ સરકિટ્સ (Sequential Circuits)

4.1 લેવલ ટ્રિગરિંગ અને એડ્જ ટ્રિગરિંગ (Level Triggering and Edge Triggerning)
4.2 સીક્વન્શીયલ સરકિટ (Sequential Circuit)
4.3 ફ્લીપ ફ્લોપ (Flip Flop)
4.4 શીફ્ટ રજીસ્ટર (Shift Register)
4.5 કાઉન્ટર (Counters)
4.6 એસીન્ક્રોનસ કાઉન્ટર અથવા રીપલ કાઉન્ટર (Asynchronous Counter or Ripple Counter)
4.7 સીન્ક્રોનસ કાઉન્ટર અથવા પેરેલલ કાઉન્ટર (Synchronous Counter or Parallel Counter)
4.8 એસીન્ક્રોનસ કાઉન્ટર અને સીન્ક્રોનસ કાઉન્ટર વચ્ચેની સરખામણી (Comparison between Asynchronous Counter and Synchronous Counter)
4.9 કાઉન્ટરના ઉપયોગો (Applications of Counters)
Assignment Worksheet (Most IMP Questions)

4.1 લેવલ ટ્રિગરિંગ અને એડ્જ ટ્રિગરિંગ (Level Triggering and Edge Triggerning)

સીક્વન્શીયલ સરકિટમાં, આઉટપુટ એ ટ્રિગરિંગ પ્રમાણે બદલાય છે. ક્લોક પલ્સ અથવા સિગ્નલમાં બે લેવલ હોય છે; એક હાઈ લેવલ (V_H) અને બીજું લો લેવલ (V_L). આ લેવલના આધારે ટ્રિગરિંગનો પ્રકાર નક્કી થાય છે; બે પ્રકારના ટ્રિગરિંગ છે;

1. **લેવલ ટ્રિગરિંગ :** લેવલ ટ્રિગરિંગમાં, હાઈ વોલ્ટેજથી લો વોલ્ટેજ અથવા લો વોલ્ટેજ થી હાઈ વોઈલેજમાં સંક્રમણ દરમિયાન સીક્વન્શીયલ સરકિટનું આઉટપુટ બદલાય છે; બે પ્રકારના લેવલ ટ્રિગરિંગ છે;
   - **(a)** હાઈ લેવલ ટ્રિગરિંગ
   - **(b)** લો લેવલ ટ્રિગરિંગ.
2. **એડ્જ ટ્રિગરિંગ :** એડ્જ ટ્રિગરિંગમાં, હાઈ વોલ્ટેજ સમયગાળા અથવા લો વોલ્ટેજ સમયગાળા દરમિયાન સીક્વન્શીયલ સરકિટનું આઉટપુટ બદલાય છે; બે પ્રકારના એડ્જ ટ્રિગરિંગ છે;
   - **(a)** પોઝીટીવ એડ્જ ટ્રિગરિંગ
   - **(b)** નેગેટીવ એડ્જ ટ્રિગરિંગ.



આકૃતિ 4.1 લેવલ ટ્રિગરિંગ અને એડ્જ ટ્રિગરિંગ

4.2 સીક્વન્શીયલ સરકિટ (Sequential Circuit)

4.2.1 સીક્વન્શીયલ સરકિટનો બ્લોક ડાયાગ્રામ (Block Diagram of Sequential Circuit)

જે સરકિટમાં મેમરી એલીમેન્ટની સહાયતા વડે ઈનપુટ વેરીએબલના ચોક્કસ કોમ્બીનેશન માટે ઘણા બધા લોજીક ગેટને એકબીજા સાથે જોડી જોઈતો આઉટપુટ મેળવવામાં આવે તેને સીક્વન્શીયલ લોજીક સરકિટ કહે છે.

સીક્વન્શીયલ સરકિટ નો બ્લોક ડાયાગ્રામ આકૃતિ 4.1 માં દર્શાવેલ છે. તેને ફાઈનાઈટ સ્ટેટ મશીન (FSM) તરીકે પણ ઓળખવામાં આવે છે.

સીક્વન્શીયલ સરકિટમાં હાલનું સ્ટેટસ એ મેમરી એલીમેન્ટમાં સંગ્રહાયેલી માહિતી ઉપર આધાર રાખે છે. આ હાલનું સ્ટેટસ અને ઈનપુટ સીગ્નલ સીક્વન્શીયલ સરકિટના પછીના સ્ટેજનું આઉટપુટ નક્કી કરે છે.

આકૃતિ 4.2 માં n-ઈનપુટ વેરીએબલવાળી સીક્વન્શીયલ સરકિટ આઉટપુટ વેરીએબલ ઉત્પન્ન કરે છે. m-આઉટપુટને મેમરી એલીમેન્ટ મારફતે ઈનપુટમાં ફીડબેક કરવામાં આવે છે.

ઉદાહરણ : ફ્લીપ ફ્લોપ, શીફ્ટ રજીસ્ટર, કાઉન્ટર વગેરે.



આકૃતિ 4.2 સીક્વન્શીયલ સરકિટનોબ્લોક ડાયાગ્રામ

4.2.2 કોમ્બીનેશનલ સરકિટ અને સીક્વન્શીયલ સરકિટ વચ્ચેની સરખામણી (Comparison between Combinational Circuit and Sequential Circuit)

નં.	મુદ્દો	કોમ્બીનેશનલ સરકિટ	સીક્વન્શીયલ સરકિટ
1.	આઉટપુટ વેરીએબલ	દરેક ક્ષણે આઉટપુટ વેરીએબલની કિંમત ઈનપુટ વેરીએબલના કોમ્બીનેશન ઉપર આધાર રાખે છે.	આઉટપુટ વેરીએબલ માત્ર ઈનપુટ વેરીએબલ ઉપર આધાર ન રાખતા તે ઈનપુટ વેરીએબલના ભૂતકાળ ઉપર પણ રાખે છે.
2.	મેમરી એલીમેન્ટ	મેમરી એલીમેન્ટની જરૂર નથી.	ઈનપુટ વેરીએબલનો ભૂતકાળ યાદ રાખવા માટે મેમરી એલીમેન્ટની જરૂર પડે છે.
3.	સ્પીડ	ફાસ્ટ	સ્લો
4.	ડીઝાઈન	ડીઝાઈન કરવી સરળ છે.	મેમરી એલીમેન્ટની હાજરીને કારણે ડીઝાઈન કરવી અઘરી છે.
5.	હાર્ડવેરની જરૂરીયાત	ઓછી	વધારે
6.	કિંમત	ઓછી	વધારે
7.	ઉદાહરણ	એડર, સબટ્રેક્ટર, એન્કોડર, ડીકોડર, મલ્ટીપ્લેક્ષર વગેરે.	ફ્લીપ ફ્લોપ, શીફ્ટ રજીસ્ટર, કાઉન્ટર વગેરે.

4.3 ફ્લીપ ફ્લોપ (Flip Flop)

4.3.1 ફ્લીપ ફ્લોપ શું છે ? (What is flip flop ?)

ફ્લીપ ફ્લોપ એક પ્રકારની સીક્વન્શીયલ સરકિટ છે. તેનું મુખ્ય કાર્ય તેના ઈનપુટને પ્રોસેસ કરી અમુક નિશ્ચિત સમયે તેના આઉટપુટને બદલવાનું છે. આનો અર્થ, તે તેના આઉટપુટને સતત બદલતું નથી. ફ્લીપ ફ્લોપ એ એડ્જ સેન્સીટીવ અથવા એડ્જ ટ્રીગર્ડ ડીવાઈસ છે.

4.3.2 ફ્લીપ ફ્લોપના પ્રકાર (Types of Flip Flops)

ફ્લીપ ફ્લોપના જુદા જુદા પ્રકાર નીચે બતાવેલ છે;

1. RS ફ્લીપ ફ્લોપ
2. ટોગલ ફ્લીપ ફ્લોપ
3. D ફ્લીપ ફ્લોપ
4. JK ફ્લીપ ફ્લોપ

4.3.3 RS ફ્લીપ ફ્લોપ (RS Flip Flop)

RS ફ્લીપ ફ્લોપ એ એક રીસેટ-સેટ ફ્લીપ ફ્લોપ છે. તેને SR ફ્લીપ ફ્લોપ તરીકે પણ ઓળખવામાં આવે છે. RS ફ્લીપ ફ્લોપનો સીમ્બોલ આકૃતિ 4.3 (a) માં બતાવેલ છે. તેમાં બે ઈનપુટ R (રીસેટ) & S (સેટ) અને બે આઉટપુટ Q & $\bar{Q}$ હોય છે. આઉટપુટ ટર્મીનલ Q & $\bar{Q}$ એ એકબીજાના કોમ્પ્લીમેન્ટ છે.



આકૃતિ 4.3 (a) RS ફ્લીપ ફ્લોપનો સીમ્બોલ

4.3.3.1 નોર ગેટની મદદથી RS ફ્લીપ ફ્લોપ (RS Flip Flop Using NOR Gates)

નોર ગેટની મદદથી RS ફ્લીપ ફ્લોપનો લોજીક ડાયાગ્રામ આકૃતિ 4.3 (b) માં દર્શાવેલ છે. અહીં જોઈ શકાય છે કે એક નોર ગેટનો આઉટપુટ એ બીજા નોર ગેટમાં ઈનપુટ તરીકે ફીડબેક થાય છે. *નોર ગેટ માટે એ યાદ રાખવું જરૂરી છે કે તેનો આઉટપુટ 0 ત્યારે થાય જ્યારે તેનો કોઈપણ એક અથવા બંને ઈનપુટ 1 હોય.* નોર ગેટની મદદથી RS ફ્લીપ ફ્લોપનું કાર્ય સમજવા માટે નીચેના ચાર કેસ ધ્યાનમાં લો;



R	S	Q_{n+1}	$\bar{Q}_{n+1}$	કોમેન્ટ
1	0	0	1	રીસેટ
0	1	1	0	સેટ
0	0	Q_n	$\bar{Q}_n$	કોઈ બદલાવ નહીં
1	1	?	?	પરમીટ નથી

આકૃતિ 4.3 (b) નોર ગેટની મદદથી RS ફ્લીપ ફ્લોપ

1. **Case – 1 : $R = 1$ & $S = 0$:** આ સ્થિતિમાં, પ્રથમ નોર ગેટનો આઉટપુટ $Q = 0$ છે. આ લોજીક 0 એ બીજા નોર ગેટમાં ઈનપુટ તરીકે કાર્ય કરે છે. આથી, બીજા નોર ગેટનો આઉટપુટ હાઈ (i.e. $\bar{Q} = 1$) થાય છે. આનો અર્થ, ફ્લીપ ફ્લોપ રીસેટ છે.
2. **Case – 2 : $R = 0$ & $S = 1$:** આ સ્થિતિમાં, બીજા નોર ગેટનો આઉટપુટ લો (i.e. $\bar{Q} = 0$) થાય છે. આ લોજીક 0 પ્રથમ નોર ગેટ માટે ઈનપુટ તરીકે કાર્ય કરે છે. આથી, આથી, પ્રથમ નોર ગેટનો આઉટપુટ હાઈ (i.e. $Q = 1$) થાય છે. આનો અર્થ, ફ્લીપ ફ્લોપ સેટ છે.

3. **Case – 3 : $R = 0$ & $S = 0$:** આ સ્થિતિમાં, ફ્લીપ ફ્લોપનો આઉટપુટ જે તે સ્થિતિમાં જ રહે છે. આનો અર્થ, આઉટપુટમાં કોઇ જાતનો બદલાવ થતો નથી.
4. **Case – 4 : $R = 1$ & $S = 1$:** આ સ્થિતિમાં, બંને આઉટપુટ 0 થાય છે જે સ્વીકાર્ય નથી. કારણ કે Q અને $\bar{Q}$ એકબીજાના કોમ્પ્લીમેન્ટ છે. આથી આ ઇનપુટ કોમ્બીનેશન પરમીટ નથી.

4.3.3.2 નેન્ડ ગેટની મદદથી RS ફ્લીપ ફ્લોપ (RS Flip Flop Using NAND Gates)

નેન્ડ ગેટની મદદથી RS ફ્લીપ ફ્લોપનો લોજીક ડાયાગ્રામ આકૃતિ 4.5 માં દર્શાવેલ છે. અહીં જોઇ શકાય છે કે એક નેન્ડ ગેટનો આઉટપુટ એ બીજા નેન્ડ ગેટમાં ઇનપુટ તરીકે ફીડબેક થાય છે. *નેન્ડ ગેટ માટે એ યાદ રાખવું જરૂરી છે કે તેનો આઉટપુટ 1 ત્યારે થાય જ્યારે તેનો કોઇપણ એક અથવા બંને ઇનપુટ 0 હોય.* નેન્ડ ગેટની મદદથી RS ફ્લીપ ફ્લોપનું કાર્ય સમજવા માટે નીચેના ચાર કેસ ધ્યાનમાં લો;



આકૃતિ 4.4 RS ફ્લીપ ફ્લોપનો સીમ્બોલ

1. **Case – 1 : $R = 1$ & $S = 0$:** આ સ્થિતિમાં, પ્રથમ નેન્ડ ગેટનો આઉટપુટ $Q = 1$ છે. આ લોજીક 1 એ બીજા નેન્ડ ગેટમાં ઇનપુટ તરીકે કાર્ય કરે છે. આથી, બીજા નેન્ડ ગેટનો આઉટપુટ લો (i.e. $\bar{Q} = 0$) થાય છે. આનો અર્થ, ફ્લીપ ફ્લોપ સેટ છે.
2. **Case – 2 : $R = 0$ & $S = 1$:** આ સ્થિતિમાં, બીજા નેન્ડ ગેટનો આઉટપુટ હાઇ (i.e. $\bar{Q} = 1$) થાય છે. આ લોજીક 1 પ્રથમ નેન્ડ ગેટ માટે ઇનપુટ તરીકે કાર્ય કરે છે. આથી, આથી, પ્રથમ નેન્ડ ગેટનો આઉટપુટ લો (i.e. $Q = 0$) થાય છે. આનો અર્થ, ફ્લીપ ફ્લોપ રીસેટ છે.
3. **Case – 3 : $R = 1$ & $S = 1$:** આ સ્થિતિમાં, ફ્લીપ ફ્લોપનો આઉટપુટ જે તે સ્થિતિમાં જ રહે છે. આનો અર્થ, આઉટપુટમાં કોઇ જાતનો બદલાવ થતો નથી.
4. **Case – 4 : $R = 0$ & $S = 0$:** આ સ્થિતિમાં, બંને આઉટપુટ 1 થાય છે જે સ્વીકાર્ય નથી. કારણ કે Q અને $\bar{Q}$ એકબીજાના કોમ્પ્લીમેન્ટ છે. આથી આ ઇનપુટ કોમ્બીનેશન પરમીટ નથી.



આકૃતિ 4.5 નેન્ડ ગેટની મદદથી RS ફ્લીપ ફ્લોપ

R	S	Q_{n+1}	$\bar{Q}_{n+1}$	કોમેન્ટ
1	0	1	0	સેટ
0	1	0	1	રીસેટ
1	1	Q_n	$\bar{Q}_n$	કોઇ બદલાવ નહીં
0	0	?	?	પરમીટ નથી

4.3.3.3 ક્લોક્ડ RS ફ્લીપ ફ્લોપ (Clocked RS Flip Flop)

ક્લોક્ડ RS ફ્લીપ ફ્લોપનો સીમ્બોલ અને તેનું ટ્રુથ ટેબલ આકૃતિ 4.6 (a) & (b) માં બતાવેલ છે. તે એક વધારાનો ઇનપુટ ધરાવે છે જે ક્લોક (CLK) તરીકે ઓળખાય છે અને બે એન્ડ ગેટ ધરાવે છે.

1. જ્યારે ક્લોક ઇનપુટ 0 લેવલ ઉપર છે ત્યારે બંને એન્ડ ગેટના આઉટપુટ 0 ઉપર હશે. આથી, ફ્લીપ ફ્લોપનો આઉટપુટ બદલાશે નહીં.
2. જ્યારે ક્લોક ઇનપુટ 1 લેવલ ઉપર છે ત્યારે R અને S ઇનપુટ ફ્લીપ ફ્લોપમાં દાખલ થશે અને તેનો આઉટપુટ ઇનપુટ લેવલના આધારે બદલાશે જે ટ્રુથ ટેબલમાં બતાવેલ છે.



આકૃતિ 4.6 (a) ક્લોક્ડ RS ફ્લીપ ફ્લોપનો સીમ્બોલ



CLK	R	S	Q_{n+1}	કોમેન્ટ
0	1	0	Q_n	કોઇ બદલાવ નહીં
0	0	1	Q_n	કોઇ બદલાવ નહીં
0	0	0	Q_n	કોઇ બદલાવ નહીં
1	1	0	0	રીસેટ
1	0	1	1	સેટ
1	0	0	Q_n	કોઇ બદલાવ નહીં
1	1	1	?	પરમીટ નથી

આકૃતિ 4.6 (b) ક્લોક્ડ RS ફ્લીપ ફ્લોપ અને તેનું ટ્રુથ ટેબલ

ફક્ત નેન્ડ ગેટનો ઉપયોગ કરીને ક્લોક્ડ RS ફ્લીપ ફ્લોપ



આકૃતિ 4.7 નેન્ડ ગેટનો ઉપયોગ કરીને ક્લોક્ડ RS ફ્લીપ ફ્લોપ

4.3.3.4 ટોગલ ફ્લીપ ફ્લોપ (Toggle or *T* Flip Flop)

ટોગલ અથવા *T* ફ્લીપ ફ્લોપમાં ફક્ત એક જ ઇનપુટ હોય છે. RS ફ્લીપ ફ્લોપના આઉટપુટને તેના ઇનપુટમાં ફીડબેક કરીને ટોગલ ફ્લીપ ફ્લોપ મેળવવામાં આવે છે જે આકૃતિ 4.8 માં બતાવેલ છે. ટોગલનો અર્થ જ્યારે તેના ઇનપુટ ટર્મીનલ *T* ઉપર હાઇ ઇનપુટ (i.e. 1) આપવામાં આવે છે ત્યારે તેનો આઉટપુટ તેનું સ્ટેટ બદલશે. ટોગલ ફ્લીપ ફ્લોપનો સરકિટ ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 4.8 માં બતાવેલ છે. ટ્રુથ ટેબલની મદદથી ટોગલ ફ્લીપ ફ્લોપનું કાર્ય સમજવા માટે નીચેના ચાર કેસ ધ્યાનમાં લો;



Q_n	T	Q_{n+1}	કોમેન્ટ
0	0	0	કોઇ બદલાવ નહીં
0	1	1	0 થી 1 થાય છે
1	0	1	કોઇ બદલાવ નહીં
1	1	0	1 થી 0 થાય છે

આકૃતિ 4.8 ટોગલ ફ્લીપ ફ્લોપ

1. ધારો કે $Q_n = 0$ અને $\bar{Q}_n = 1$. જ્યારે $T = 0$ હોય ત્યારે બંને એન્ડ ગેટના આઉટપુટ 0 થશે. આથી, $Q_{n+1} = 0$ અને $\bar{Q}_{n+1} = 1$ થશે.
2. જ્યારે $T = 1$ હોય ત્યારે ઉપરના એન્ડ ગેટનું આઉટપુટ 1 થાય છે. આથી, $Q_{n+1} = 1$ અને $\bar{Q}_{n+1} = 0$ થશે.
3. જ્યારે $T = 1$ હોય ત્યારે તેનું આઉટપુટ તેના આગળના સ્ટેટને જાળવી રાખશે. આનો અર્થ, $Q_{n+1} = 1$ અને $\bar{Q}_{n+1} = 0$ જ રહેશે.
4. જ્યારે $T = 1$ હોય ત્યારે નીચેના એન્ડ ગેટનું આઉટપુટ 1 થાય છે. આથી, $Q_{n+1} = 0$ અને $\bar{Q}_{n+1} = 1$ થશે.

4.3.3.5 RST ફ્લીપ ફ્લોપ (RST Flip Flop)

RST ફ્લીપ ફ્લોપમાં ટોગલ ઇનપુટની સાથે બે વધારાના ઇનપુટ હોય છે. આ બે વધારાના ઇનપુટ રીસેટ (*R*) અને સેટ (*S*) છે.

1. જ્યારે $R = 1$ હોય ત્યારે આઉટપુટ Q શૂન્ય થશે. આનો અર્થ, ટોગલ ઇનપુટ ફ્લીપ ફ્લોપના આઉટપુટ ઉપર કોઇ અસર કરશે નહીં.
2. પરંતુ, જ્યારે $S = 1$ હોય ત્યારે આઉટપુટ Q ટોગલ ઇનપુટના આધારે તેનું સ્ટેટ બદલશે. આનો અર્થ, તે ટોગલ ફ્લીપ ફ્લોપ તરીકે કાર્ય કરશે.



આકૃતિ 4.9 RST ફ્લીપ ફ્લોપ

4.3.4 *D* ફ્લીપ ફ્લોપ (D Flip Flop)

D ફ્લીપ ફ્લોપ એ ક્લોક્ડ RS ફ્લીપ ફ્લોપનું સુધારેલું ફોર્મ છે. અહીં આકૃતિ 4.10 માં જોઇ શકાય છે કે *D* ઇનપુટ એ *S* ઇનપુટ સાથે જોડેલ છે જ્યારે *D* ઇનપુટનું કોમ્પ્લીમેન્ટ એ *R* ઇનપુટ સાથે જોડેલ છે.

1. જ્યારે CLK = 0 છે ત્યારે બંને એન્ડ ગેટ ડીઝેબલ મોડમાં છે અને *D* ઇનપુટ (0 અથવા 1, i.e. X સ્ટેટ) *S* ઇનપુટમાં ટ્રાન્સમીટ થતો નથી. આથી, આઉટપુટ Q તેની છેલ્લી સ્થિતિ જાળવી રાખશે.
2. જ્યારે CLK = 1 અને $D = 0$ છે ત્યારે *R* ઇનપુટ હાઇ થશે જે બતાવે છે કે ફ્લીપ ફ્લોપ રીસેટ છે. આથી, આઉટપુટ $Q = 0$ થશે.
3. જ્યારે CLK = 1 અને $D = 1$ છે ત્યારે *S* ઇનપુટ હાઇ થશે જે બતાવે છે કે ફ્લીપ ફ્લોપ સેટ છે. આથી, આઉટપુટ $Q = 1$ થશે.



આકૃતિ 4.10 (a) *D* ફ્લીપ ફ્લોપનો સીમ્બોલ

ઉપર મુજબથી, આપણે કહી શકીએ કે D ફ્લીપ ફ્લોપ તેની છેલ્લી સ્થિતિને ત્યાં સુધી જાળવી રાખશે જ્યાં સુધી ક્લોક 1 ન થાય. આને લેચ (latch) કહે છે. આનો ઉપયોગ ડીજીટલ ઇન્સ્ટ્રુમેન્ટમાં થાય છે.



ક્લોક	D	Q_{n+1}
0	X	Q_{n+1} છેલ્લી સ્થિતિ
1	0	0
1	1	1

આકૃતિ 4.10 (b) D ફ્લીપ ફ્લોપ

4.3.5 JK ફ્લીપ ફ્લોપ (JK Flip Flop)

JK ફ્લીપ ફ્લોપ એ RS ફ્લીપ ફ્લોપનું સુધારેલુ ફોર્મ છે જેમાં બે વધારાના એન્ડ ગેટનો ઉપયોગ થાય છે જેથી તેનું પરફોર્મન્સ સુધારી શકાય. RS ફ્લીપ ફ્લોપની જેમ આમા પણ બે ઇનપુટ J (સેટ) અને K (રીસેટ) હોય છે અને ક્લોક ઇનપુટ પણ હોય છે. JK નો અર્થ જેક કીલ્બી થાય છે જે ટેક્સાસમાં ઇન્સ્ટ્રુમેન્ટ એન્જીનીયર હતો જેને IC ની શોધ કરી. JK ફ્લીપ ફ્લોપનો સરકિટ ડાયાગ્રામ અને ટ્રુથ ટેબલ આકૃતિ 4.12 માં બતાવેલ છે. JK ફ્લીપ ફ્લોપનું કાર્ય સમજવા માટે નીચેના ચાર કેસ ધ્યાનમાં લો;



આકૃતિ 4.11 JK ફ્લીપ ફ્લોપનો સીમ્બોલ

1. **Case – 1 જ્યારે $= K = 0$:** જ્યારે બંને ઇનપુટ J અને K શૂન્ય (i.e. 0) હોય ત્યારે ક્લોક પલ્સની આઉટપુટ ઉપર કોઇ અસર થતી નથી. આથી, ફ્લીપ ફ્લોપનું આઉટપુટ તેની છેલ્લી સ્થિતિ જાળવી રાખશે. આનું કારણ જ્યારે બંને ઇનપુટ J અને K શૂન્ય (i.e. 0) હોય ત્યારે બંને એન્ડ ગેટના આઉટપુટ પણ 0 હોય છે.
2. **Case – 2 જ્યારે $= 0, K = 1$:** જ્યારે $J = 0$ હોય ત્યારે ઉપરના એન્ડ ગેટનું આઉટપુટ 0 થાય છે (i.e. $S = 0$ અને $R = 1$). આથી, આઉટપુટ Q એ 0 થાય છે. આ સ્થિતિ ફ્લીપ ફ્લોપને રીસેટ કરશે.



ક્લોક	ઇનપુટ		આઉટપુટ	કોમેન્ટ
	J	K	Q_{n+1}	
X	0	0	Q_n	કોઇ બદલાવ નહીં
1	0	1	0	રીસેટ
1	1	0	1	સેટ
1	1	1	$\bar{Q}_n$	ટોગલ

આકૃતિ 4.12 JK ફ્લીપ ફ્લોપ : સરકિટ ડાયાગ્રામ અને ટ્રુથ ટેબલ

3. **Case – 3 જ્યારે $= 1, K = 0$:** આ સ્થિતિમાં નીચેના એન્ડ ગેટનું આઉટપુટ 0 થાય છે (i.e. $S = 1$ અને $R = 0$). આથી, આઉટપુટ Q એ 1 થાય છે. આ સ્થિતિ ફ્લીપ ફ્લોપને સેટ કરશે.
4. **Case – 4 જ્યારે $J = K = 1$:** આ સ્થિતિમાં જ્યાં સુધી ક્લોક પલ્સ પાછી 0 ન થાય ત્યાં સુધી આઉટપુટ સતત ટોગલ થાય છે. આ સ્થિતિ અનિચ્છનીય છે. આ સ્થિતિને દૂર કરવા માટે માસ્ટર સ્લેવ JK ફ્લીપ ફ્લોપનો ઉપયોગ થાય છે

4.3.5.1 રેસ અરાઉન્ડ કન્ડીશન (Race Around Condition)

JK ફ્લીપ ફ્લોપમાં, જ્યારે $J = 1$ & $K = 1$ હોય અને ક્લોકનો સમય એ આઉટપુટ ટોગલીંગ સમય કરતા વધારે હોય ત્યારે કોઇપણ ઇનપુટ માટે આઉટપુટ સતત બદલાયા કરશે. આનો અર્થ, જ્યાં સુધી ક્લોક પાછી 0 ન થાય ત્યાં સુધી આઉટપુટ સતત ટોગલ થશે. આ સ્થિતિને રેસ અરાઉન્ડ કન્ડીશન કહેવામાં આવે છે.

રેસ અરાઉન્ડ કન્ડીશનને દૂર કરવાની રીતો

રેસ અરાઉન્ડ કન્ડીશનને દૂર કરવાની રીતો નીચે બતાવેલ છે;

1. એડ્જ ટ્રીગરીંગ ફ્લીપ ફ્લોપનો ઉપયોગ કરીને (પોઝીટીવ અથવા નેગેટીવ).
2. માસ્ટર સ્લેવ JK ફ્લીપ ફ્લોપનો ઉપયોગ કરીને

4.3.5.2 માસ્ટર સ્લેવ JK ફ્લીપ ફ્લોપ (Master Slave JK Flip Flop)

માસ્ટર સ્લેવ JK ફ્લીપ ફ્લોપમાં બે SR ફ્લીપ ફ્લોપને કાસ્કેડ મોડમાં જોડવામાં આવે છે. પ્રથમ ફ્લીપ ફ્લોપ માસ્ટર ફ્લીપ ફ્લોપ તરીકે વર્તે છે જે બાહય ઇનપુટ સાથે જોડેલ છે. જ્યારે બીજો તેના સ્લેવ તરીકે વર્તે છે. જ્યારે ક્લોક હાઇ (i.e. CLK = 1) હોય ત્યારે માસ્ટર ફ્લીપ ફ્લોપ ઇનપુટ ડેટાના

આધારે કાર્ય કરે છે અને જ્યારે ક્લોક લો (i.e. CLK = 0) હોય ત્યારે સ્લેવ ફ્લીપ ફ્લોપ માસ્ટર ફ્લીપ ફ્લોપના આઉટપુટના આધારે કાર્ય કરે છે. આથી, અંતિમ આઉટપુટ ત્યારે જ બદલાય છે જ્યારે ક્લોક ઈનપુટ લો હોય. જેથી રેસ અરાઉન્ડ કન્ડીશનને દૂર કરી શકાય છે. માસ્ટર સ્લેવ JK ફ્લીપ ફ્લોપનો લોજીક ડાયાગ્રામ આકૃતિ 4.13 માં દર્શાવેલ છે. માસ્ટર સ્લેવ JK ફ્લીપ ફ્લોપનું કાર્ય નીચે સમજાવેલ છે;



આકૃતિ 4.13 માસ્ટર સ્લેવ JK ફ્લીપ ફ્લોપ

1. જ્યારે CLK = 1 હોય ત્યારે S અને R ઈનપુટ આગળના ડેટા માસ્ટર ફ્લીપ ફ્લોપ દ્વારા આઉટપુટ Q_1 અને $\bar{Q}_1$ માં ટ્રાન્સમીટ થાય છે. આ સમયે સ્લેવ ફ્લીપ ફ્લોપ આઈસોલેટેડ હોય છે કારણ કે ઈન્વર્ટરની હાજરીને કારણે તેની ક્લોક 0 હોય છે.
2. હવે, જ્યારે CLK = 0 હોય ત્યારે માસ્ટર યુનિટ ડીઝેબલ થાય છે અને તે બાહ્ય ઈનપુટ ડેટાને ફ્લીપ ફ્લોપમાં ટ્રાન્સમીટ થતા અટકાવે છે. આ સમયે સ્લેવ યુનિટ એનેબલ થાય છે અને તે માસ્ટર યુનિટના ડેટાને તેના આઉટપુટ Q અને $\bar{Q}$ ઉપર ટ્રાન્સમીટ કરે છે.

4.3.6 ફ્લીપ ફ્લોપના ઉપયોગો

1. લેચ સરકિટમાં.
2. ડેટા સ્ટોરેજ ડીવાઈસમાં.
3. ડેટા ટ્રાન્સફરમાં.
4. કાઉન્ટર સરકિટમાં.
5. ફ્રિક્વન્સી ડીવીઝનમાં.
6. શીફ્ટ રજીસ્ટરમાં.

4.4 શીફ્ટ રજીસ્ટર (Shift Register)

4.4.1 શીફ્ટ રજીસ્ટર શું છે ? (What is a shift register ?)

એક ફ્લીપ ફ્લોપ બાયનરી ડેટાના એક બીટને સ્ટોર કરી શકે છે i.e. 1 અથવા 0. પરંતુ, વધારે બીટવાળા ડેટાને સ્ટોર કરવા માટે વધારે ફ્લીપ ફ્લોપની જરૂર પડે છે. n બીટ ડેટાને સ્ટોર કરવા માટે n ફ્લીપ ફ્લોપની જરૂર પડે છે. n બીટ ડેટાને સ્ટોર કરવા માટે વપરાતા આ પ્રકારના ડીવાઈસને રજીસ્ટર તરીકે ઓળખવામાં આવે છે. જ્યારે સ્ટોર કરેલ ડેટાને રજીસ્ટરની અંદર શીફ્ટ કરવામાં આવે ત્યારે તેને શીફ્ટ રજીસ્ટર તરીકે ઓળખવામાં આવે છે.

- જ્યારે ડેટાને ડાબી બાજુએ શીફ્ટ કરવામાં આવે છે ત્યારે તેને શીફ્ટ લેફ્ટ રજીસ્ટર કહે છે.
- જ્યારે ડેટાને જમણી બાજુએ શીફ્ટ કરવામાં આવે છે ત્યારે તેને શીફ્ટ રાઈટ રજીસ્ટર કહે છે.

4.4.2 શીફ્ટ રજીસ્ટરના પ્રકાર (Types of Shift Register)

રજીસ્ટરમાં ડેટાને શીફ્ટ કરવા માટે ચાર રીતો છે;

1. **સીરીયલ ઈન સીરીયલ આઉટ (SISO) :** SISO માં, દરેક ક્લોક પલ્સ વખતે રજીસ્ટરમાં ડેટા સીરીયલ ફોર્મમાં દાખલ થાય છે (i.e. એક સમયે એક જ બીટ). સ્ટોર ડેટાને પણ સીરીયલ ફોર્મમાં બહાર લેવામાં આવે છે (i.e. એક સમયે એક જ બીટ).
2. **સીરીયલ ઈન પેરેલલ આઉટ (SIPO) :** SIPO માં, દરેક ક્લોક પલ્સ વખતે રજીસ્ટરમાં ડેટા સીરીયલ ફોર્મમાં દાખલ થાય છે (i.e. એક સમયે એક જ



(a) સીરીયલ ઈન સીરીયલ આઉટ (b) સીરીયલ ઈન પેરેલલ આઉટ (c) પેરેલલ ઈન સીરીયલ આઉટ (d) પેરેલલ ઈન પેરેલલ આઉટ

આકૃતિ 4.14 શીફ્ટ રજીસ્ટર

બીટ). જ્યારે સ્ટોર ડેટાને પેરેલલ ફોર્મમાં બહાર લેવામાં આવે છે (i.e. એક જ સમયે બધા ડેટા).

3. **પેરેલલ ઈન સીરીયલ આઉટ (PISO) :** PISO માં, રજીસ્ટરમાં ડેટા પેરેલલ ફોર્મમાં દાખલ થાય છે (i.e. એક જ સમયે બધા ડેટા). સ્ટોર ડેટાને દરેક ક્લોક પલ્સ વખતે સીરીયલ ફોર્મમાં બહાર લેવામાં આવે છે (i.e. એક સમયે એક જ બીટ).
4. **પેરેલલ ઈન પેરેલલ આઉટ (PIPO) :** PIPO માં, રજીસ્ટરમાં ડેટા પેરેલલ ફોર્મમાં દાખલ થાય છે (i.e. એક જ સમયે બધા ડેટા). જ્યારે સ્ટોર ડેટાને પણ પેરેલલ ફોર્મમાં બહાર લેવામાં આવે છે (i.e. એક જ સમયે બધા ડેટા).

4.4.3 સીરીયલ ઈન સીરીયલ આઉટ શીફ્ટ રજીસ્ટર (Serial In Serial Out Shift Register)

સીરીયલ ઈન સીરીયલ આઉટ શીફ્ટ રજીસ્ટરના બે પ્રકાર છે;

1. શીફ્ટ લેફ્ટ રજીસ્ટર
2. શીફ્ટ રાઈટ રજીસ્ટર

4.4.3.1 સીરીયલ ઈન સીરીયલ આઉટ શીફ્ટ લેફ્ટ રજીસ્ટર (Serial In Serial Out Shift Left Register)

JK ફ્લીપ ફ્લોપની મદદથી સીરીયલ ઈન સીરીયલ આઉટ શીફ્ટ લેફ્ટ રજીસ્ટરનો ડાયાગ્રામ આકૃતિ 4.15 માં બતાવેલ છે. અહીં એ જોઈ શકાય છે કે દરેક ફ્લીપ ફ્લોપનો ક્લોક ઈનપુટ એકસાથે જોડેલ છે અને તેને ક્લોક પલ્સ આપવામાં આવે છે. સીરીયલ ડેટા ઈનપુટને જમણી બાજુના પ્રથમ ફ્લીપ ફ્લોપના J ઈનપુટ ને આપવામાં આવે છે જ્યારે સીરીયલ ડેટા આઉટપુટને ડાબી બાજુના અંતિમ ફ્લીપ ફ્લોપના Q આઉટપુટ માંથી બહાર લેવામાં આવે છે. આથી, તેને શીફ્ટ લેફ્ટ રજીસ્ટર તરીકે ઓળખવામાં આવે છે. બધા જ ફ્લીપ ફ્લોપના Q આઉટપુટ તેના પછીના ફ્લીપ ફ્લોપના J ઈનપુટ સાથે અને બધા જ ફ્લીપ ફ્લોપના $\bar{Q}$ આઉટપુટ તેના પછીના ફ્લીપ ફ્લોપના K ઈનપુટ સાથે જોડેલ છે જે આકૃતિ 4.15 માં દર્શાવેલ છે.



આકૃતિ 4.15 સીરીયલ ઈન સીરીયલ આઉટ શીફ્ટ લેફ્ટ રજીસ્ટર

Serial Data In	A	B	C	D
	0	0	0	0
1	1	0	0	0
0	0	1	0	0
1	1	0	1	0
0	0	1	0	1

JK ફ્લીપ ફ્લોપમાં;

- 1 ને શીફ્ટ કરવા માટે, $J = 1$ & $K = 0$
- 0 ને શીફ્ટ કરવા માટ, $J = 0$ & $K = 1$

ધારો કે બધા જ ફ્લીપ ફ્લોપની શરૂઆતી સ્થિતિ $\begin{bmatrix} ABCD \\ 0000 \end{bmatrix}$ છે. હવે, આપણે $\begin{bmatrix} ABCD \\ 0101 \end{bmatrix}$ ને સ્ટોર કરવું છે. શીફ્ટ લેફ્ટ રજીસ્ટરમાં 0101 ડેટાને શીફ્ટ કરવા માટેની પધ્ધતિ નીચે સમજાવેલ છે;

1. પ્રથમ ક્લોક પલ્સ વખતે, D (0) નો ડેટા બહાર આવશે, C (0) નો ડેટા D માં શીફ્ટ થશે, B (0) નો ડેટા C માં શીફ્ટ થશે, A (0) નો ડેટા B માં શીફ્ટ થશે અને ડેટા ઈનપુટ (1) એ A માં દાખલ થશે. આથી, પ્રથમ ક્લોક પલ્સ પછી ડેટા 1000 થશે.
2. આ જ રીતે, બીજી ક્લોક પલ્સ પછી ડેટા 0100 થશે.
3. ત્રીજી ક્લોક પલ્સ પછી ડેટા 1010 થશે.
4. ચોથી ક્લોક પલ્સ પછી ડેટા 0101 થશે.

0101 ડેટા ને સ્ટોર કરવાની પધ્ધતિ ટ્રુથ ટેબલમાં બતાવેલ છે.

4.4.3.2 સીરીયલ ઈન સીરીયલ આઉટ શીફ્ટ રાઈટ રજીસ્ટર (Serial In Serial Out Shift Right Register)

JK ફ્લીપ ફ્લોપની મદદથી સીરીયલ ઈન સીરીયલ આઉટ શીફ્ટ રાઈટ રજીસ્ટરનો ડાયાગ્રામ આકૃતિ 4.16 માં બતાવેલ છે. અહીં એ જોઈ શકાય છે કે બધા જ ફ્લીપ ફ્લોપનો ક્લોક ઈનપુટ એકસાથે જોડેલ છે અને તેને ક્લોક પલ્સ આપવામાં આવે છે. સીરીયલ ડેટા ઈનપુટને ડાબી બાજુના પ્રથમ ફ્લીપ ફ્લોપના J ઈનપુટને આપવામાં આવે છે જ્યારે સીરીયલ ડેટા આઉટપુટને જમણી બાજુના અંતિમ ફ્લીપ ફ્લોપના Q આઉટપુટ માંથી બહાર લેવામાં આવે છે. આથી, તેને શીફ્ટ રાઈટ રજીસ્ટર તરીકે ઓળખવામાં આવે છે. બધા જ ફ્લીપ ફ્લોપના Q આઉટપુટ તેના પછીના ફ્લીપ ફ્લોપના J ઈનપુટ સાથે અને બધા જ ફ્લીપ ફ્લોપના $\bar{Q}$



આકૃતિ 4.16 સીરીયલ ઈન સીરીયલ આઉટ શીફ્ટ રાઈટ રજીસ્ટર

આઉટપુટ તેના પછીના ફ્લીપ ફ્લોપના K ઇનપુટ સાથે જોડેલ છે જે આકૃતિ 4.16 માં દર્શાવેલ છે. શીફ્ટ રાઇટ રજીસ્ટરમાં ડેટાને શીફ્ટ કરવા માટેની પધ્ધતિ નીચે સમજાવેલ છે;

1. પ્રથમ ક્લોક પલ્સ વખતે, D નો ડેટા બહાર આવશે, C નો ડેટા D માં શીફ્ટ થશે, B નો ડેટા C માં શીફ્ટ થશે, A નો ડેટા B માં શીફ્ટ થશે અને ડેટા ઇનપુટ એ A માં દાખલ થશે.
2. આ જ રીતે, બીજી ક્લોક પલ્સ, ત્રીજી ક્લોક પલ્સ અને ચોથી ક્લોક પલ્સ વખતે ડેટા જમણી બાજુએ શીફ્ટ થશે.
3. બધા જ સીરીયલ ડેટા રજીસ્ટરમાં સ્ટોર થશે.

4.4.4 સીરીયલ ઇન પેરેલલ આઉટ શીફ્ટ રજીસ્ટર (Serial In Parallel Out Shift Register)

JK ફ્લીપ ફ્લોપની મદદથી સીરીયલ ઇન પેરેલલ આઉટ શીફ્ટ રજીસ્ટરનો ડાયાગ્રામ આકૃતિ 4.17 માં બતાવેલ છે. અહીં એ જોઇ શકાય છે કે બધા જ ફ્લીપ ફ્લોપનો ક્લોક ઇનપુટ એકસાથે જોડેલ છે અને તેને ક્લોક પલ્સ આપવામાં આવે છે. સીરીયલ ડેટા ઇનપુટને પ્રથમ ફ્લીપ ફ્લોપના J ઇનપુટને આપવામાં આવે છે જે A થી D તરફ સીરીયલી શીફ્ટ થાય છે. સીરીયલ ઇન પેરેલલ આઉટ શીફ્ટ રજીસ્ટરમાં ડેટાને શીફ્ટ કરવા માટેની પધ્ધતિ નીચે સમજાવેલ છે;



આકૃતિ 4.17 સીરીયલ ઇન પેરેલલ આઉટ શીફ્ટ રજીસ્ટર

1. પ્રથમ ક્લોક પલ્સ વખતે, ઇનપુટ ડેટા A માં દાખલ થશે, A નો ડેટા B માં શીફ્ટ થશે, B નો ડેટા C માં શીફ્ટ થશે અને C નો ડેટા D માં શીફ્ટ થશે.
2. આ જ રીતે, બીજી ક્લોક પલ્સ વખતે, ત્રીજી ક્લોક પલ્સ વખતે અને ચોથી ક્લોક પલ્સ વખતે ડેટા જમણી બાજુ શીફ્ટ થશે

એક વખત ડેટા રજીસ્ટરમાં સ્ટોર થઈ જાય ત્યારબાદ તેને એકસાથે પેરેલલ ફોર્મમાં સંદર્ભિત ફ્લીપ ફ્લોપમાંથી (i.e. Q_A, Q_B, Q_C, Q_D) બહાર લઇ શકાય છે.

4.4.5 પેરેલલ ઇન સીરીયલ આઉટ શીફ્ટ રજીસ્ટર (Parallel In Serial Out Shift Register)

પેરેલલ ઇન સીરીયલ આઉટ શીફ્ટ રજીસ્ટરનો ડાયાગ્રામ આકૃતિ 4.18 માં બતાવેલ છે. અહીં એ જોઇ શકાય છે કે બધા જ ફ્લીપ ફ્લોપનો ક્લોક ઇનપુટ એકસાથે જોડેલ છે અને તેને ક્લોક પલ્સ આપવામાં આવે છે.

$ABCD$ એ ચાર ઇનપુટ પેરેલલ લાઇન છે જેમના દ્વારા 4-બીટ ડેટાને તેમના સંદર્ભિત ફ્લીપ ફ્લોપમાં એકસાથે દાખલ કરવામાં આવે છે. એ SHIFT/$\overline{\text{LOAD}}$ કંટ્રોલ ઇનપુટ છે જેની મદદથી 4-બીટ ડેટાને તેમના સંદર્ભિત ફ્લીપ ફ્લોપમાં એકસાથે પેરેલલ ફોર્મમાં દાખલ કરવામાં આવે છે અને સીરીયલ ફોર્મમાં બહાર લેવામાં આવે છે. પેરેલલ ઇન સીરીયલ આઉટ શીફ્ટ રજીસ્ટરમાં ડેટાને પેરેલલ ફોર્મમાં દાખલ કરવાની અને સીરીયલ ફોર્મમાં બ હાર લેવાની પધ્ધતિ નીચે સમજાવેલ છે;



આકૃતિ 4.18 પેરેલલ ઇન સીરીયલ આઉટ શીફ્ટ રજીસ્ટર

1. જ્યારે SHIFT/$\overline{\text{LOAD}}$ લોજીક 0 ઉપર હોય ત્યારે ગેટ G_2, G_4 અને

G_6 એનેબલ થાય છે. જે 4-બીટ ઈનપુટ ડેટાને સંદર્ભિત ફ્લીપ ફ્લોપના D ઈનપુટ ઉપર ટ્રાન્સમીટ થવા દે છે.

2. જ્યારે ક્લોક પલ્સ આપવામાં આવે છે ત્યારે જે ફ્લીપ ફ્લોપમાં $D = 1$ હોય તે ફ્લીપ ફ્લોપ સેટ થાય છે જ્યારે જે ફ્લીપ ફ્લોપમાં $D = 0$ હોય તે ફ્લીપ ફ્લોપ રીસેટ થાય છે.
3. જ્યારે SHIFT/$\overline{\text{LOAD}}$ લોજીક 1 ઉપર હોય ત્યારે ગેટ G_2, G_4 અને G_6 ડીઝેબલ થાય છે અને ગેટ G_1, G_3 અને G_5 એનેબલ થાય છે. જે 4-બીટ ઈનપુટ ડેટાને ચાર ફ્લીપ ફ્લોપમાં જમણી બાજુએ શીફ્ટ થવા દે છે.
4. સીરીયલ ડેટા આઉટપુટને D ફ્લીપ ફ્લોપના આઉટપુટ $\bar{Q}_D$ માંથી બહાર લેવામાં આવે છે.

4.4.6 પેરેલલ ઈન પેરેલલ આઉટ શીફ્ટ રજીસ્ટર (Parallel In Parallel Out Shift Register)

પેરેલલ ઈન પેરેલલ આઉટ શીફ્ટ રજીસ્ટરનો ડાયાગ્રામ આકૃતિ 4.19 માં બતાવેલ છે. અહીં એ જોઇ શકાય છે કે બધા જ ફ્લીપ ફ્લોપનો ક્લોક ઈનપુટ એકસાથે જોડેલ છે અને તેને ક્લોક પલ્સ આપવામાં આવે છે. આ પ્રકારના રજીસ્ટરમાં, ફ્લીપ ફ્લોપ વચ્ચે ઈન્ટરકનેક્શન હોતું નથી. કારણ કે ડેટાને સીરીયલી દાખલ કરવામાં આવતું નથી અથવા સીરીયલ બહાર લેવામાં આવતું નથી.

જ્યારે ક્લોક પલ્સ આપવામાં આવે છે ત્યારે $ABCD$ આગળના 4-બીટ ઈનપુટ ડેટા D ઈનપુટ દ્વારા તેના સંદર્ભિત ફ્લીપ ફ્લોપમાં દાખલ થાય છે અને સંદર્ભિત આઉટપુટ Q_A, Q_B, Q_C, Q_D આગળ બહાર મળે છે.



આકૃતિ 4.19 પેરેલલ ઈન પેરેલલ આઉટ શીફ્ટ રજીસ્ટર

4.4.7 બાયડાયરેક્શનલ શીફ્ટ રજીસ્ટર (Bi-direction Shift Register)

શીફ્ટ રજીસ્ટર કે જેમાં ડેટાને ડાબી બાજુથી જમણી બાજુ તેમજ જમણી બાજુથી ડાબી બાજુ શીફ્ટ કરી શકાતા હોય તેને બાયડાયરેક્શનલ શીફ્ટ રજીસ્ટર કહે છે. તેમાં એક મોડ કંટ્રોલ ટર્મીનલ હોય છે જેની મદદથી શીફ્ટ રાઇટ અથવા શીફ્ટ લેફ્ટ ઓપરેશન પસંદ કરવામાં આવે છે.

1. જો મોડ કંટ્રોલ લોજીક 1 ઉપર હોય ત્યારે બાયડાયરેક્શનલ શીફ્ટ રજીસ્ટર એ શીફ્ટ રાઇટ રજીસ્ટર તરીકે કાર્ય કરશે.
2. જો મોડ કંટ્રોલ લોજીક 0 ઉપર હોય ત્યારે બાયડાયરેક્શનલ શીફ્ટ રજીસ્ટર એ શીફ્ટ લેફ્ટ રજીસ્ટર તરીકે કાર્ય કરશે.

4.4.8 યુનિવર્સલ શીફ્ટ રજીસ્ટર (Universal Shift Register)

શીફ્ટ રજીસ્ટર કે જેમાં ડેટાને સીરીયલી બંને દિશા જેમ કે ડાબી બાજુ અને જમણી બાજુમાં શીફ્ટ કરી શકાતા હોય તેમજ ડેટાને પેરેલલ ફોર્મમાં લોડ કરી શકાતા હોય તેમને યુનિવર્સલ શીફ્ટ રજીસ્ટર તરીકે ઓળખવામાં આવે છે. યુનિવર્સલ શીફ્ટ રજીસ્ટર નીચેના ત્રણ કાર્ય કરે છે;

1. પેરેલલ લોડીંગ
2. શીફ્ટીંગ લેફ્ટ
3. શીફ્ટીંગ રાઇટ

આનો અર્થ, યુનિવર્સલ શીફ્ટ રજીસ્ટર ડેટાને પેરેલલ ફોર્મમાં સ્ટોર કરી શકે છે તેમજ પેરેલલ ફોર્મમાં ટ્રાન્સમીટ પણ કરી શકે છે. આ જ રીતે, ડેટાને સીરીયલ ફોર્મ સ્ટોર કરી શકે છે અને સીરીયલ ફોર્મમાં શીફ્ટ લેફ્ટ અથવા શીફ્ટ રાઇટ પણ કરી શકે છે.ટૂંકમાં, યુનિવર્સલ શીફ્ટ રજીસ્ટર લેફ્ટ શીફ્ટ, રાઇટ શીફ્ટ, સીરીયલ ટુ સીરીયલ, સીરીયલ ટુ પેરેલલ, પેરેલલ ટુ સીરીયલ અને પેરેલલ ટુ પેરેલલનું કાર્ય કરે છે.

4.4.9 શીફ્ટ રજીસ્ટરના ઉપયોગો (Applications of Shift Register)

1. સીરીયલ ટુ પેરેલલ કન્વર્ટર.
2. પેરેલલ ટુ સીરીયલ કન્વર્ટર.
3. સીક્વન્સ જનરેટર.
4. રીંગ કાઉન્ટર.
5. અપ/ડાઉન કાઉન્ટર.
6. ડેટા ટ્રાન્સફર.
7. કીબોર્ડ એન્કોડર.

8. પેરીટી જનરેટર / ચેકર.
9. ડેટા સ્ટોરેજ.
10. ટાઈમ ડીલે.

4.5 કાઉન્ટર (Counters)

4.5.1 કાઉન્ટર શું છે ? (What are the counters ?)

કાઉન્ટર એ એક પ્રકારની સીક્વન્શીયલ સરકિટ છે જે અમુક ચોક્કસ સમય માટે ઈનપુટ પલ્સની ગણતરી માટે વપરાય છે. કાઉન્ટરમાં મેમરી સ્ટેજ પણ હોય છે જે ડીજીટલ સરકિટના છેલ્લા સ્ટેટને યાદ રાખે છે. આથી, કાઉન્ટરમાં ફ્લીપ ફ્લોપનો ઉપયોગ થાય છે.

4.5.2 કાઉન્ટરના પ્રકાર (Types of Counter)

સામાન્ય રીતે, બે પ્રકારના કાઉન્ટર હોય છે;

1. **એસીન્ક્રોનસ કાઉન્ટર (Asynchronous Counter) :** એસીન્ક્રોનસ કાઉન્ટરને રીપલ કાઉન્ટર, સીરીઝ કાઉન્ટર અથવા સીરીયલ કાઉન્ટર પણ કહે છે. એસીન્ક્રોનસ કાઉન્ટરમાં, ફક્ત પ્રથમ ફ્લીપ ફ્લોપને જ ક્લોક પલ્સ આપવામાં આવે છે જ્યારે બીજા ફ્લીપ ફ્લોપ એ તેમના આગળના ફ્લીપ ફ્લોપના આઉટપુટ દ્વારા ટ્રીગર થાય છે. ઉચ્ચ પ્રોપેગેશન ડીલેના કારણે કાઉન્ટીંગ પ્રોસેસ ધીમી છે.
2. **સીન્ક્રોનસ કાઉન્ટર (Synchronous Counter) :** સીન્ક્રોનસ કાઉન્ટરને પેરેલલ કાઉન્ટર તરીકે પણ ઓળખવામાં આવે છે. સીન્ક્રોનસ કાઉન્ટરમાં બધા જ ફ્લીપ ફ્લોપને એકસાથે ક્લોક પલ્સ આપવામાં આવે છે. ઓછા પ્રોપેગેશન ડીલેના કારણે કાઉન્ટીંગ પ્રોસેસ ઝડપી છે.

કાઉન્ટરના કાઉન્ટીંગ સીક્વન્સના આધારે પણ વર્ગીકરણ કરી શકાય છે;

1. **અપ કાઉન્ટર (Up Counter) :** જે કાઉન્ટર ચઢતા ક્રમમાં કાઉન્ટીંગ કરે છે તેને અપ કાઉન્ટર કહે છે.
2. **ડાઉન કાઉન્ટર (Down Counter) :** જે કાઉન્ટર ઉતરતા ક્રમમાં કાઉન્ટીંગ કરે છે તેને ડાઉન કાઉન્ટર કહે છે.
3. **અપ/ડાઉન કાઉન્ટર (Up/Down Counter) :** જે કાઉન્ટર બંને ક્રમમાં; ચઢતા ક્રમમાં તેમજ ઉતરતા ક્રમમાં કાઉન્ટીંગ કરે છે તેને અપ/ડાઉન કાઉન્ટર કહે છે.

4.5.3 એસીન્ક્રોનસ કાઉન્ટર અથવા રીપલ કાઉન્ટર (Asynchronous Counter or Ripple Counter)

4.5.3.1 મોડ્યુલો – n કાઉન્ટર (Modulo - n Counter : Asynchronous Up Counter)

મોડ્યુલો – n કાઉન્ટર એ એક પ્રકારના એસીન્ક્રોનસ અપ કાઉન્ટર છે. તે પલ્સને ચઢતા ક્રમમાં કાઉન્ટ કરે છે. ચોક્કસ નંબર ઉપર પહોંચ્યા પછી મોડ્યુલો – n કાઉન્ટર રીસેટ થાય છે ('n' નંબર પછી).

- મોડ્યુલો – 2 કાઉન્ટરમાં, કાઉન્ટર 2 નંબર ઉપર પહોંચ્યા પછી રીસેટ થશે.
- મોડ્યુલો – 4 કાઉન્ટરમાં, કાઉન્ટર 4 નંબર ઉપર પહોંચ્યા પછી રીસેટ થશે.
- મોડ્યુલો – 8 કાઉન્ટરમાં, કાઉન્ટર 8 નંબર ઉપર પહોંચ્યા પછી રીસેટ થશે.
- મોડ્યુલો – 16 કાઉન્ટરમાં, કાઉન્ટર 16 નંબર ઉપર પહોંચ્યા પછી રીસેટ થશે.
- મોડ્યુલો – 10 કાઉન્ટરમાં (i.e. ડીકેડ કાઉન્ટર), કાઉન્ટર 10 નંબર ઉપર પહોંચ્યા પછી રીસેટ થશે.

4.5.3.1.1 મોડ્યુલો – 2 કાઉન્ટર : 1 -બીટ એસીન્ક્રોનસ અપ કાઉન્ટર

મોડ્યુલો – 2 કાઉન્ટર સરકિટ, તેનું સીક્વન્સ ટેબલ અને વેવફોર્મ આકૃતિ 4.20 માં બતાવેલ છે. તે એક નેગેટીવ એડ્જ ટ્રીગર JK ફ્લીપ ફ્લોપ ધરાવે છે. અંદરની બાજુએ નાનો ત્રિકોણ દર્શાવે છે કે તે એડ્જ ટ્રીગર છે અને સર્કલ દર્શાવે છે કે તે નેગેટીવ એડ્જ ઉપર કાર્ય કરે છે.

- ધારો કે શરૂઆતમાં $Q_A = 0$.
- જ્યારે પ્રથમ ક્લોક પલ્સની નેગેટીવ એડ્જ આવે છે ત્યારે Q_A એ 1 થાય છે ($Q_A = 1$).
- બીજી ક્લોક પલ્સની નેગેટીવ એડ્જ વખતે Q_A એ 0 થાય છે ($Q_A = 0$). આનો અર્થ, ફ્લીપ ફ્લોપ એ પોતાની મૂળ સ્થિતિમાં રીસેટ થાય છે.



Q_A	ઈનપુટ પલ્સ
0	0
1	1
0	2



આકૃતિ 4.20 મોડ્યુલો – 2 કાઉન્ટર : સરકિટ, સીક્વન્સ ટેબલ અને વેવફોર્મ

ઉપર મુજબથી આપણે કહી શકીએ કે મોડ્યુલો – 2 કાઉન્ટર એ 2 ઈનપુટ ક્લોક પલ્સ કાઉન્ટ કરવા માટે વપરાય છે.

4.5.3.1.2 1 મોડ્યુલો – 4 કાઉન્ટર : 2 -બીટ એસીન્ક્રોનસ અપ કાઉન્ટર

મોડ્યુલો – 4 કાઉન્ટર સરકિટ, તેનું સીક્વન્સ ટેબલ અને વેવફોર્મ આકૃતિ 4.21 માં બતાવેલ છે. તે બે નેગેટીવ એડ્જ ટ્રીગર JK ફ્લીપ ફ્લોપ ધરાવે છે.



Q_B	Q_A	Input Pulse
0	0	0
0	1	1
1	0	2
1	1	3
0	0	4



Fig. 4.21 મોડ્યુલો – 4 કાઉન્ટર : સરકિટ, સીક્વન્સ ટેબલ અને વેવફોર્મ

- ધારો કે શરૂઆતમાં $Q_A = 0$ & $Q_B = 0$.
- જ્યારે પ્રથમ ક્લોક પલ્સની નેગેટીવ એડ્જ આવે છે ત્યારે Q_A એ 1 થાય છે ($Q_A = 1$). અહીં, B ફ્લીપ ફ્લોપ ઉપર કોઈ પણ જાતની અસર થશે નહીં કારણ કે B માટે તે પોઝીટીવ એડ્જ છે. આથી, $Q_B = 0$.
- બીજી ક્લોક પલ્સની નેગેટીવ એડ્જ વખતે $Q_A = 0$ થાય છે. Q_A એ 1 થી 0 થવાના કારણે $Q_B = 1$ થાય છે. કારણ કે તે B માટે નેગેટીવ એડ્જ છે.
- ત્રીજી ક્લોક પલ્સની નેગેટીવ એડ્જ વખતે $Q_A = 1$ થાય છે. Q_A એ 0 થી 1 થવાના કારણે B ઉપર તેની કોઈ અસર થતી નથી. કારણ કે તે B માટે પોઝીટીવ એડ્જ છે. આથી, $Q_B = 1$ જ રહેશે.
- ચોથી ક્લોક પલ્સની નેગેટીવ એડ્જ વખતે $Q_A = 0$ થાય છે. Q_A એ 1 થી 0 થવાના કારણે $Q_B = 0$ થાય છે. કારણ કે તે B માટે નેગેટીવ એડ્જ છે. આનો અર્થ, ફ્લીપ ફ્લોપ એ પોતાની મૂળ સ્થિતિમાં રીસેટ થાય છે.

ઉપર મુજબથી આપણે કહી શકીએ કે મોડ્યુલો – 4 કાઉન્ટર એ 4 ઈનપુટ ક્લોક પલ્સ કાઉન્ટ કરવા માટે વપરાય છે.

4.5.3.1.3 1 મોડ્યુલો – 8 કાઉન્ટર : 3 -બીટ એસીન્ક્રોનસ અપ કાઉન્ટર

મોડ્યુલો – 8 કાઉન્ટર સરકિટ, તેનું સીક્વન્સ ટેબલ અને વેવફોર્મ આકૃતિ 4.22 માં બતાવેલ છે. તે ત્રણ નેગેટીવ એડ્જ ટ્રીગર JK ફ્લીપ ફ્લોપ ધરાવે છે. તે 8 ક્લોક પલ્સ સુધી કાઉન્ટ કરે છે. ત્યારબાદ તે પોતાની મૂળ સ્થિતિમાં રીસેટ થાય છે.



આકૃતિ 4.22 (a) મોડ્યુલો – 8 કાઉન્ટર

Q_C	Q_B	Q_A	Input Pulse
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
1	1	0	6
1	1	1	7
0	0	0	8



આકૃતિ 4.22 (b) મોડ્યુલો – 8 કાઉન્ટર : સીક્વન્સ ટેબલ અને વોવફોર્મ

4.5.3.1.4 1 મોડ્યુલો – 16 કાઉન્ટર : 4 -બીટ એસીન્ક્રોનસ અપ કાઉન્ટર

મોડ્યુલો – 16 કાઉન્ટર સરકિટ, તેનું સીક્વન્સ ટેબલ અને વેવફોર્મ આકૃતિ 4.23 માં બતાવેલ છે. તે ચાર નેગેટીવ એડ્જ ટ્રીગર JK ફ્લીપ ફ્લોપ ધરાવે છે. તે 16 ક્લોક પલ્સ સુધી કાઉન્ટ કરે છે. ત્યારબાદ તે પોતાની મૂળ સ્થિતિમાં રીસેટ થાય છે.



આકૃતિ 4.23 (a) મોડ્યુલો – 16 કાઉન્ટર

Q_D	Q_C	Q_B	Q_A	ઈનપુટ પલ્સ
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	10
1	0	1	1	11
1	1	0	0	12
1	1	0	1	13
1	1	1	0	14
1	1	1	1	15
0	0	0	0	16



આકૃતિ 4.23 (b) મોડ્યુલો – 16 કાઉન્ટર : સીક્વન્સ ટેબલ અને વોવફોર્મ

4.5.3.2 IC - 7493 4-બીટ બાયનરી રીપલ કાઉન્ટર (IC - 7493 4-Bit Binary Ripple Counter)



આકૃતિ 4.24 IC – 7493 નો પીન ડાયાગ્રામ : 4-બીટ બાયનરી રીપલ કાઉન્ટર

ડીવાઈડ બાય 2 મોડ માટે

Q_A	ઈનપુટ પલ્સ
0	0
1	1
0	2

ડીવાઈડ બાય 8 મોડ માટે

Q_D	Q_C	Q_B	ઈનપુટ પલ્સ
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
1	1	0	6
1	1	1	7
0	0	0	8

પીન નં.	માહીતી
પીન - 1	ઈનપુટ B (ડીવાઈડ બાય 8 ઓપરેશન માટે ઈનપુટ પીન)
પીન - 2	રીસેટ (તે બધા ફ્લીપ ફ્લોપને 0000 ઉપર રીસેટ કરે છે)
પીન - 3	રીસેટ (તે બધા ફ્લીપ ફ્લોપને 0000 ઉપર રીસેટ કરે છે)
પીન - 4	કોઈ જોડાણ નહીં.
પીન - 5	+ 5 V V_{CC} સપ્લાય
પીન - 6	કોઈ જોડાણ નહીં.
પીન - 7	કોઈ જોડાણ નહીં.
પીન - 8	આઉટપુટ Q_C
પીન - 9	આઉટપુટ Q_B
પીન - 10	ગ્રાઉન્ડ
પીન - 11	આઉટપુટ Q_D
પીન - 12	આઉટપુટ Q_A
પીન - 13	કોઈ જોડાણ નહીં.
પીન - 14	ઈનપુટ A (ડીવાઈડ બાય 2 અને ડીવાઈડ બાય 16 ઓપરેશન માટે ઈનપુટ પીન

IC – 7493 એ એક 4-બીટ બાયનરી રીપલ કાઉન્ટર છે. તે 16 ઈનપુટ ક્લોક પલ્સ કાઉન્ટ કરે છે. તે ચાર ફ્લીપ ફ્લોપ ધરાવે છે. IC – 7493 નો પીન ડાયાગ્રામ આકૃતિ 4.24 માં દર્શાવેલ છે. IC – 7493 4-બીટ બાયનરી રીપલ કાઉન્ટર એ ત્રણ મોડમાં ઓપરેટ થાય છે;

1. **ડીવાઈડ બાય 2 મોડ ઓપરેશન :** ડીવાઈડ બાય 2 મોડ ઓપરેશન માટે, ઈનપુટ પલ્સને પીન-14 ઉપર આપવામાં આવે છે. આઉટપુટ Q_A ને પીન-12 માંથી લેવામાં આવે છે. ડીવાઈડ બાય 2 મોડ ઓપરેશન માટે સીક્વન્સ ટેબલ નીચે બતાવેલ છે;
2. **ડીવાઈડ બાય 8 મોડ ઓપરેશન :** ડીવાઈડ બાય 8 મોડ ઓપરેશન માટે, ઈનપુટ પલ્સને પીન-1 ઉપર આપવામાં આવે છે. આઉટપુટ Q_D, Q_C અને Q_B ને અનુક્રમે પીન-11, પીન-8 અને પીન-9 માંથી લેવામાં આવે છે. ડીવાઈડ બાય 8 મોડ ઓપરેશન માટે સીક્વન્સ ટેબલ નીચે બતાવેલ છે;
3. **ડીવાઈડ બાય 16 મોડ ઓપરેશન :** ડીવાઈડ બાય 16 મોડ ઓપરેશન માટે, ડીવાઈડ બાય 2 મોડ અને ડીવાઈડ બાય 8 મોડને કાસ્કેડ મોડમાં જોડવામાં આવે છે. ડીવાઈડ બાય 2 મોડમાં પીન-12 માંથી લેવામાં આવતો આઉટપુટ Q_A ને ડીવાઈડ બાય 8 મોડમાં પીન-1 ઉપર આપવામાં આવે છે. આઉટપુટ Q_D, Q_C, Q_B અને Q_A ને અનુક્રમે પીન-11, પીન-8, પીન-9 અને પીન-12 માંથી લેવામાં આવે છે. ડીવાઈડ બાય 16 મોડ ઓપરેશન માટે સીક્વન્સ ટેબલ નીચે બતાવેલ છે;

ડીવાઈડ બાય 16 મોડ માટે

Q_D	Q_C	Q_B	Q_A	ઈનપુટ પલ્સ
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
1	0	1	0	10
1	0	1	1	11
1	1	0	0	12
1	1	0	1	13
1	1	1	0	14
1	1	1	1	15
0	0	0	0	16

4.5.3.3 ડીકેડ કાઉન્ટર : મોડયુલો – 10

ડીકેડ કાઉન્ટર એ એક મોડયુલો – 10 કાઉન્ટર છે. તે ચાર નેગેટીવ એડ્જ ટ્રીગર ફ્લીપ ફ્લોપ ધરાવે છે. તે 10 ઈનપુટ ક્લોક પલ્સ કાઉન્ટ કરે છે. 9^{th} ક્લોક પલ્સ 1001 બતાવે છે. 10^{th} ક્લોક પલ્સ 1010 બતાવે છે. જ્યારે 10^{th} ક્લોક પલ્સ વખતે બાયનરી સીક્વન્સ 1010 આવે છે ત્યારે તે 0000 ઉપર રીસેટ થવું જોઈએ.

આ હેતુસર નેન્ડ ગેટની મદદથી એક રીસેટ પલ્સ જનરેટ કરવામાં આવે છે. જ્યારે નેન્ડ ગેટના બધા જ ઈનપુટ 1 ઉપર હોય ત્યારે નેન્ડ ગેટનું આઉટપુટ 0 થાય છે. $\begin{bmatrix} DCBA \\ 1010 \end{bmatrix}$ માં, B અને D એ 1 છે પરંતુ A અને C એ 0 છે. આથી, A અને C લાઈનમાં, તેમને નેન્ડ ગેટમાં



આકૃતિ 4.25 (a) ડીકેડ કાઉન્ટર ની રીસેટ વ્યવસ્થા

આપતા પહેલા નોટ ગેટ વાપરવામાં આવે છે. આથી, નેન્ડ ગેટનું આઉટપુટ 0 થશે. આ 0 લોજીકને બધા જ ફ્લીપ ફ્લોપના ક્લીયર ઈનપુટને આપવામાં આવે છે. જે બધા જ ફ્લીપ ફ્લોપને 0 ઉપર રીસેટ કરે છે. આથી, આપણને 10^{th} ક્લોક પલ્સ વખતે 0000 મળશે.

ડીકેડ કાઉન્ટર ની રીસેટ વ્યવસ્થા, સરકિટ ડાયાગ્રામ, વેવફોર્મ અને સીક્વન્સ ટેબલ આકૃતિ 4.25 માં દર્શાવેલ છે;



આકૃતિ 4.25 (b) ડીકેડ કાઉન્ટર (મોડયુલો – 10 કાઉન્ટર)



Q_D	Q_C	Q_B	Q_A	ઈનપુટ પલ્સ
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
0	0	0	0	10

આકૃતિ 4.25 (c) ડીકેડ કાઉન્ટર : વેવફોર્મ અને સીક્વન્સ ટેબલ

4.5.3.3.1 IC - 7490 ડીકેડ કાઉન્ટર (IC – 7490 Decade Counter)

IC – 7490 એ એક ડીકેડ કાઉન્ટર છે. તે 10 ઈનપુટ ક્લોક પલ્સ કાઉન્ટ કરે છે. તે ચાર JK ફ્લીપ ફ્લોપ ધરાવે છે. IC – 7490 નો પીન ડાયાગ્રામ આકૃતિ 4.26 માં દર્શાવેલ છે.



આકૃતિ 4.26 IC 7490 નો પીન ડાયાગ્રામ : ડીકેડ કાઉન્ટર

IC – 7490 ડીકેડ કાઉન્ટર એ ત્રણ મોડમાં ઓપરેટ થાય છે;

1. **ડીવાઇડ બાય 2 મોડ ઓપરેશન :** ડીવાઇડ બાય 2 મોડ ઓપરેશન માટે, ઇનપુટ પલ્સને પીન-14 ઉપર આપવામાં આવે છે. આઉટપુટ Q_A ને પીન-12 માંથી લેવામાં આવે છે. ડીવાઇડ બાય 2 મોડ ઓપરેશન માટે સીક્વન્સ ટેબલ નીચે બતાવેલ છે;

ડીવાઇડ બાય 2 મોડ માટે

Q_A	ઇનપુટ પલ્સ
0	0
1	1
0	2

2. **ડીવાઇડ બાય 5 મોડ ઓપરેશન :** ડીવાઇડ બાય 5 મોડ ઓપરેશન માટે, ઇનપુટ પલ્સને પીન-1 ઉપર આપવામાં આવે છે. આઉટપુટ Q_D, Q_C અને Q_B ને અનુક્રમે પીન-11, પીન-8 અને પીન-9 માંથી લેવામાં આવે છે. ડીવાઇડ બાય 5 મોડ ઓપરેશન માટે સીક્વન્સ ટેબલ નીચે બતાવેલ છે;

ડીવાઇડ બાય 5 મોડ માટે

Q_D	Q_C	Q_B	ઇનપુટ પલ્સ
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5

3. **ડીવાઇડ બાય 10 મોડ ઓપરેશન :** ડીવાઇડ બાય 10 મોડ ઓપરેશન માટે, ડીવાઇડ બાય 2 મોડ અને ડીવાઇડ બાય 5 મોડને કાસ્કેડ મોડમાં જોડવામાં આવે છે. ડીવાઇડ બાય 2 મોડમાં પીન-12 માંથી લેવામાં આવતો આઉટપુટ Q_A ને ડીવાઇડ બાય 5 મોડમાં પીન-1 ઉપર આપવામાં આવે છે. આઉટપુટ Q_D, Q_C, Q_B અને Q_A ને અનુક્રમે પીન-11, પીન-8, પીન-9 અને પીન-12 માંથી લેવામાં આવે છે. ડીવાઇડ બાય 10 મોડ ઓપરેશન માટે સીક્વન્સ ટેબલ નીચે બતાવેલ છે;

પીન નં.	માહીતી
પીન - 1	ઇનપુટ B (ડીવાઇડ બાય 5 ઓપરેશન માટે ઇનપુટ પીન)
પીન - 2	રીસેટ (તે બધા ફ્લીપ ફ્લોપને 0000 ઉપર રીસેટ કરે છે)
પીન - 3	રીસેટ (તે બધા ફ્લીપ ફ્લોપને 0000 ઉપર રીસેટ કરે છે)
પીન - 4	કોઇ જોડાણ નહીં.
પીન - 5	+ 5 V V_{CC} સપ્લાય
પીન - 6	સેટ (તે IC ને 1001 ઉપર સેટ કરે છે)
પીન - 7	સેટ (તે IC ને 1001 ઉપર સેટ કરે છે)
પીન - 8	આઉટપુટ Q_C
પીન - 9	આઉટપુટ Q_B
પીન - 10	ગ્રાઉન્ડ
પીન - 11	આઉટપુટ Q_D
પીન - 12	આઉટપુટ Q_A
પીન - 13	કોઇ જોડાણ નહીં.
પીન - 14	ઇનપુટ A (ડીવાઇડ બાય 2 અને ડીવાઇડ બાય 10 ઓપરેશન માટે ઇનપુટ પીન

ડીવાઇડ બાય 10 મોડ માટ

Q_D	Q_C	Q_B	Q_A	ઇનપુટ પલ્સ
0	0	0	0	0
0	0	0	1	1
0	0	1	0	2
0	0	1	1	3
0	1	0	0	4
0	1	0	1	5
0	1	1	0	6
0	1	1	1	7
1	0	0	0	8
1	0	0	1	9
0	0	0	0	10

4.5.3.4 4-બીટ એસીન્ક્રોનસ ડાઉન કાઉન્ટર (4-Bit Asynchronous Down Counter)

4-બીટ એસીન્ક્રોનસ ડાઉન કાઉન્ટર એ ઉતરતા ક્રમમાં કાઉન્ટીંગ કરે છે. તે મહત્તમ કિંમત $2^n - 1$ થી 0 કિંમત સુધી કાઉન્ટ કરે છે. જો ચાર ફ્લીપ ફ્લોપ વાપરવામાં આવે તો તે મહત્તમ કિંમત 15 $(2^4 - 1 = 15)$ થી 0 કિંમત સુધી કાઉન્ટ કરે છે.

4-બીટ એસીન્ક્રોનસ ડાઉન કાઉન્ટર આકૃતિ 4.27 માં બતાવેલ છે. ચારેય ફ્લીપ ફ્લોપના J ઇનપુટને એકસાથે જોડીને લોજીક હાઇ (i.e. 1) ઇનપુટ આપવામાં આવે છે. ક્લોક ઇનપુટને પ્રથમ



આકૃતિ 4.27 4-બીટ એસીન્ક્રોનસ ડાઉન કાઉન્ટર

ફ્લીપ ફ્લોપ A ને આપવામાં આવે છે. ફ્લીપ ફ્લોપ A ના આઉટપુટ $\bar{Q}_A$ ને ફ્લીપ ફ્લોપ B ના ક્લોક ઇનપુટને આપવામાં આવે છે. ફ્લીપ ફ્લોપ B ના આઉટપુટ $\bar{Q}_B$ ને ફ્લીપ ફ્લોપ C ના ક્લોક ઇનપુટને આપવામાં આવે છે. ફ્લીપ ફ્લોપ C ના આઉટપુટ $\bar{Q}_C$ ને ફ્લીપ ફ્લોપ D ના ક્લોક ઇનપુટને આપવામાં આવે છે.

- ફ્લીપ ફ્લોપ A ક્લોક ઇનપુટની નેગેટીવ એડ્જ ઉપર ટ્રીગર થાય છે.
- ફ્લીપ ફ્લોપ B એ આઉટપુટ Q_A ની પોઝીટીવ એડ્જ ઉપર ટ્રીગર થાય છે.
- ફ્લીપ ફ્લોપ C એ આઉટપુટ Q_B ની પોઝીટીવ એડ્જ ઉપર ટ્રીગર થાય છે.
- ફ્લીપ ફ્લોપ D એ આઉટપુટ Q_C ની પોઝીટીવ એડ્જ ઉપર ટ્રીગર થાય છે.

4-બીટ એસીન્ક્રોનસ ડાઉન કાઉન્ટરનો સીક્વન્સ ટેબલ નીચે ટેબલમાં બતાવેલ છે; 4-બીટ એસીન્ક્રોનસ ડાઉન કાઉન્ટરનો વેવફોર્મ આકૃતિ 4.28 માં બતાવેલ છે;

ડેસીમલ ઇક્વેલન્ટ	Q_D	Q_C	Q_B	Q_A	ઇનપુટ પલ્સ
15	1	1	1	1	0
14	1	1	1	0	1
13	1	1	0	1	2
12	1	1	0	0	3
11	1	0	1	1	4
10	1	0	1	0	5
9	1	0	0	1	6
8	1	0	0	0	7
7	0	1	1	1	8
6	0	1	1	0	9
5	0	1	0	1	10
4	0	1	0	0	11
3	0	0	1	1	12
2	0	0	1	0	13
1	0	0	0	1	14
0	0	0	0	0	15
15	1	1	1	1	16



આકૃતિ 4.28 4-બીટ એસીન્ક્રોનસ ડાઉન કાઉન્ટરનો વેવફોર્મ

4.5.3.5 4-બીટ એસીન્ક્રોનસ અપ/ડાઉન કાઉન્ટર (4-Bit Asynchronous Up/Down Counter)

4-બીટ એસીન્ક્રોનસ અપ/ડાઉન કાઉન્ટર આકૃતિ 4.29 માં બતાવેલ છે. તે ચાર JK ફ્લીપ ફ્લોપ અને અમુક લોજીક ગેટ ધરાવે છે. આ પ્રકારનું કાઉન્ટર અપ કાઉન્ટીંગ તેમજ ડાઉન કાઉન્ટીંગમાં વપરાય છે. દરેક ફ્લીપ ફ્લોપ સાથે બે એન્ડ ગેટ અને એક ઓર ગેટ વાપરવામાં આવે છે. તેમાં બે મોડ કંટ્રોલ વપરાય છે; M અને $\bar{M}$.

- મોડ કંટ્રોલ M એ અપ કાઉન્ટીંગ માટે વપરાય છે.
- મોડ કંટ્રોલ $\bar{M}$ એ ડાઉન કાઉન્ટીંગ માટે વપરાય છે.



આકૃતિ 4.29 4-બીટ એસીન્ક્રોનસ અપ/ડાઉન કાઉન્ટર

અપ કાઉન્ટીંગ ($M = 1$ & $\bar{M} = 0$)					ડાઉન કાઉન્ટીંગ ($M = 0$ & $\bar{M} = 1$)					ઇનપુટ પલ્સ
ડેસીમલ ઇક્વેલન્ટ	Q_D	Q_C	ડેસીમલ ઇક્વેલન્ટ	Q_D	Q_C	ડેસીમલ ઇક્વેલન્ટ	Q_D	Q_C	ડેસીમલ ઇક્વેલન્ટ	Q_D
0	0	0	0	0	0	0	0	0	0	0
1	0	0	1	0	0	1	0	0	1	0
2	0	0	2	0	0	2	0	0	2	0
3	0	0	3	0	0	3	0	0	3	0
4	0	1	4	0	1	4	0	1	4	0
5	0	1	5	0	1	5	0	1	5	0
6	0	1	6	0	1	6	0	1	6	0
7	0	1	7	0	1	7	0	1	7	0
8	1	0	8	1	0	8	1	0	8	1
9	1	0	9	1	0	9	1	0	9	1
10	1	0	10	1	0	10	1	0	10	1
11	1	0	11	1	0	11	1	0	11	1
12	1	1	12	1	1	12	1	1	12	1
13	1	1	13	1	1	13	1	1	13	1
14	1	1	14	1	1	14	1	1	14	1
15	1	1	15	1	1	15	1	1	15	1
0	0	0	0	0	0	0	0	0	0	0

1. **Case : 1 $M = 1$ & $\bar{M} = 0$:** આ સ્થિતિમાં, નીચેની સાઇડના બધા જ એન્ડ ગેટના આઉટપુટ શૂન્ય થશે. ઉપરની સાઇડના બધા જ એન્ડ ગેટ એનેબલ થશે અને તે દરેક ફ્લીપ ફ્લોપના આઉટપુટ (i.e. Q_A, Q_B, Q_C & Q_D) ના સંદર્ભમાં આઉટપુટ ઉત્પન્ન કરશે. આ સ્થિતિમાં, કાઉન્ટર એ અપ કાઉન્ટર તરીકે કાર્ય કરશે.
2. **Case : 2 $M = 0$ & $\bar{M} = 1$:** આ સ્થિતિમાં, ઉપરની સાઇડના બધા જ એન્ડ ગેટના આઉટપુટ શૂન્ય થશે. નીચેની સાઇડના બધા જ એન્ડ ગેટ એનેબલ થશે અને તે દરેક ફ્લીપ ફ્લોપના આઉટપુટ (i.e. $\bar{Q}_A, \bar{Q}_B, \bar{Q}_C$ & $\bar{Q}_D$) ના સંદર્ભમાં આઉટપુટ ઉત્પન્ન કરશે. આ સ્થિતિમાં, કાઉન્ટર એ ડાઉન કાઉન્ટર તરીકે કાર્ય કરશે.

4.5.3.6 એસીન્ક્રોનસ કાઉન્ટર અથવા રીપલ કાઉન્ટરની મર્યાદાઓ (Limitations of Asynchronous Counter or Ripple Counter)

1. કાઉન્ટીંગ પ્રોસેસ ધીમી છે.
2. પ્રોપેગેશન ડીલે ટાઇમ વધારે છે.

4.5.4 સીન્ક્રોનસ કાઉન્ટર અથવા પેરેલલ કાઉન્ટર (Synchronous Counter or Parallel Counter)

સીન્ક્રોનસ કાઉન્ટરને પેરેલલ કાઉન્ટર તરીકે પણ ઓળખાય છે. સીન્ક્રોનસ કાઉન્ટરમાં બધા જ ફ્લીપ ફ્લોપને એક સાથે ક્લોક સીગ્નલ આપવામાં આવે છે. ઓછા પ્રોપેગેશન ડીલેને કારણે કાઉન્ટીંગ પ્રોસેસ ઝડપી છે.

4.5.4.1 4-બીટ બાયનરી સીન્ક્રોનસ અપ કાઉન્ટર (4-Bit Binary Synchronous Up Counter)

4-બીટ બાયનરી સીન્ક્રોનસ અપ કાઉન્ટરનો સરકિટ ડાયાગ્રામ આકૃતિ 4.30 માં દર્શાવેલ છે. તે ચાર JK JK ફ્લીપ ફ્લોપ ધરાવે છે. અહીં એ જોઇ શકાય છે કે બધા જ ફ્લીપ ફ્લોપના ક્લોક ઇનપુટને એકસાથે જોડેલ છે. આ સાથે, બધા જ ફ્લીપ ફ્લોપના J ઇનપુટને એકસાથે અને K ઇનપુટને એકસાથે જોડેલ છે.



આકૃતિ 4.30 4-બીટ સીન્ક્રોનસ અપ કાઉન્ટર

પરંતુ, પ્રથમ ફ્લીપ ફ્લોપમાં, તેમને હાઇ લોજીક (i.e. 1) સાથે જોડેલ છે.

ફ્લીપ ફ્લોપ B ના J અને K ઇનપુટ આઉટપુટ Q_A સાથે જોડેલ છે જ્યારે ફ્લીપ ફ્લોપ C અને ફ્લીપ ફ્લોપ D ના J અને K ઇનપુટ એન્ડ ગેટ દ્વારા ડ્રાઇવ કરવામાં આવે છે.

બધા જ ફ્લીપ ફ્લોપને ક્લોક સીગ્નલ એકસાથે આપવાનો હોવાથી સીન્ક્રોનસ કાઉન્ટર એ એસીન્ક્રોનસ કાઉન્ટર કરતાં ખૂબ જ ઝડપી છે. 4-બીટ બાયનરી સીન્ક્રોનસ અપ કાઉન્ટરનો સીક્વન્સ ટેબલ એ ટેબલમાં બતાવેલ છે.

ડેસીમલ ઇક્વેલન્ટ	Q_D	Q_C	Q_B	Q_A	ઇનપુટ પલ્સ
0	0	0	0	0	0
1	0	0	0	1	1
2	0	0	1	0	2
3	0	0	1	1	3
4	0	1	0	0	4
5	0	1	0	1	5
6	0	1	1	0	6
7	0	1	1	1	7
8	1	0	0	0	8
9	1	0	0	1	9
10	1	0	1	0	10
11	1	0	1	1	11
12	1	1	0	0	12
13	1	1	0	1	13
14	1	1	1	0	14
15	1	1	1	1	15
0	0	0	0	0	16

4.5.4.2 4-બીટ સીન્ક્રોનસ ડાઉન કાઉન્ટર (4 – Bit Binary Synchronous Down Counter)

4-બીટ બાયનરી સીન્ક્રોનસ ડાઉન કાઉન્ટરનો સરકિટ ડાયાગ્રામ આકૃતિ 4.31 માં દર્શાવેલ છે. તે ચાર JK ફ્લીપ ફ્લોપ ધરાવે છે. અહીં એ જોઇ શકાય છે કે બધા જ ફ્લીપ ફ્લોપના ક્લોક ઇનપુટને એકસાથે જોડેલ છે. આ સાથે, બધા જ ફ્લીપ ફ્લોપના J ઇનપુટને એકસાથે અને K ઇનપુટને એકસાથે જોડેલ છે. પરંતુ, પ્રથમ ફ્લીપ ફ્લોપમાં, તેમને હાઇ લોજીક (i.e. 1) સાથે જોડેલ છે. 4-બીટ બાયનરી સીન્ક્રોનસ ડાઉન કાઉન્ટરનો સીક્વન્સ ટેબલ એ ટેબલમાં બતાવેલ છે.



આકૃતિ 4.31 4-બીટ સીન્ક્રોનસ ડાઉન કાઉન્ટર

ડેસીમલ ઇક્વેલન્ટ	Q_D	Q_C	Q_B	Q_A	ઇનપુટ પલ્સ
15	1	1	1	1	0
14	1	1	1	0	1
13	1	1	0	1	2
12	1	1	0	0	3
11	1	0	1	1	4
10	1	0	1	0	5
9	1	0	0	1	6
8	1	0	0	0	7
7	0	1	1	1	8
6	0	1	1	0	9
5	0	1	0	1	10
4	0	1	0	0	11
3	0	0	1	1	12
2	0	0	1	0	13
1	0	0	0	1	14
0	0	0	0	0	15
15	1	1	1	1	16

4.5.4.3 4-બીટ સીન્ક્રોનસ અપ/ડાઉન કાઉન્ટર (4-Bit Synchronous Up/Down Counter)

4-બીટ સીન્ક્રોનસ અપ/ડાઉન કાઉન્ટરનો સરકિટ ડાયાગ્રામ આકૃતિ 4.32 માં દર્શાવેલ છે. તે ચાર JK ફ્લીપ ફ્લોપ અને અમુક લોજીક ગેટ ધરાવે છે. અહીં એ જોઇ શકાય છે કે બધા જ ફ્લીપ ફ્લોપના ક્લોક ઇનપુટને એકસાથે જોડેલ છે. આ પ્રકારના ફ્લીપ ફ્લોપ અપ કાઉન્ટીંગ તેમજ ડાઉન કાઉન્ટીંગ માટે વપરાય છે.



આકૃતિ 4.32 4-બીટ સીન્ક્રોનસ અપ/ડાઉન કાઉન્ટર

દરેક ફ્લીપ ફ્લોપ સાથે બે એન્ડ ગેટ અને એક ઓર ગેટ વાપરવામાં આવે છે. તેમાં બે મોડ કંટ્રોલ વપરાય છે; M અને $\bar{M}$.

- મોડ કંટ્રોલ M એ અપ કાઉન્ટીંગ માટે વપરાય છે.
- મોડ કંટ્રોલ $\bar{M}$ એ ડાઉન કાઉન્ટીંગ માટે વપરાય છે.

1. **Case : 1 $M = 1$ & $\bar{M} = 0$:** આ સ્થિતિમાં, નીચેની સાઇડના બધા જ એન્ડ ગેટના આઉટપુટ શૂન્ય થશે. ઉપરની સાઇડના બધા જ એન્ડ ગેટ એનેબલ થશે અને તે દરેક ફ્લીપ ફ્લોપના આઉટપુટ (i.e. Q_A, Q_B, Q_C & Q_D) ના સંદર્ભમાં આઉટપુટ ઉત્પન્ન કરશે. આ સ્થિતિમાં, કાઉન્ટર એ અપ કાઉન્ટર તરીકે કાર્ય કરશે.
2. આ સ્થિતિમાં, ઉપરની સાઇડના બધા જ એન્ડ ગેટના આઉટપુટ શૂન્ય થશે. નીચેની સાઇડના બધા જ એન્ડ ગેટ એનેબલ થશે અને તે દરેક ફ્લીપ ફ્લોપના આઉટપુટ (i.e. $\bar{Q}_A, \bar{Q}_B, \bar{Q}_C$ & $\bar{Q}_D$) ના સંદર્ભમાં આઉટપુટ ઉત્પન્ન કરશે. આ સ્થિતિમાં, કાઉન્ટર એ ડાઉન કાઉન્ટર તરીકે કાર્ય કરશે.

4.5.5 એસીન્ક્રોનસ કાઉન્ટર અને સીન્ક્રોનસ કાઉન્ટર વચ્ચેની સરખામણી (Comparison between Asynchronous Counter and Synchronous Counter)

નં.	એસીન્ક્રોનસ કાઉન્ટર	સીન્ક્રોનસ કાઉન્ટર
1.	તેમને રીપલ કાઉન્ટર, સીરીઝ કાઉન્ટર અથવા સીરીયલ કાઉન્ટર પણ કહે છે.	તેમને પેરેલલ કાઉન્ટર પણ કહે છે.
2.	એસીન્ક્રોનસ કાઉન્ટરમાં ફક્ત પ્રથમ ફ્લીપ ફ્લોપને ક્લોક પલ્સ આપવામાં આવે છે જ્યારે બીજા ફ્લીપ ફ્લોપ તેમના આગળના ફ્લીપ ફ્લોપના આઉટપુટ દ્વારા ટ્રીગર થાય છે.	સીન્ક્રોનસ કાઉન્ટરમાં બધા જ ફ્લીપ ફ્લોપને એકસાથે ક્લોક પલ્સ આપવામાં આવે છે.
3.	પ્રોપેગેશન ડીલે ટાઇમ વધારે છે.	પ્રોપેગેશન ડીલે ટાઇમ ઓછો છે.
4.	કાઉન્ટીંગ પ્રોસેસ ધીમી છે.	કાઉન્ટીંગ પ્રોસેસ સ્લો છે.

4.5.6 કાઉન્ટરના ઉપયોગો (Applications of Counters)

1. ડીજીટલ ટાઇમરમાં.
2. ઓબ્જેક્ટ કાઉન્ટરમાં.
3. પેકીંગ મટીરીયલમાં.
4. વોશીંગ મશીન, માઇક્રોવેવ ઓવનમાં ડાઉન કાઉન્ટીંગ માટે.
5. ડીજીટલ ઇન્સ્ટ્રુમેન્ટ જેમ કે ડીજીટલ ક્લોક, ડીજીટલ ફ્રીક્વન્સી મીટરમાં.
6. સીન્ક્રોનસ વેવફોર્મ જનરેટરમાં.

Assignment Worksheet (Most IMP Questions)

1. લેવલ ટ્રિગરિંગ અને એડ્જ ટ્રિગરિંગ વચ્ચેનો તફાવત સમજાવો.

જવાબ :

પ્રકરણ 5

A ટુ D અને D ટુ A કન્વર્ટર્સ
(A to D and D to A Convertors)

5.1 A ટુ D અને D ટુ A કન્વર્ટરની જરૂરીયાત (Necessity of A to D and D to A Converters)
5.2 ડીજીટલ ટુ એનાલોગ (D to A) કન્વર્ટર (Digital to Analog (D to A) Converter)
5.3 એનાલોગ ટુ ડીજીટલ (A to D) કન્વર્ટર (Analog to Digital (A to D) Converter)
Assignment Worksheet (Most IMP Questions)

5.1 A ટુ D અને D ટુ A કન્વર્ટરની જરૂરીયાત (Necessity of A to D and D to A Converters)

આપણે જાણીએ છીએ તેમ માહિતી ધરાવતા સિગ્નલ એ એનાલોગ સ્વરૂપમાં હોય છે જેમ કે વોલ્ટેજ, કરંટ, તાપમાન, ચાર્જ દબાણ વગેરે. ડેટા ના સરળ ટ્રાન્સમીશન અને સ્ટોરેજ માટે ડેટા એ ડીજીટલ સ્વરૂપમાં હોવા જોઈએ. આ સાથે ડીજીટલ ડીવાઈસ જેમ કે કોમ્પ્યુટર એ ફક્ત ડીજીટલ ડેટાને જ સમજી શકે છે. આથી, આ સિગ્નલને એનાલોગમાંથી ડીજીટલ સ્વરૂપમાં ફેરવવા જરૂરી છે. આ હેતુસર એનાલોગ ટુ ડીજીટલ કન્વર્ટર (ADC) વપરાય છે. આ જ રીતે, ડીજીટલ ટુ એનાલોગ કન્વર્ટર ડીજીટલ સિગ્નલને એનાલોગ સિગ્નલમાં ફેરવવા માટે વપરાય છે.

5.2 ડીજીટલ ટુ એનાલોગ (D to A) કન્વર્ટર (Digital to Analog (D to A) Converter)

5.2.1 D/A કન્વર્ટરનો બ્લોક ડાયાગ્રામ (Block Diagram of Digital to Analog Converter)

ડીજીટલ ટુ એનાલોગ કન્વર્ટર (DAC) એ ડીજીટલ સિગ્નલને એનાલોગ સિગ્નલમાં રૂપાંતર કરવા માટે વપરાય છે. ડીજીટલ ટુ એનાલોગ (D/A) કન્વર્ટરનો બ્લોક ડાયાગ્રામ આકૃતિ 5.1 માં બતાવેલ છે. તે રેઝીસ્ટર નેટવર્ક ધરાવે છે જે ડીજીટલ સ્વરૂપમાં (i.e. 0 અથવા 1) સિગ્નલ ધરાવે છે. આ લો અને હાઇ સિગ્નલને આધારે રેઝીસ્ટરમાંથી તેના પ્રમાણમાં કરંટ વહે છે.



આકૃતિ 5.1 D/A કન્વર્ટરનો બ્લોક ડાયાગ્રામ

રેઝીસ્ટર નેટવર્કના આ આઉટપુટ કરંટને ત્યારબાદ કરંટ ટુ વોલ્ટેજ કન્વર્ટરને આપવામાં આવે છે. તે Op-Amp ધરાવે છે. તે કરંટને તેના પ્રમાણમાં વોલ્ટેજમાં ફેરવે છે જે એનાલોગ સ્વરૂપમાં હોય છે. આ એનાલોગ વોલ્ટેજ સિગ્નલ આઉટપુટ આગળ મળે છે.

5.2.2 D/A કન્વર્ટરના પ્રકાર (Types of D to A Converter)

D/A કન્વર્ટરના બે પ્રકાર છે;

1. વેઇટેડ રેઝીસ્ટર અથવા રેઝીસ્ટર ડિવાઇડર પ્રકારનું D/A કન્વર્ટર
2. બાયનરી લેડર અથવા $R-2R$ લેડર પ્રકારનું D/A કન્વર્ટર

5.2.3 વેઇટેડ રેઝીસ્ટર અથવા રેઝીસ્ટર ડિવાઇડર પ્રકારનું D/A કન્વર્ટર

વેઇટેડ રેઝીસ્ટર અથવા રેઝીસ્ટર ડિવાઇડર પ્રકારનું D/A કન્વર્ટર આકૃતિ 5.2 માં દર્શાવેલ છે. તેમાં op-amp નો ઉપયોગ થાય છે જે $n-$ બાયનરી વેઇટેડ કરંટનો સરવાળો કરે છે. આ કરંટને રેફરન્સ વોલ્ટેજ V_R માંથી, કરંટ સ્કેલીંગ રેઝીસ્ટર $R, 2R, 4R \ldots. 2^{n-1}R$ મારફતે મેળવવામાં આવે છે.

સ્વીચની સ્થિતિ (i.e. ON અથવા OFF) ને ડીજીટલ ઇનપુટ સિગ્નલ $(b_0, b_1 \ldots\ldots\ldots b_{n-1})$ દ્વારા કંટ્રોલ કરવામાં



આકૃતિ 5.2 વેઇટેડ રેઝીસ્ટર અથવા રેઝીસ્ટર ડિવાઇડર પ્રકારનું D/A કન્વર્ટર

આવે છે. જ્યારે ડીજીટલ ઇનપુટ લોજીક 1 ઉપર હોય ત્યારે સ્વીચ ON હોય છે અને જ્યારે ડીજીટલ ઇનપુટ લોજીક 0 ઉપર હોય ત્યારે સ્વીચ OFF હોય છે

જ્યારે સ્વીચ ON હોય ત્યારે; $I = \frac{V_R}{R}$

જ્યારે સ્વીચ OFF હોય ત્યારે; $I = 0$

Op-amp એ સમીંગ એમ્પ્લીફાયર તરીકે કાર્ય કરે છે. Op-amp ના ઉચ્ચ ઇનપુટ ઇમ્પીડન્સના કારણે સમીંગ કરંટ (I_T) એ ફીડબેક રેઝીસ્ટર R_F માંથી પસાર થાય છે.

આથી, કુલ કરંટ;

$$I_T = I_0 + I_1 + I_2 + \cdots\cdots\cdots + I_{n-1}$$

આઉટપુટ વોલ્ટેજ (V_0) એ ફીડબેક રેઝીસ્ટર R_F ની એક્રોસના વોલ્ટેજ છે;

$$V_0 = -I_T R_F$$

$$V_0 = -(I_0 + I_1 + I_2 + \cdots\cdots\cdots + I_{n-1})R_F$$

$$V_0 = -\left(b_0\frac{V_R}{R} + b_1\frac{V_R}{2R} + b_2\frac{V_R}{4R} + \cdots\cdots\cdots + b_{n-1}\frac{V_R}{2^{n-1}R}\right)R_F$$

$$V_0 = -\frac{V_R R_F}{R}\left(b_0 2^{-0} + b_2 2^{-1} + b_3 2^{-2} + \cdots\cdots\cdots + b_{n-1}2^{-(n-1)}\right)$$

ફાયદા (Advantages)

1. સરળ D/A કન્વર્ટર.
2. પ્રતિ બીટ એક જ રેઝીસ્ટરની જરૂર પડે છે.

ગેરફાયદા (Disadvantages)

1. આ પ્રકારના કન્વર્ટરમાં રેઝીસ્ટરની ખૂબ જ મોટી રેન્જની જરૂર પડે છે. 8-બીટ D/A કન્વર્ટર માટે સૌથી વધુ કિંમતનો રેઝીસ્ટર એ સૌથી નાની કિંમતના રેઝીસ્ટર (R) કરતાં 128 (2^7R) ગણો હોય છે.
2. ચોક્કસ કિંમતના રેઝીસ્ટર મળતા ના હોવાના કારણે આઉટપુટ કિંમતમાં એરર જોવા મળે છે.
3. મોટી કિંમતના રેઝીસ્ટરની એક્રોસમાં વધુ વોલ્ટેજ ડ્રોપ થવાને કારણે એક્યુરસીમાં ઘટાડો થાય છે.
4. તે ફક્ત 8-બીટ ડીજીટલ ઇનપુટ ડેટાને એનાલોગમાં રૂપાંતર કરવા માટે વપરાય છે.
5. બધા જ રેઝીસ્ટરના ટેમ્પરેચર કો-એફીસીયેન્ટને સરખાવવા ખૂબ જ અઘરું છે.

5.2.4 બાયનરી લેડર અથવા $R-2R$ લેડર D/A કન્વર્ટર (Binary Ladder or $R-2R$ Ladder D to A Converter)

રેઝીસ્ટર ડીવાઈડર નેટવર્કનો મુખ્ય ગેરફાયદો એ છે કે તેમાં ખૂબ જ મોટી રેન્જમાં રેઝીસ્ટરની જરૂર પડે છે. જ્યારે બાયનરી લેડર નેટવર્કમાં ફક્ત બે રેઝીસ્ટર; R અને $2R$ ની જરૂર પડે છે. આથી, તેને $R-2R$ લેડર D/A કન્વર્ટર પણ કહે છે.

$n-$ બીટ બાયનરી લેડર અથવા $R-2R$ લેડર D/A કન્વર્ટર આકૃતિ 5.3 માં દર્શાવેલ છે. આકૃતિમાં જોઈ શકાય છે કે સ્વીચની એક સ્થિતિ સાથે રેફરન્સ વોલ્ટેજ V_R જોડેલ છે જ્યારે સ્વીચની બીજી સ્થિતિ એ ગ્રાઉન્ડ સાથે જોડેલ છે.



આકૃતિ 5.3 બાયનરી લેડર અથવા $R-2R$ લેડર D/A કન્વર્ટર

Example : આકૃતિ 5.4 માં બતાવેલ 3 – બીટ $R-2R$ લેડર નેટવર્ક પ્રકારનું D/A કન્વર્ટર લો જેમાં બાયનરી ઈનપુટ $ABC = 100$ છે.



આકૃતિ 5.4 3 – બીટ બાયનરી લેડર નેટવર્ક પ્રકારનું D/A કન્વર્ટર

સરકિટને ફરીથી દોરતાં;



આકૃતિ 5.5 (a)

ડાબી બાજુ થેવેનીન થીયરમ લાગુ કરતાં;



આકૃતિ 5.5 (b)



આકૃતિ 5.5 (c)



આકૃતિ 5.5 (d)

આનો મતલબ, આઉટપુટ વોલ્ટેજ $V_R/8$ થાય છે જે બાયનરી ડીજીટલ ઈનપુટ $ABC = 100$ નું ઈક્વેલન્ટ છે.

ફાયદા (Advantages)

1. તે ફક્ત બે રેઝીસ્ટર પરાવે છે; R અને $2R$.
2. જરૂરી કિંમતના રેઝીસ્ટર મળતા હોવાના કારણે તે પ્રમાણમાં એક્યુરેટ છે.

ગેરફાયદા (Disadvantages)

1. પ્રતિ બીટ બે રેઝીસ્ટરની જરૂર પડે છે.

5.2.5 D/A કન્વર્ટરના સ્પેસીફીકેશન (Specifications of D to A Converter)

D/A કન્વર્ટરના વિવિધ સ્પેસીફીકેશન નીચે મુજબ છે;

1. **લીનીયારીટી (Linearity) :** જરૂરી કિંમતની આખી રેન્જમાં જરૂરી એનાલોગ આઉટપુટ અને ખરેખર મળતા આઉટપુટ સિગ્નલના તફાવતને લીનીયારીટી કહે છે. આદર્શ કન્વર્ટર એ ડીજીટલ ઇનપુટ અને એનાલોગ આઉટપુટ વચ્ચે લીનીયર સંબંધ સ્થાપિત કરતું હોવું જોઈએ જે ખરેખર જોવા મળતું નથી.
2. **રીઝોલ્યુશન (Resolution) :** એનાલોગ આઉટપુટ વોલ્ટેજમાં જોવા મળતા નાનામાં નાના બદલાવને રીઝોલ્યુશન કહે છે. આનો અર્થ, ડીજીટલ ઇનપુટમાં LSB ના દરેક બદલાવ માટે આઉટપુટ વોલ્ટેજમાં જોવા મળતા બદલાવને રીઝોલ્યુશન કહે છે.
3. **એક્યુરસી (Accuracy) :** સામાન્ય રીતે, એક્યુરસીને એરરમાં માપવામાં આવે છે. ખરેખર મળતાં આઉટપુટ વોલ્ટેજ અને આદર્શ પરિસ્થિતિમાં મળતાં આઉટપુટ વોલ્ટેજ વચ્ચેના તફાવતને એરર કહે છે.
4. **સેટલીંગ ટાઈમ (Settling Time) :** ઇનપુટ વોલ્ટેજ સિગ્નલને જરૂરી આઉટપુટ વોલ્ટેજ ઉપર સેટ થવા માટે લાગતા સમયને સેટલીંગ ટાઈમ કહે છે. ઇનપુટમાં થતો દરેક ફેરફાર ત્વરીત આઉટપુટમાં જોવા મળતો નથી. બંને વચ્ચે કંઈક ટાઈમ લેગ જોવા મળે છે જેને સેટલીંગ ટાઈમ કહે છે.
5. **મોનોટોનોસીટી (Monotonocity) :** જો ડીજીટલ ઇનપુટમાં થતા દરેક વધારા સામે એનાલોગ આઉટપુટમાં વધારો થાય તો તે D/A કન્વર્ટર મોનોટોનીક છે તેમ કહેવાય. મોટોનોટીક લાક્ષણિકતા એ કંટ્રોલ એપ્લીકેશનમાં જરૂરી છે. નહીં તો તે ઓસીલેશન ઉત્પન્ન કરે છે.
6. **ટેમ્પરેચર સેન્સીટીવીટી (Temperature Sensitivity) :** D/A કન્વર્ટર ટેમ્પરેચર સેન્સીટીવ છે. જ્યારે ડીજીટલ ઇનપુટ ફીક્સડ્ હોય છે ત્યારે રેફરેન્સ વોલ્ટેજ, op-amp અને સરકિટ રેઝીસ્ટન્સના ટેમ્પરેચર સેન્સીટીવ હોવાના કારણે એનાલોગ આઉટપુટ બદલાય છે. સામાન્ય રીતે, D/A કન્વર્ટરની ટેમ્પરેચર સેન્સીટીવીટી $\pm$ 50 ppm/^{0}C છે.
7. **સ્પીડ (Speed) :** ડીજીટલ ઇનપુટ સિગ્નલ એ તેના ઇક્વીવેલન્ટ એનાલોગ આઉટપુટમાં જે દરે રૂપાંતર થાય છે તેને સ્પીડ કહે છે. રૂપાંતરનો દર એ નીચેની બાબતો ઉપર આધાર રાખે છે;
   - ઇનપુટ સિગ્નલની ક્લોક સ્પીડ
   - કન્વર્ટરનો સેટલીંગ ટાઈમ.

5.2.6 D/A કન્વર્ટરના ઉપયોગો (Applications of D to A Converter)

. DVD માં, ડીજીટલ કેમેરામાં, સ્માર્ટ ફોનમાં, પાવર સપ્લાયમાં વગેરે.

5.3 એનાલોગ ટુ ડીજીટલ (A to D) કન્વર્ટર (Analog to Digital (A to D) Converter)

5.3.1 A/D કન્વર્ટરનો બ્લોક ડાયાગ્રામ (Block Diagram of A to D Converter)

જ્યારે ડેટાને પ્રોસેસ અથવા સંગ્રહ કરવાની જરૂર હોય ત્યારે તે ડીજીટલ સ્વરૂપમાં હોવા જોઈએ. જો ડેટા એનાલોગ સ્વરૂપમાં હોય તો તેને ડીજીટલ સ્વરૂપમાં ફેરવવા જરૂરી છે. A/D કન્વર્ટર એ એનાલોગ ઇનપુટ સિગ્નલને ડીજીટલ આઉટપુટ સિગ્નલમાં રૂપાંતર કરે છે. ઇનપુટ સિગ્નલ એનાલોગ સ્વરૂપમાં છે. આઉટપુટ સિગ્નલ ડીજીટલ સ્વરૂપમાં છે. ડીજીટલ આઉટપુટ સિગ્નલ જરૂરીયાત પ્રમાણે 2, 4, 8 અથવા 16 બીટ હોઇ શકે.



આકૃતિ 5.9 A/D કન્વર્ટરનો બ્લોક ડાયાગ્રામ

5.3.2 ક્વોન્ટાઇઝેશન અને એનકોડીંગ (Quantization and Encoding)

D/A કન્વર્ટરમાં, ડીજીટલ ઇનપુટની સંખ્યા ફીક્સડ્ છે. આનો અર્થ, 3-બીટ D/A કન્વર્ટરમાં શક્ય ડીજીટલ ઇનપુટની સંખ્યા 8 છે.

A/D કન્વર્ટરમાં, એનાલોગ ઇનપુટની કિંમત આપેલ ઇનપુટ રેન્જમાં કોઇ પણ હોઇ શકે. આનો અર્થ, જો એનાલોગ ઇનપુટ વોલ્જ રેન્જ 0 – 8 વોલ્ટ હોય ત્યારે ઇનપુટ વોલ્ટેજ 1 V, 2.5 V, 4.65 V અથવા 6.8 V; કોઇ પણ હોઇ શકે. જ્યારે ડીજીટલ આઉટપુટની સંખ્યા 2^n ફીક્સ છે. આનો અર્થ, એનાલોગ ઇનપુટ વોલ્ટેજ રેન્જને 2^n ભાગમાં વહેંચવામાં આવે છે. આ પ્રોસેસને ક્વોન્ટાઇઝેશન કહે છે. દરેક ભાગને n-બીટ બાયનરી કોડ આપવામાં આવે છે. આને એનકોડીંગ કહે છે.

Example : એનાલોગ ઇનપુટ રેન્જ 0 – 8 V લો. 3-બીટ ડીજીટલ આઉટપુટ મેળવવા માટે સૌપ્રથમ 0 – 8 V રેન્જને 1 V ના 8 સરખાં ભાગમાં વહેંચો.

આકૃતિમાં જોઈ શકાય છે કે 3 V થી 4 V ના એનાલોગ ઇનપુટ વોલ્ટેજ વચ્ચે કોઈપણ કિંમત માટે ડીજીટલ આઉટપુટ 011 છે. આને ક્વોન્ટાઇઝેશન એરર કહે છે. ક્વોન્ટાઇઝેશન એરર ઘટાડવા માટે સૌથી ઉપરનો ભાગ અને સૌથી નીચેનો ભાગ 0.5 V રાખવામાં આવે છે જ્યારે બાકીના ભાગને 1 V રાખવામાં આવે છે. હવે, 2.5 V V થી 3.5 V ના એનાલોગ ઇનપુટ વોલ્ટેજ વચ્ચે, ડીજીટલ આઉટપુટ 011 મળે છે. આથી, એરરમાં ઘટાડો થાય છે.



આકૃતિ 5.10 ક્વોન્ટાઇઝેશન અને એનકોડીંગ



આકૃતિ 5.11 ક્વોન્ટાઇઝેશન એરરને ઘટાડવાની રીત

5.3.3 A/D કન્વર્ટરના પ્રકાર (Types of A to D Converter)

1. પેરેલલ કમ્પેરેટર અથવા ફ્લેશ પ્રકારનું A/D કન્વર્ટર
2. સક્સેસીવ એપ્રોક્શીમેશન પ્રકારનું A/D કન્વર્ટર
3. કાઉન્ટર અથવા સ્ટેરકેસ પ્રકારનું A/D કન્વર્ટર
4. વોલ્ટેજ ટુ ટાઇમ રૂપાંતરની મદદથી A/D કન્વર્ટર
5. ડ્યુઅલ સ્લોપ ઇન્ટરએક્ટીંગ A/D કન્વર્ટર
6. વોલ્ટેજ ટુ ફ્રીક્વન્સી A/D કન્વર્ટર
7. કન્ટીન્યુઅસ નલ બેલેન્સ પ્રકારનું A/D કન્વર્ટર

5.3.4 પેરેલલ કમ્પેરેટર A/D કન્વર્ટર

પેરેલલ કમ્પેરેટર A/D કન્વર્ટર આકૃતિ 5.12 માં દર્શાવેલ છે. તેની ડેટા રૂપાંતર કરવાની પ્રોસેસ ખૂબ જ ઝડપી છે. આથી, તેને ફ્લેશ પ્રકારનું A/D કન્વર્ટર પણ કહે છે. તે આકૃતિમાં બતાવ્યા પ્રમાણે કમ્પેરેટર અને એન્કોડર ધરાવે છે. એનાલોગ વોલ્ટેજ V_a ને બધા જ કમ્પેરેટરના નોન-ઇન્વર્ટીંગ ટર્મીનલ (+) માં એક જ લાઇનની મદદથી આપવામાં આવે છે. રેફરન્સ વોલ્ટેજ V_R ને બધા જ કમ્પેરેટરના ઇન્વર્ટીંગ ટર્મીનલ (−) માં રેઝીસ્ટર ડીવાઇડર નેટવર્કની મદદથી આપવામાં આવે છે. કમ્પેરેટરને ચઢતા ક્રમમાં રેફરન્સ વોલ્ટેજ મળશે જે આકૃતિમાં બતાવેલ છે.

કન્વર્ટરમાં વપરાતા કમ્પેરટરની સંખ્યા આઉટપુટમાં જરૂરી ડીજીટલ બીટની સંખ્યા ઉપર આધાર રાખે છે. જો આઉટપુટમાં 3-બીટ ની જરૂર હોય ત્યારે કન્વર્ટરમાં વપરાતા કમ્પેરેટરની સંખ્યા $2^n - 1 = 2^3 - 1 = 7$ થાય. તે જ રીતે, 4-બીટ ડીજીટલ આઉટપુટ માટે 15 કમ્પેરટરની જરૂર પડે છે.

અહીં, 8 રેઝીસ્ટર વાપરવામાં આવેલ છે. જેમાં, સૌથી ઉપરના અને સૌથી નીચેના રેઝીસ્ટરની કિંમત $R/2$ છે જ્યારે બાકીના છ રેઝીસ્ટરની કિંમત R છે.



આકૃતિ 5.12 પેરેલલ કમ્પેરેટર A/D કન્વર્ટર

દરેક કમ્પેરેટર ડીજીટલ આઉટપુટ 1 અથવા 0 ના સ્વરૂપમાં ઉત્પન્ન કરે છે. જો એનાલોગ વોલ્ટેજ (V_a) એ રેફરન્સ વોલ્ટેજ (V_R) કરતાં વધારે હોય ત્યારે કમ્પેરેટર હાઇ લોજીક (i.e. 1) ઉત્પન્ન કરે છે. જો એનાલોગ વોલ્ટેજ (V_a) એ રેફરન્સ વોલ્ટેજ (V_R) કરતાં ઓછો હોય ત્યારે કમ્પેરેટર લો લોજીક (i.e. 0) ઉત્પન્ન કરે છે.

આથી, બધા જ પેરેલલ કમ્પેરેટર એનાલોગ વોલ્ટેજના પ્રમાણમાં ડીજીટલ આઉટપુટ 0 અને 1 સ્વરૂપમાં ઉત્પન્ન કરે છે. કમ્પેરેટરના આ આઉટપુટને ત્યારબાદ એન્કોડરમાં આપવામાં આવે છે. એન્કોડર આ 0 અને 1 ને બાયનરી સ્વરૂપમાં રૂપાંતર કરે છે અને ડીજીટલ બાયનરી આઉટપુટ ઉત્પન્ન કરે છે.

ફાયદા (Advantages)

1. સરળ રીત.
2. રૂપાંતરની પ્રક્રિયા ખૂબ જ ઝડપી છે.

ગેરફાયદા (Disadvantages)

1. ઘણી સંખ્યામાં કમ્પેરેટર ($2^n - 1$) ની જરૂર પડે છે.
2. બીટની વધુ સંખ્યા માટે એન્કોડર સરકિટ કોમ્પ્લીકેટેડ બને છે.

5.3.5 સક્સેસીવ એપ્રોક્શીમેશન A/D કન્વર્ટર (Successive Approximation A/D Converter)

સક્સેસીવ એપ્રોક્શીમેશન A/D કન્વર્ટર આકૃતિ 5.13 માં દર્શાવેલ છે. તે લોજીક સરકિટ, D/A કન્વર્ટર, કમ્પેરેટર, રજીસ્ટર, ડીકોડર અને ડિસ્પ્લે ડીવાઇસ વગેરે ધરાવે છે. એનાલોગ સિગ્નલ (V_a) કે જેને ડીજીટલ આઉટપુટમાં રૂપાંતર કરવાનું છે તેને કમ્પેરેટરના નોન-ઇન્વર્ટીંગ ટર્મીનલ (+) ને આપવામાં આવે છે.

શરૂઆતમાં, લોજીક સરકિટ દ્વારા MSB ને લોજીક 1 ઉપર સેટ કરવામાં આવે છે. D/A કન્વર્ટર બાયનરી ઇનપુટ ડીજીટ 1000 ને તેની ઇક્વીવેલન્ટ એનાલોગ કિંમતમાં રૂપાંતર કરે છે. D/A કન્વર્ટરન એનાલોગ આઉટપુટ (V_o) ને કમ્પેરેટરના ઇન્વર્ટીંગ ટર્મીનલને આપવામાં આવે છે. જો ઇનપુટ એનાલોગ સિગ્નલ (V_a) એ D/A કન્વર્ટરના આઉટપુટ એનાલોગ સિગ્નલ (V_o) કરતાં વધારે હોય તો કમ્પેરટરનું આઉટપુટ હાઇ (i.e. 1) થશે જે MSB ને 1 ઉપર સેટ કરશે. ત્યારપછીનો MSB બીટ 1 ઉપર સેટ થાય છે. આથી, નવો બાયનરી નંબર 1100 બને છે તેને ફરીથી D/A કન્વર્ટરના ઇનપુટમાં આપવામાં આવે છે.



આકૃતિ 5.13 સક્સેસીવ એપ્રોક્શીમેશન A/D કન્વર્ટર

D/A કન્વર્ટરના એનાલોગ આઉટપુટ (V_o) ને ફરીથી કમ્પેરેટરમાં આપવામાં આવે છે જે 0 અથવા 1 ઉત્પન્ન કરે છે જે V_o અને V_a ના તફાવત ઉપર આધાર રાખે છે. કમ્પેરેટરના આઉટપુટ આગળ 0 અથવા 1 ના આધારે લોજીક સરકિટ ત્યારપછીના MSB ને 0 અથવા 1 ઉપર સેટ કરે છે.

આ પ્રોસેસ બધા જ બાયનરી ડીજીટ માટે રીપીટ થાય છે. લોજીક સરકિટનું આઉટપુટ રજીસ્ટરમાં સ્ટોર થાય છે. આ સ્ટોર કરાયેલ ડીજીટલ સિગ્નલને ત્યારબાદ ડીકોડ કરવામાં આવે છે અને ડિસ્પ્લે ડીવાઇસ ઉપર ડિસ્પ્લે કરવામાં આવે છે. n- બીટ કન્વર્ટરમાં લોજીક સરકિટને n – ક્લોક પલ્સની જરૂર પડે છે.

ફાયદા (Advantages)

1. કાઉન્ટર પ્રકારના A/D કન્વર્ટર કરતાં રૂપાંતરની સ્પીડ વધારે છે.
2. ડીઝાઇન સાઇઝ પ્રમાણમાં નાની છે.
3. સ્પીડ થી પાવર રેશિયો વધારે છે.

ગેરફાયદા (Disadvantages)

1. વધારે કિંમત.
2. ડીઝાઇન ગૂંચવાડા ભરેલ છે.
3. પેરેલલ કમ્પેરેટર A/D કન્વર્ટર કરતાં રૂપાંતરની સ્પીડ ઓછી છે.

5.3.6 કાઉન્ટર અથવા સ્ટેરકેસ પ્રકારનું A/D કન્વર્ટર (Counter or Staircase Type A to D Converter)

આ પ્રકારનું કન્વર્ટર બાયનરી આઉટપુટ કાઉન્ટર સરકિટ, એન્ડ ગેટ, D/A કન્વર્ટર, કમ્પેરેટર, રજીસ્ટર, ડીકોડર અને ડિસ્પ્લે ડીવાઈસ ધરાવે છે. એનાલોગ સિગ્નલ (V_a) કે જેને ડીજીટલ આઉટપુટમાં રૂપાંતર કરવાનું છે તેને કમ્પેરેટરના નોન-ઈન્વર્ટીંગ ટર્મીનલ (+) ને આપવામાં આવે છે.



આકૃતિ 5.14 કાઉન્ટર અથવા સ્ટેરકેસ પ્રકારનું A/D કન્વર્ટર

કાઉન્ટર પ્રકારના A/D કન્વર્ટરમાં, D/A કન્વર્ટરના ઈનપુટ કોડને ત્યાં સુધી એડ્જસ્ટ કરવામાં આવે છે જ્યાં સુધી D/A કન્વર્ટરનું આઉટપુટ કન્વર્ટરના એનાલોગ ઈનપુટ (V_a) ના $\pm$ (1/2) LSB જેટલું ન મળે. જેને ડીજીટલ સ્વરૂપમાં રૂપાંતર કરવાનું છે.

કાઉન્ટર પ્રકારના A/D કન્વર્ટરને ક્લીયર ટર્મીનલ ઉપર રીસેટ પલ્સ આપીને ઝીરો ઉપર રીસેટ કરવામાં આવે છે. રીસેટ પલ્સની સાથે જ બાયનરી કાઉન્ટર દ્વારા ક્લોક પલ્સ કાઉન્ટ કરવામાં આવે છે.

આ ક્લોક પલ્સને એન્ડ ગેટ દ્વારા આપવામાં આવે છે જે કમ્પેરેટરના હાઈ આઉટપુટ દ્વારા એનેબલ થાય છે. સમયની સાથે કાઉન્ટ કરવામાં આવતા પલ્સમાં વધારો થાય છે. આ કાઉન્ટને બતાવતા બાયનરી ડીજીટને D/A કન્વર્ટરના ઈનપુટ તરીકે વાપરવામાં આવે છે. જેનું આઉટપુટ સ્ટેરકેસ પ્રકારનું છે જે આકૃતિ 5.15 માં દર્શાવેલ છે. D/A કન્વર્ટરના એનાલોગ આઉટપુટ (V_o) ને એનાલોગ ઈનપુટ (V_a) સાથે કમ્પેરેટરની મદદથી સરખાવવામાં આવે છે.

- જો $V_a > V_o$ હોય તો, કમ્પેરેટરનું આઉટપુટ હાઈ (i.e. 1) થશે અને એન્ડ ગેટ એનેબલ થશે જે ક્લોક પલ્સને કાઉન્ટરમાં ટ્રાન્સમીટ કરશે.
- જો $V_a < V_o$ હોય તો, કમ્પેરેટરનું આઉટપુટ લો (i.e. 0) થશે અને એન્ડ ગેટ ડીઝેબલ થશે. જે કાઉન્ટીંગને $V_a \leq V_o$ સમયે બંધ કરશે અને કાઉન્ટરનું ડીજીટલ આઉટપુટ એનાલોગ ઈનપુટ V_a ની કિંમત બતાવશે.

એનાલોગ ઈનપુટ V_a ની નવી કિંમત માટે કાઉન્ટરને રીસેટ કરવા માટે બીજો પલ્સ ક્લીયર ટર્મીનલ ઉપર આપવામાં આવે છે. કાઉન્ટર રીસેટ થતાની સાથે જ કાઉન્ટીંગ ફરીથી શરૂ થાય છે. કાઉન્ટરનો આઉટપુટ રજીસ્ટરમાં સ્ટોર થાય છે. આ સ્ટોર કરેલ સિગ્નલને ડીકોડ કરવામાં આવે છે અને ડિસ્પ્લે ડીવાઈસ ઉપર ડિસ્પ્લે કરવામાં આવે છે. n – બીટ કન્વર્ટરમાં કાઉન્ટરને n – ક્લોક પલ્સની જરૂર પડે છે.



આકૃતિ 5.15 કાઉન્ટર અથવા સ્ટેરકેસ પ્રકારના A/D કન્વર્ટરના વેવફોર્મ

ફાયદા (Advantages)

1. સરળ રીત.
2. ઓછી ખર્ચાળ.

ગેરફાયદા (Disadvantages)

1. ડેટા રૂપાંતરની સ્પીડ ઓછી છે.

5.3.7 A/D કન્વર્ટરના સ્પેસીફીકેશન (Specifications of A to D Converter)

1. **રીઝોલ્યુશન (Resolution) :** રેફરન્સ વોલ્ટેજ અને આઉટપુટ સ્ટેટની સંખ્યાના ગુણોત્તરને A/D કન્વર્ટરનું રીઝોલ્યુશન કહે છે. બીજા અર્થમાં, A/D કન્વર્ટરનું રીઝોલ્યુશન એ LSB માટે એનાલોગ વોલ્ટેજમાં થતો નાનામાં નાનો બદલાવ છે.

$$\text{રીઝોલ્યુશન} = \frac{\text{રેફરન્સ વોલ્ટેજ}}{2^n - 1} \qquad \text{જ્યાં } n = \text{આઉટપુટ બીટની સંખ્યા}$$

2. **કન્વર્ઝન ટાઈમ અથવા સ્પીડ (Conversion Time or Speed) :** એનાલોગ ઈનપુટ સિગ્નલને ડીજીટલ આઉટપુટ સિગ્નલમાં રૂપાંતર કરવા માટે જરૂરી કુલ સમયને કન્વર્ઝન ટાઈમ અથવા સ્પીડ કહે છે. કન્વર્ઝન ટાઈમ એ કન્વર્ઝન ટેકનીક અને સરકિટના પ્રોપેગેશન ડીલે ઉપર આધાર રાખે છે.
3. **ક્વોન્ટાઈઝેશન એરર (Quantization Error) :** એનાલોગ ઈનપુટ વોલ્ટેજની કુલ સ્કેલ રેન્જને ડીજીટલમાં રૂપાંતર કરવા માટે અમુક ચોક્કસ સંખ્યાના સ્ટેપમાં વહેંચવામાં આવે છે. ક્વોન્ટાઈઝેશનની આ પ્રોસેસ દરમ્યાન આવતી એરરને ક્વોન્ટાઈઝેશન એરર કહે છે. સામાન્ય રીતે, ક્વોન્ટાઈઝેશન એરરને ½ LSB તરીકે દર્શાવવામાં આવે છે.
4. **ગેઈન (Gain) :** રેફરન્સ લાઈન ઉપર ઈક્વીવેલન્ટ ડીજીટલ આઉટપુટ અને એનાલોગ ઈનપુટ વોલ્ટેજના ગુણોત્તરને ગેઈન કહે છે.
5. **ડ્રીફ્ટ (Drift) :** સમયની સાપેક્ષે સરકિટ પેરામીટરમાં થતા બદલાવને ડ્રીફ્ટ કહે છે.
6. **એક્યુરસી (Accuracy) :** A/D કન્વર્ટરની એક્યુરસી ક્વોન્ટાઈઝેશન એરર, ડીજીટલ સીસ્ટમના નોઈઝ, ગેઈન એરર, ઓફસેટ એરર વગેરે ઉપર આધાર રાખે છે. A/D કન્વર્ટરની એક્યુરસી ઉપરની બધી જ એરરનો સરવાળો કરીને મેળવવામાં આવે છે.
7. **એપર્ચર રેટ (Aperture Rate) :** વેવફોર્મ ઉપરના જુદા જુદા પોઈન્ટ ઉપર જે દરે એનાલીસીસ કરવામાં આવે છે તેને એપર્ચર રેટ કહે છે. તેને કન્વર્ઝન/સેકન્ડમાં દર્શાવવામાં આવે છે.

5.3.8 A/ D કન્વર્ટરના ઉપયોગો (Applications of A to D Converter)

1. સાઉન્ડ રેકોર્ડીંગમાં, ટયુનર કાર્ડમાં, ટેમ્પરેચર સેન્સરમાં, માઈક્રોકન્ટ્રોલરમાં, રડાર સીસ્ટમમાં વગેરે.

Assignment Worksheet (Most IMP Questions)

1. વેઈટેડ રેઝીસ્ટર અથવા રેઝીસ્ટર ડિવાઈડર પ્રકારનું D/A કન્વર્ટર સમજાવો.

જવાબ :

પ્રકરણ 6

ડીજીટલ ઈન્સ્ટ્રુમેન્ટ્સ (Digital Instruments)

6.1 એનાલોગ ઈન્સ્ટ્રુમેન્ટ અને ડીજીટલ ઈન્સ્ટ્રુમેન્ટ વચ્ચેની સરખામણી (Comparison between Analog and Digital Instrument)
6.2 ડીજીટલ ઈન્સ્ટ્રુમેન્ટના ફાયદા અને ગેરફાયદા (Advantages and Disadvantages of Digital Instruments)
6.3 ડીજીટલ ઈન્સ્ટ્રુમેન્ટના બીલ્ડીંગ બ્લોક (Building Blocks of Digital Instruments)
6.4 ડીજીટલ ફ્રીક્વન્સી મીટર (Digital Frequency Meter)
6.5 ડીજીટલ વોલ્ટમીટર (Digital Voltmeter)
6.6 ડીજીટલ મલ્ટીમીટર (Digital Multimeter)
6.7 ડીજીટલ વોટમીટર (Digital Wattmeter)
6.8 ડીજીટલ એનર્જીમીટર (Digital Energy Meter)
Assignment Worksheet (Most IMP Questions)

6.1 એનાલોગ ઈન્સ્ટ્રુમેન્ટ અને ડીજીટલ ઈન્સ્ટ્રુમેન્ટ વચ્ચેની સરખામણી (Comparison between Analog and Digital Instrument)

નં.	ટોપીક	એનાલોગ ઈન્સ્ટ્રુમેન્ટ	ડીજીટલ ઈન્સ્ટ્રુમેન્ટ
1.	વ્યક્તિગત ત્રુટીઓ (જેવી કે પેરેલેક્ષ અને એપ્રોક્ષિમેશન)	હાજર	ગેરહાજર
2.	ઓપરેટીંગ રેન્જ	મર્યાદિત	રેન્જ સિલેક્ટર સ્વિચની મદદથી મોટી રેન્જમાં શક્ય
3.	ડેટા સ્ટોરેજ	ડેટા એનાલોગ સ્વરૂપમાં હોવાથી સ્ટોરેજ શક્ય નથી	ડેટા ડીજીટલ સ્વરૂપમાં હોવાથી સ્ટોરેજ શક્ય છે
4.	દૂરથી રીડીંગ લેવામાં સરળતા	દૂરથી રીડીંગ લઈ શકાતું નથી.	દૂરથી રીડીંગ લઈ શકાય છે.
5.	પાવર વપરાશ	વધારે	ઓછો
6.	એક્યુરસી	ઓછી	વધારે
7.	રીઝોલ્યુશન	ઓછી	વધારે
8.	સાઈઝ	સરખામણીમાં વધારે	સરખામણીમાં ઓછી
9.	આયુષ્ય	મૂવીંગ પાર્ટસની હાજરીને કારણે ઓછું	મૂવીંગ પાર્ટસની ગેરહાજરીને કારણે વધારે
10.	ઈન્ટરફેસીંગ માટેની અનુકૂળતા	આઉટપુટ એનાલોગ સ્વરૂપમાં હોવાથી કોમ્પ્યુટર સાથે ઈન્ટરફેસીંગ શક્ય નથી	આઉટપુટ ડીજીટલ સ્વરૂપમાં હોવાથી કોમ્પ્યુટર સાથે ઈન્ટરફેસીંગ શક્ય છે
11.	ઓવરઓલ કિંમત	ઓછી	પ્રમાણમાં વધારે

6.2 ડીજીટલ ઈન્સ્ટ્રુમેન્ટના ફાયદા અને ગેરફાયદા (Advantages and Disadvantages of Digital Instruments)

6.2.1 ડીજીટલ ઈન્સ્ટ્રુમેન્ટના ફાયદા (Advantages of Digital Instruments)

1. ડીજીટલ ઈન્સ્ટ્રુમેન્ટમાં રીડીંગ સીધુ ડિસ્પ્લેમાં દેખાય છે. આથી, પેરેલેક્ષ અને એપ્રોક્ષિમેશનને લીધે આવતી ત્રુટીઓ દૂર થાય છે.
2. વિવિધ પેરામીટરને અલગ અલગ રેન્જમાં સીલેક્ટર સ્વિચની મદદથી માપી શકાય છે.
3. ડિજીટલ ઈન્સ્ટ્રુમેન્ટમાં આઉટપુટનો મેમરીમાં સંગ્રહ કરી તેને ભવિષ્યના ઉપયોગમાં વાપરી શકાય છે.
4. દૂરથી રીડીંગ લઈ શકાય છે.
5. તેઓ ઓછો પાવર વાપરે છે.

6. તેમની એક્યુરસી વધારે હોય છે.
7. તેમનું રીઝોલ્યુશન વધારે હોય છે.
8. તેઓ સાઈઝમાં નાના હોય છે.
9. તેમની લાઈફ વધારે હોય છે.
10. તેમનું આઉટપુટ ડિજીટલ સ્વરૂપમાં હોવાથી તેમનું કોમ્પ્યુટર સાથે ઈન્ટરફેસીંગ સરળ છે.

6.2.2 ડીજીટલ ઈન્સ્ટ્રુમેન્ટના ગેરફાયદા (Disadvantages of Digital Instruments)

ડીજીટલ ઈન્સ્ટ્રુમેન્ટનો મુખ્ય ગેરફાયદો એ છે કે તેઓ એનાલોગ ઈન્સ્ટ્રુમેન્ટ કરતાં મોંઘા છે.

6.3 ડીજીટલ ઈન્સ્ટ્રુમેન્ટના બીલ્ડીંગ બ્લોક (Building Block of Digital Instrument)

ડીજીટલ ઈન્સ્ટ્રુમેન્ટના વિવિધ બીલ્ડીંગ બ્લોક નીચે સમજાવ્યા મુજબ છે;

1. **A ટુ D કન્વર્ટર (A to D Convertor) :** માપનની અજાણી રાશિ એનાલોગ સ્વરૂપમાં હોય છે. એનાલોગ ટુ ડિજીટલ (A to D) કન્વર્ટર અજાણી રશિના એનાલોગ સિગ્નલને તેના ઈક્વેલન્ટ ડિજીટલ સ્વરૂપમાં ફેરવે છે.
2. **કાઉન્ટર (Counter) :** સામાન્ય રીતે, ડેસીમલ કાઉન્ટર વાપરવામાં આવે છે. તેના વડે એન્ડ ગેટના આઉટપુટમાં મળતા પલ્સને કાઉન્ટ કરવામાં આવે છે. કાઉન્ટરનું આઉટપુટ બાયનરી સ્વરૂપમાં હોય છે.



આકૃતિ 6.1 સેમ્પલીંગ ગેટ

3. **ડીકોડર (Decoder) :** સામાન્ય રીતે, સેવન સેગમેન્ટ ડીકોડર વાપરવામાં આવે છે. ડીકોડરનું મુખ્ય કાર્ય કાઉન્ટરના બાયનરી આઉટપુટને સેવન સેગમેન્ટના સ્વરૂપમાં ફેરવવાનુ છે. ડીકોડરના આઉટપુટને સેવન સેગમેન્ટ ડિસ્પ્લેને આપવામાં આવે છે.



આકૃતિ 6.2 ક્રિસ્ટલ કંટ્રોલ્ડ ક્લોકનો બ્લોક ડાયાગ્રામ

4. **સેમ્પલીંગ ગેટ (Sampling Gate) :** બે ઈનપુટવાળા AND ગેટને સેમ્પલીંગ ગેટ તરીકે વાપરવામાં આવે છે. અજાણ્યા સિગ્નલના પલ્સને એન્ડ ગેટના એક ઈનપુટમાં આપવામાં આવે છે જ્યારે ક્રિસ્ટલ ઓસિલેટર દ્વારા ઉત્પન્ન થતું ફિક્સ સમયગાળાનું કંટ્રોલ સિગ્નલ બીજા ઈનપુટમાં આપવામાં આવે છે. જ્યારે કંટ્રોલ સિગ્નલ 0 હોય છે ત્યારે એન્ડ ગેટનો આઉટપુટ પણ 0 હોય છે. જ્યારે કંટ્રોલ સિગ્નલ 1 હોય છે ત્યારે એન્ડ ગેટનો આઉટપુટ એ ઈનપુટ સિગ્નલ આગળના પલ્સની બરાબર હોય છે. આ આઉટપુટના પલ્સને કાઉન્ટર દ્વારા કાઉન્ટ કરવામાં આવે છે.
5. **ક્લોક (Clock) :** ચોક્કસ સમયના પલ્સ ઉત્પન્ન કરવા માટે ક્રિસ્ટલ ઓસિલેટરનો ઉપયોગ કરવામાં આવે છે. ક્રિસ્ટલ ઓસિલેટરના આઉટપુટને સ્કીમીટ ટ્રીગરની મદદથી સ્કેવર વેવમાં ફેરવવામાં આવે છે. આ સ્કેવર વેવને ત્યારબાદ ફ્રીક્વન્સી ડિવાઈડરમાં આપવામાં આવે છે. આથી, ફ્રીક્વન્સી ડિવાઈડરના દરેક સ્ટેજમાંથી આપણને અલગ અલગ ટાઈમવાળી પલ્સ ટ્રેઈન મળે છે.
6. **ડિસ્પ્લે (Display) :** કાઉન્ટર દ્વારા કાઉન્ટ થતા પલ્સની સંખ્યાને ડિસ્પ્લે ડિવાઈસમાં ડિસ્પ્લે કરવામાં આવે છે. સામાન્ય રીતે, LED અથવા LCD પ્રકારના ડિસ્પ્લે વાપરવામાં આવે છે.

6.4 ડીજીટલ ફ્રીક્વન્સી મીટર (Digital Frequency Meter)

6.4.1 કાર્યસિધ્ધાંત (Working Principle)

જે સિગ્નલની આવૃત્તિ માપવાની છે તેને પલ્સની ચેઈનમાં ફેરવવામાં આવે છે. આનો અર્થ, એક સાયકલને એક પલ્સમાં ફેરવવામાં આવે છે. ત્યારબાદ, આ પલ્સની ચેઈનને એન્ડ ગેટના એક ટર્મીનલ ઉપર સતત આપવામાં આવે છે. એન્ડ ગેટના બીજા ટર્મીનલ ઉપર 1 સેકન્ડનું પલ્સ આપવામાં આવે છે. એન્ડ ગેટના આઉટપુટમાં પલ્સની સંખ્યા ઈલેક્ટ્રોનિક કાઉન્ટર વડે દર 1 સેકન્ડના સમયગાળા માટે ગણવામાં આવે છે જે સપ્લાયની ફ્રિક્વન્સી બતાવે છે.

6.4.2 ડીજીટલ ફ્રીક્વન્સી મીટરનો બ્લોક ડાયાગ્રામ (Block Diagram of Digital Frequency Meter)

ડીજીટલ ફ્રીક્વન્સી મીટરનો બ્લોક ડાયાગ્રામ આકૃતિ 6.3 માં દર્શાવેલ છે; સામાન્ય રીતે તે ચાર બ્લોક ધરાવે છે;

1. **ઇનપુટ સિગ્નલ કન્ડિશનીંગ યુનિટ (Input Signal Conditioning Unit) :** આ યુનિટમાં એક એમ્પ્લીફાયર અને સ્કીમીટ ટ્રીગરનો સમાવેશ થાય છે. ઇનપુટ સિગ્નલ કે જેની આવૃત્તિનું માપન કરવાનું છે તેને ઇનપુટ સિગ્નલ કન્ડિશનીંગ યુનિટમાં આપવામાં આવે છે. આ યુનિટમાં સિગ્નલને એમ્પ્લિફાય કરવામાં આવે છે અને ત્યારબાદ સ્કીમીટ ટ્રિગરની મદદથી સ્વેવર વેવમાં ફેરવવામાં આવે છે.



આકૃતિ 6.3 ડીજીટલ ફ્રીક્વન્સી મીટરનો બ્લોક ડાયાગ્રામ

2. **ટાઇમ બેઝ જનરેટર (Time Base Generator) :** ટાઇમ બેઝ જનરેટર યુનિટમાં ક્રિસ્ટલ ઓસિલેટર, સ્કીમીટ ટ્રીગર અને ફ્રિક્વન્સી ડિવાઇડરનો સમાવેશ થાય છે. ક્રિસ્ટલ ઓસિલેટર દ્વારા જરૂરીયાત પ્રમાણે 1 MHz થી 100 MHz નું સિગ્નલ ઉત્પન્ન કરવામાં આવે છે. ત્યારબાદ ઓસિલેટરના આઉટપુટને સ્કીમીટ ટ્રીગરમાંથી પસાર કરવામાં આવે છે. સ્કીમીટ ટ્રીગર સ્ક્વેર વેવ આઉટપુટ જનરેટ કરે છે. આ સ્ક્વેર વેવ આઉટપુટને કાસ્કેડીંગમાં જોડેલા ફ્રીક્વન્સી ડિવાઇડરમાં આપવામાં આવે છે. આથી, ફ્રીક્વન્સી ડિવાઇડરના દરેક સ્ટેજમાંથી એક પલ્સ ટ્રેઇન મળે છે. સિલેક્ટર સ્વિચ S ની મદદથી ગેટ ટાઇમને સેટ કરી શકાય છે.

3. **ગેટિંગ સરકિટ (Gating Circuit) :** ગેટિંગ સરકિટમાં એન્ડ ગેટનો સમાવેશ થાય છે. જ્યારે એન્ડ ગેટને હાઇ સિગ્નલ (i.e. 1) આપવામાં આવે છે ત્યારે ગેટ એક્ટિવ થાય છે. આનો અર્થ, તે પલ્સ ટ્રેનને પોતાનામાંથી ટાઇમ બેઝ જનરેટર યુનિટ દ્વારા નક્કી થયેલા સમય માટે પસાર થવા દે છે. આ પલ્સને કાઉન્ટર દ્વારા કાઉન્ટ કરવામાં આવે છે. ટાઇમ બેઝ જનરેટર દ્વારા ઉત્પન્ન થતું બીજું પલ્સ એન્ડ ગેટને ડિસેબલ કરે છે.

4. **ડેસીમલ કાઉન્ટર અને ડિસ્પ્લે યુનિટ (Decimal Counter and Display Unit) :** આ યુનિટમાં કાઉન્ટર, ડીકોડર અને ડિસ્પ્લેનો સમાવેશ થાય છે. એન્ડ ગેટના આઉટપુટમાં મળતા પલ્સને કાઉન્ટર દ્વારા ,ઉન્ટ કરવામાં આવે છે અને ત્યારબાદ ડીકોડરની મદદથી ડિસ્પ્લે ડિવાઇસ દ્વારા ડિસ્પ્લે કરવામાં આવે છે. એન્ડ ગેટના આઉટપુટમાં મળતા પલ્સની સંખ્યા એ ઇનપુટ સિગ્નલની આવૃત્તિના સમપ્રમાણમાં હોય છે. આથી, અંતિમ ડિસ્પ્લે એ અજાણી આવૃત્તિવાળા ઇનપુટ સિગ્નલની આવૃત્તિ દર્શાવે છે.

6.5 ડીજીટલ વોલ્ટમીટર (Digital Voltmeter)

6.5.1 બેઝીક ડીજીટલ વોલ્ટમીટરનો બ્લોક ડાયાગ્રામ (Block Diagram of Basic Digital Voltmeter)

બેઝીક ડીજીટલ વોલ્ટમીટરનો બ્લોક ડાયાગ્રામ આકૃતિ 6.4 માં દર્શાવેલ છે. તે નીચેના ભાગો ધરાવે છે;

1. **A/D કન્વર્ટર (A/D Converter) :** જે એનાલોગ સિગ્નલનું માપન કરવાનું છે તેને A/D કન્વર્ટરને ઇનપુટ તરીકે આપવામાં આવે છે. A/D કન્વર્ટરને રેફરેન્સ સિગ્નલ પણ આપવામાં આવે છે. A/D કન્વર્ટરનું આઉટપુટ સિગ્નલ બાયનરી સ્વરૂપમાં હોય છે.

2. **ડીકોડર ડ્રાઇવર (Decoder Driver) :** A/D કન્વર્ટરના આ બાયનરી આઉટપુટ સિગ્નલને ડીકોડર ડ્રાઇવરમાં આપવામાં આવે છે. ડીકોડર આ સિગ્નલને ડીકોડ તેમજ પ્રોસેસ કરે છે.

3. **ડિસ્પ્લે ડીવાઇસ (Display Device) :** આ ડીકોડેડ સિગ્નલને સેવન સેગમેન્ટ ડિસ્પ્લેને ડ્રાઇવ કરવા માટે વપરાય છે. આથી, ઇનપુટ વોલ્ટેજ ડિસ્પ્લે ડીવાઇસ ઉપર ડિસ્પ્લે થાય છે.



આકૃતિ 6.4 બેઝીક ડીજીટલ વોલ્ટમીટરનો બ્લોક ડાયાગ્રામ

6.5.2 ડીજીટલ વોલ્ટમીટરના પ્રકાર (Types of Digital Voltmeter)

ડીજીટલ વોલ્ટમીટરના ચાર પ્રકાર છે;

1. રેમ્પ પ્રકારનું ડીજીટલ વોલ્ટમીટર
2. સ્ટેરકેસ પ્રકારનું ડીજીટલ વોલ્ટમીટર
3. ડ્યુઅલ સ્લોપ પ્રકારનું ડીજીટલ વોલ્ટમીટર
4. સક્સેસીવ એપ્રોક્ષીમેશન પ્રકારનું ડીજીટલ વોલ્ટમીટર

6.5.3 રેમ્પ પ્રકારનું ડીજીટલ વોલ્ટમીટર (Ramp Type Digital Voltmeter)

રેમ્પ પ્રકારના ડીજીટલ વોલ્ટમીટરનો બ્લોક ડાયાગ્રામ આકૃતિ 6.5 માં દર્શાવેલ છે. રેમ્પ પ્રકારના DVM માં જે ઈનપુટ વોલ્ટેજને માપવાનો છે તેના લેવલથી શૂન્ય રેમ્પ વોલ્ટેજ સુધીના સમયને માપવામાં આવે છે.



આકૃતિ 6.5 રેમ્પ પ્રકારનું ડીજીટલ વોલ્ટમીટર

માપનની શરૂઆતમાં, રેમ્પ વોલ્ટેજને શરૂ કરવામાં આવે છે જેને સતત અજાણ્યા ઈનપુટ વોલ્ટેજ (V_{in}) સાથે સરખાવવામાં આવે છે. જ્યારે રેમ્પ વોલ્ટેજ ઈનપુટ વોલ્ટેજની બરાબર થાય છે ત્યારે કમ્પેરેટર-1 ની મદદથી સ્ટાર્ટ પલ્સ જનરેટ કરવામાં આવે છે.

જ્યારે રેમ્પ વોલ્ટેજ 0 V પહોંચે છે ત્યારે કમ્પેરેટર-2 ની મદદથી સ્ટોપ પલ્સ જનરેટ કરવામાં આવે છે. સ્ટાર્ટ/સ્ટોપ સરકિટ આ બે પલ્સની મદદથી પલ્સ વીડ્થ T આપે છે. આ ટાઈમ ઈન્ટરવલ T માં, એન્ડ ગેટ એનેબલ થાય છે અને ઓસિલેટર કાઉન્ટરને ડ્રાઈવ કરે છે. કાઉન્ટર સ્ટાર્ટ અને સ્ટોપ પલ્સ દરમિયાન પલ્સની સંખ્યાને કાઉન્ટ કરે છે જે ઈનપુટ વોલ્ટેજ કે જેનું માપન કરવાનું છે તેની બરાબર હોય છે. આ ઈનપુટ વોલ્ટેજને ત્યારબાદ ડિસ્પ્લે ડીવાઈસ ઉપર ડિસ્પ્લે કરવામાં આવે છે. રેમ્પ વોલ્ટેજને શરૂ કરતાં સમયે રીસેટ પલ્સ પણ જનરેટ કરવામાં આવે છે જે કાઉન્ટરને શૂન્ય કિંમતે રીસેટ કરે છે.



આકૃતિ 6.6 રેમ્પ પ્રકારના ડીજીટલ વોલ્ટમીટરનો વેવફોર્મ

6.5.3.1 ફાયદા (Advantages)

1. સરળ રીત.
2. ઈકોનોમીકલ.
3. ઓછા કોમ્પોનેન્ટની જરૂર પડે છે.

6.5.3.2 ગેરફાયદા (Disadvantages)

1. ઉચ્ચ વોલ્ટેજના માપનમાં કન્વર્ઝન ટાઈમ લાગે છે.
2. તેને એક્યુરેટ રેમ્પ વોલ્ટેજની જરૂર પડે છે.

6.5.4 સ્ટેરકેસ પ્રકારનું ડીજીટલ વોલ્ટમીટર (Staircase Type Digital Voltmeter)

સ્ટેરકેસ પ્રકારના ડીજીટલ વોલ્ટમીટરનો બ્લોક ડાયાગ્રામ આકૃતિ 6.7 માં દર્શાવેલ છે. તે કમ્પેરેટર, D/A કન્વર્ટર, એન્ડ ગેટ, કાઉન્ટર અને ડિસ્પ્લે ડીવાઈસ ધરાવે છે. અજ્ઞાણ્યા ઈનપુટ વોલ્ટેજ V_{in} ને D/A કન્વર્ટર દ્વારા જનરેટ થતા સ્ટેરકેસ વોલ્ટેજ V_c સાથે સરખાવવામાં આવે છે.



આકૃતિ 6.7 સ્ટેરકેસ પ્રકારનું ડીજીટલ વોલ્ટમીટર

જ્યારે $V_{in} > V_c$ હોય ત્યારે કમ્પેરેટર આઉટપુટ હાઈ (i.e. 1) હોય છે જે એન્ડ ગેટને એનેબલ કરે છે. આથી, કાઉન્ટર પલ્સને કાઉન્ટ કરવાનું શરૂ કરે છે. કાઉન્ટરના આઉટપુટ સિગ્નલને D/A કન્વર્ટરમાં આપવામાં આવે છે જેથી ઈક્વીવેલન્ટ એનાલોગ સિગ્નલ મેળવી શકાય.

જ્યારે $V_{in} < V_c$ હોય ત્યારે કમ્પેરેટર આઉટપુટ હાઈ માંથી લો થાય છે. તે એન્ડ ગેટને ડીસેબલ કરે છે. આથી, કાઉન્ટર પલ્સને કાઉન્ટ કરવાનું બંધ કરે છે અને આઉટપુટને ડિસ્પ્લે ડીવાઈસ ઉપર ડિસ્પ્લે કરે છે. સ્ટેરકેસ પ્રકારના ડીજીટલ વોલ્ટમીટરના D/A કન્વર્ટરનો આઉટપુટ વેવફોર્મ આકૃતિ 6.8 માં દર્શાવેલ છે.



આકૃતિ 6.8 સ્ટેરકેસ પ્રકારના ડીજીટલ વોલ્ટમીટરનો વેવફોર્મ

6.5.4.1 ફાયદા (Advantages)

1. સરળ રીત.
2. સારું રીઝોલ્યુશન.

6.5.4.2 ગેરફાયદા (Disadvantages)

1. કન્વર્ઝન ટાઈમ વધારે છે.

6.6 ડીજીટલ મલ્ટીમીટર (Digital Multi Meter)

6.6.1 ડીજીટલ મલ્ટીમીટરનો બ્લોક ડાયાગ્રામ (Block Diagram of Digital Multimeter)

ડીજીટલ મલ્ટીમીટરના વિવિધ ભાગો નીચે સમજાવેલ છે;

1. **ફંક્શન સ્વિચ :** ફંક્શન સ્વિચનું મુખ્ય કાર્ય જે ઈલેક્ટ્રિકલ પેરામીટરનું માપન કરવાનું છે તેને સિલેક્ટ કરવાનું છે જેમ કે એ.સી. વોલ્ટેજ, ડી.સી. વોલ્ટેજ, ડી.સી. કરંટ, અવરોધ વગેરે.
2. **રેક્ટિફાયર :** રેક્ટિફાયરનું મુખ્ય કાર્ય એ.સી. માંથી ડી.સી. કરવાનું છે. જ્યારે એ.સી. વોલ્ટેજનું માપન કરવાનું હોય ત્યારે જ તેનો ઉપયોગ થાય છે.
3. **વોલ્ટેજ લીમીટર :** વોલ્ટેજ



આકૃતિ 6.9 ડીજીટલ મલ્ટીમીટરનો બ્લોક ડાયાગ્રામ

લીમીટરનો ઉપયોગ જુદી જુદી રેન્જ માટે ડી.સી. વોલ્ટેજ માપવાનો છે. તે ઓછો આઉટપુટ ડી.સી. વોલ્ટેજ આપે છે.

4. **C ટુ V કન્વર્ટર :** કરંટ ટુ વોલ્ટેજ કન્વર્ટરનો ઉપયોગ ડી.સી. વોલ્ટેજને ઈક્વિવેલન્ટ ડી.સી. વોલ્ટેજમાં રૂપાંતર કરવા માટે વપરાય છે. આ હેતુસર સ્ટાન્ડર્ડ કિંમતના કરંટ સેન્સીંગ રેઝીસ્ટરનો ઉપયોગ થાય છે. આ રેઝીસ્ટરની એક્રોસના વોલ્ટેજ માપવામાં આવે છે જે ડી.સી. કરંટના સમપ્રમાણમાં હોય છે.
5. **કોન્સ્ટન્ટ કરંટ સોર્સ :** કોન્સ્ટન્ટ કરંટ સોર્સની મદદથી અજાણ્યા રેઝીસ્ટન્સમાંથી અચળ કરંટ પસાર કરવામાં આવે છે. આ અજાણ્યા રેઝીસ્ટન્સની એક્રોસના વોલ્ટેજ એ જે રેઝીસ્ટન્સનું માપન કરવાનું છે તેના સમપ્રમાણમાં હોય છે.
6. **એનાલોગ ટુ ડીજીટલ કન્વર્ટર :** આઉટપુટ ડી.સી. વોલ્ટેજ એ એનાલોગ સ્વરૂપમાં હોય છે. આથી, તેને ડીજીટલ સ્વરૂપમાં ફેરવવું પડે. આ હેતુસર એનાલોગ ટુ ડીજીટલ કન્વર્ટરનો ઉપયોગ થાય છે.
7. **ડિસ્પ્લે :** સામાન્ય રીતે, LED અથવા LCD પ્રકારના ડિસ્પ્લે વપરાય છે. તેનું મુખ્ય કાર્ય જે પેરામીટરનું માપન કરવાનું છે તેને ડિસ્પ્લે કરવાનું છે.

6.6.2 ડીજીટલ મલ્ટીમીટરની મદદથી જુદા જુદા ઈલેક્ટ્રિકલ પેરામીટરનું માપન

અલગ અલગ પેરામીટરને મલ્ટીમીટરની ઉપર આપેલી ફંકશનલ સ્વીચની મદદથી સીલેક્ટ કરી માપી શકાય છે, જે નીચે સમજાવેલ છે;

1. **એ.સી. વોલ્ટેજનું માપન (Measurement of AC Voltage) :** પ્રથમ એ.સી. વોલ્ટેજને રેક્ટિફાયરની મદદથી ડી.સી.માં ફેરવવામાં આવે છે. આ ડી.સી. વોલ્ટેજને ઓછી કિંમતવાળા સીગ્નલમાં ફેરવવામાં આવે છે. આ સીગ્નલને એનાલોગ ટુ ડીઝીટલ કન્વર્ટરની મદદથી ડીઝીટલ સીગ્નલમાં ફેરવવામાં આવે છે. ત્યારબાદ તેને ડિસ્પ્લે ઉપર દર્શાવવામાં આવે છે.
2. **ડી.સી. વોલ્ટેજનું માપન (Measurement of DC Voltage) :** આ ડી.સી. વોલ્ટેજને ઓછી કિંમતવાળા સીગ્નલમાં ફેરવવામાં આવે છે. આ સીગ્નલને એનાલોગ ટુ ડીઝીટલ કન્વર્ટરની મદદથી ડીઝીટલ સીગ્નલમાં ફેરવવામાં આવે છે. ત્યારબાદ તેને ડિસ્પ્લે ઉપર દર્શાવવામાં આવે છે.
3. **કરંટનું માપન (Measurement of Current) :** અજાણ્યા કરંટને કરંટ ટુ વોલ્ટેજ કન્વર્ટરની મદદથી કરંટને ઓછી કિંમતવાળા સીગ્નલમાં ફેરવવામાં આવે છે. જેમાં કરંટને ઓછી કિંમતના શન્ટમાંથી પસાર કરવામાં આવે છે. આથી, તેમાં થતો વોલ્ટેજ ડ્રોપ એ કરંટના પ્રમાણમાં હોય છે. તેને એનાલોગ ટુ ડીઝીટલ કન્વર્ટરની મદદથી ડીઝીટલ સીગ્નલમાં ફેરવવામાં આવે છે. ત્યારબાદ તેને ડિસ્પ્લે ઉપર દર્શાવવામાં આવે છે.

આકૃતિ 6.10 મલ્ટીમીટર

4. **અવરોધનું માપન (Measurement of Resistnance) :** અવરોધનું માપન કરવા માટે અચળ કરંટ સોર્સ દ્વારા અવરોધમાંથી પ્રવાહ પસાર કરવામાં આવે છે. આથી, તેમાં થતો વોલ્ટેજ ડ્રોપ એ કરંટના પ્રમાણમાં હોય છે. તેને એનાલોગ ટુ ડીઝીટલ કન્વર્ટરની મદદથી ડીઝીટલ સીગ્નલમાં ફેરવવામાં આવે છે. ત્યારબાદ તેને ડિસ્પ્લે ઉપર દર્શાવવામાં આવે છે.

6.6.3 ડીજીટલ મલ્ટીમીટરના ફાયદા (Advantages of Digital Multimeter)

1. તે જુદા જુદા પેરામીટરને વિશાળ રેન્જમાં માપી શકે છે.
2. તેમાં કોઈપણ ફરતા ભાગો ન હોવાના કારણે આયુષ્ય લાંબુ હોય છે.
3. વજનમાં હલકા હોય છે.
4. તેઓ કદમાં નાના હોય છે.
5. તેમની એક્યુરસી ખૂબ વધારે હોય છે. આનો અર્થ, તેમાં વ્યક્તિગત એરર હોતી નથી.
6. તેની સેન્સિટીવીટી વધારે હોય છે.
7. તે આવૃત્તિની મોટી રેન્જ માટે કાર્ય કરી શકે છે.
8. પાવરનો વપરાશ ઓછો છે.
9. ઈનપુટ ઈમ્પીડન્સ વધારે છે. આથી, સોર્સ ઉપર લોડિંગ થવાની શક્યતા રહેતી નથી.
10. આઉટપુટ ડિજીટલ સ્વરૂપમાં મળતું હોવાથી કોમ્પ્યુટર સાથે ઈન્ટરફેસીંગ કરી શકાય છે.
11. તેનું ઓપરેશન ફાસ્ટ હોય છે.
12. અવરોધના માપન પહેલા તેને શૂન્ય કરવાની જરૂર પડતી નથી.
13. રીડીંગ દૂરથી પણ સરળતાથી લઈ શકાય છે.

6.6.4 ડીજીટલ મલ્ટીમીટરના ગેરફાયદા (Disadvantages of Digital Multimeter)

1. તેમને કાર્ય કરવા માટે બાહ્ય સપ્લાયની જરૂર પડે છે.

2. મેઇન્ટેનન્સ અને રિપેરીંગ માટે કુશળ કારીગરની જરૂર પડે છે.
3. છેલ્લો ડિજીટ ઝડપથી બદલાતો રહેતો હોય તો રીડીંગ સરળતાથી લઇ શકાતું નથી.
4. એનાલોગ મલ્ટીમીટર કરતા તેની ઓવરઓલ કિંમત પ્રમાણમાં વધારે હોય છે.

6.7 ડીજીટલ વોટમીટર (Digital Wattmeter)

સીંગલ ફેઝ ડીજીટલ વોટમીટરનો બ્લોક ડાયાગ્રામ આકૃતિ 6.11 માં દર્શાવેલ છે. સીંગલ ફેઝ ડીજીટલ વોટમીટરના મુખ્ય ઘટકો નીચે સમજાવેલ છે;

1. **પાવર સપ્લાય :** પાવર સપ્લાયનું મુખ્ય કાર્ય સીંગલ ફેઝ ડીજીટલ વોટમીટરના વિવિધ ભાગને 5 થી 12 V નો ડી.સી. સપ્લાય આપવાનું છે. પાવર સપ્લાય મેઇન લાઇનમાંથી PT ના ઉપયોગથી પાવર લે છે. PT નું કાર્ય વોલ્ટેજને સ્ટેપ ડાઉન કરવાનું છે. પાવર સપ્લાય દ્વારા PT ના આઉટપુટમાંથી મેળવેલા એ.સી. વોલ્ટેજને રેક્ટીફાયર અને ફિલ્ટરનો ઉપયોગ કરી સ્મૂધ કરવામાં આવે છે.
2. **CT અને PT :** લાઇન કરંટ અને લાઇન વોલ્ટેજની કિંમત ઘણી વધારે હોય છે. આથી, તેમને સ્ટેપ ડાઉન કરવા જરૂરી છે. આ માટે થઇને CT અને PT વાપરવામાં આવે છે જે લાઇન કરંટ અને લાઇન વોલ્ટેજને જરૂરી લેવલ ઉપર લાવે છે.
3. **ADC (એનાલોગ ટુ ડીઝીટલ કન્વર્ટર) :** CT અને PT ની સેકન્ડરી સાઇડ ઉપર મળતા કરંટ અને વોલ્ટેજ સીગ્નલ એ એનાલોગ સીગ્નલના સ્વરૂપમાં હોય છે. આથી, આ એનાલોગ સિગ્નલને તેમની બરાબરીના ડિઝીટલ સિગ્નલમાં ફેરવવું જરૂરી છે. આ માટે થઇને ADC (એનાલોગ ટુ ડીઝીટલ કન્વર્ટર) વાપરવામાં આવે છે. જે એનાલોગ કરંટ અને વોલ્ટેજ સિગ્નલને ઇક્વેલન્ટ બાયનરી કોડમાં ફેરવે છે.



આકૃતિ 6.11 સીંગલ ફેઝ ડીજીટલ વોટમીટરનો બ્લોક ડાયાગ્રામ

4. **MCU અને મેમરી યુનિટ :** ADC ના આઉટપુટ સીગ્નલને MCU (i.e. માઇક્રો કંટ્રોલર યુનિટ) માં આપવામાં આવે છે. MCU માં વોલ્ટેજ અને કરંટનો ગુણાકાર થાય છે અને આઉટપુટ ડીજીટલ સ્વરૂપમાં આપે છે. જે પાવરના સમપ્રમાણમાં હોય છે.
5. **ડિસ્પ્લે :** MCU ના આઉટપુટને ડિસ્પ્લે ડિવાઇસમાં આપવામાં આવે છે. સામાન્ય રીતે, LCD (લિક્વીડ ક્રિસ્ટલ ડિસ્પ્લે) વાપરવામાં આવે છે.

6.8 ડીજીટલ એનર્જીમીટર (Digital Energy Meter)

સીંગલ ફેઝ ડીજીટલ એનર્જી મીટરના મુખ્ય ઘટકો નીચે પ્રમાણે છે;

1. **પાવર સપ્લાય :** પાવર સપ્લાયનું મુખ્ય કાર્ય સીંગલ ફેઝ ડીજીટલ એનર્જી મીટરના વિવિધ ભાગને 5 થી 12 V નો ડી.સી. સપ્લાય આપવાનું છે. પાવર સપ્લાય મેઇન લાઇનમાંથી PT ના ઉપયોગથી પાવર લે છે. PT નું કાર્ય વોલ્ટેજને સ્ટેપ ડાઉન કરવાનું છે. પાવર સપ્લાય દ્વારા PT ના આઉટપુટમાંથી મેળવેલા એ.સી. વોલ્ટેજને રેક્ટીફાયર અને ફિલ્ટરનો ઉપયોગ કરી સ્મૂધ કરવામાં આવે છે.
2. **CT અને PT :** લાઇન કરંટ અને લાઇન વોલ્ટેજની કિંમત ઘણી વધારે હોય છે. આથી, તેમને સ્ટેપ ડાઉન કરવા જરૂરી છે. આ માટે થઇને CT અને PT વાપરવામાં આવે છે જે લાઇન કરંટ અને લાઇન વોલ્ટેજને જરૂરી લેવલ ઉપર લાવે છે.
3. **ADC (એનાલોગ ટુ ડીઝીટલ કન્વર્ટર) :** CT અને PT ની સેકન્ડરી સાઇડ ઉપર મળતા કરંટ અને વોલ્ટેજ સીગ્નલ એ એનાલોગ સીગ્નલના સ્વરૂપમાં હોય છે. આથી, આ એનાલોગ સિગ્નલને તેમની બરાબરીના ડિઝીટલ સિગ્નલમાં ફેરવવું જરૂરી છે. આ માટે થઇને ADC (એનાલોગ ટુ ડીઝીટલ કન્વર્ટર) વાપરવામાં આવે છે. જે એનાલોગ કરંટ અને વોલ્ટેજ સિગ્નલને ઇક્વેલન્ટ બાયનરી કોડમાં ફેરવે છે.

આકૃતિ 6.12



આકૃતિ 6.13 સીંગલ ફેઝ ડીજીટલ એનર્જી મીટરનો બ્લોક ડાયાગ્રામ

4. **MCU અને મેમરી યુનિટ :** ADC ના આઉટપુટ સીગ્નલને MCU (i.e. માઇક્રો કંટ્રોલર યુનિટ) માં આપવામાં આવે છે. MCU માં ALU (એરિથમેટિક લોજીક યુનિટ), રજીસ્ટર, મેમરી અને કોમ્યુનિકેશન પોર્ટનો સમાવેશ થાય છે. તેને DSP (i.e. ડિજીટલ સિગ્નલ પ્રોસેસિંગ) સાથે સંકલિત કરવામાં આવે છે. DSP વડે કરંટ અને વોલ્ટેજ સિગ્નલનું મલ્ટીપ્લીકેશન, ઈન્ટીગ્રેશન તેમજ બીજા લોજીકલ ઓપરેશન કરવામાં આવે છે. MCU નું આઉટપુટ એ લોડ દ્વારા વપરાતી એનર્જીના પ્રમાણમાં હોય છે.
5. **ડિસ્પ્લે :** MCU ના આઉટપુટને ડિસ્પ્લે ડિવાઈસમાં આપવામાં આવે છે. સામાન્ય રીતે, LCD (લિક્વીડ ક્રિસ્ટલ ડિસ્પ્લે) વાપરવામાં આવે છે. સીંગલ ફેઝ ડીજીટલ એનર્જી મીટરમાં બેટરી બેક-અપ પણ આપવામાં આવ્યો હોય છે. આથી, ડિસ્પ્લેમાં નોંધાયેલું રીડીંગ પાવર જતાં નાશ પામતું નથી.

Assignment Worksheet (Most IMP Questions)

1. એનાલોગ ઈન્સ્ટ્રુમેન્ટ અને ડીજીટલ ઈન્સ્ટ્રુમેન્ટની સરખામણી કરો.

જવાબ :

2. ડીજીટલ ઈન્સ્ટ્રુમેન્ટના એનાલોગ ઈન્સ્ટ્રુમેન્ટ ઉપરના ફાયદા અને ગેરફાયદા જણાવો.

જવાબ :