慧眼哨兵：复杂环境智能安防系统

摘要

针对传统安防视频监控系统在夜间、雾霾等复杂场景下图像质量差、海量视频数据传输带宽压力大、目标检测性能衰减的痛点，本项目设计了一套基于FPGA-AI 异构平台的全天候智能安防视觉终端——慧眼哨兵系统。

本系统采用 FPGA 与 AI 处理器协同工作的异构架构，充分发挥 FPGA 并行高速处理的硬件优势，在设备前端完成视频实时采集，对低照度画面做图像增强、去雾、降噪预处理，同时实现分块自适应无损压缩；AI 处理器已接入 person/car 两类别 YOLO 目标检测，提供独立视频显示、异步带框与同帧同步显示模式。系统支持手动截图、TF 卡录像及本地网页控制，并将 LZ77 接收端 DMA 等待预算纳入网页配置；20 微秒优化已在全部有效模式中验证，提速幅度与 mode 8 接近；目标跟踪、智能抓拍以及根据 AI 结果反向调整 FPGA 下一帧策略的闭环调控，属于后续扩展方向，当前尚未实现。

该架构将图像预处理与压缩任务下沉至前端 FPGA，当前采用整帧处理及 32 KiB 块级压缩 / 原始块回退；按关键目标区域保留高质量图像、对背景进行高比例压缩的 ROI 策略尚未实现。系统已具备复杂环境图像处理的基础链路，但“识别精度不下降、所有场景减少带宽、全天候低延迟”等目标仍需对照实验与长时运行验收。

本作品面向校园、产业园区、城市道路、工业厂区等多种安防场景，已提供多种可选择的图像预处理模式；根据环境自动选择策略的闭环能力仍待实现。相较于传统云端集中式安防方案，本终端在前端完成大部分图像计算任务，为减少数据回传压力和提升响应速度提供基础，具体收益取决于图像内容、处理模式和系统吞吐。

该作品依托 FPGA-AI 异构硬件实现视觉算法的端侧部署，已集成图像增强、智能目标检测与分块自适应压缩，并为后续 ROI 感知压缩和闭环调控预留扩展方向，兼顾成像质量、识别精度与传输效率，为复杂环境下的轻量化智能安防提供可行的硬件解决方案，具备良好的工程应用价值。

第一部分　作品概述

1.1 功能与特性

本项目基于 AFC03／PH1A90 FPGA、IMX415 摄像头与 RK3576 平台，构建了从图像采集、预处理、PCIe 传输到边缘智能显示的完整链路。系统支持 IMX415 MIPI CSI-2 RAW10 输入及 1080p／4K／720p 模式切换；FPGA 内完成 BLC、AWB、亮度、对比度、Gamma、灰度、高斯滤波、直方图均衡、3×3 中值滤波、Sobel 边缘检测、彩色低照度增强和去雾，提供九种有效预处理模式（0～6、8、9，模式 7 保留）。压缩支路提供 DDR 完整帧缓存、LZ77 分块压缩、CRC32 校验和原始块回退；RK3576 侧完成接收校验、解压及 V4L2／GStreamer 显示，并接入 person/car 两类别 RKNN YOLOv5 检测。默认 stats 模式将显示与推理解耦，可用独立 KMS 图层叠框；boxes／boxes-sync 用于同帧同步显示。系统提供帧率、分段耗时、错误计数和首错现场监测，并新增 MP4 经 H2C 输入 FPGA 处理后返回保存的 v32 通路、TF 卡手动截图录像和无视频流的本地网页控制。本轮进一步优化 LZ77 接收、解码和 DMA 完成等待，提供 0／10／20 微秒网页控制与实际值读回；各有效处理模式及网页功能均已通过板端验证。

1.2 应用领域

本项目面向边缘视觉场景，可作为智能安防监控应用的基础平台。FPGA 侧的四像素并行预处理与多模式切换适合对实时性和确定性要求较高的前端处理；DDR 完整帧缓存、CRC 校验和异常帧隔离提供数据完整性保护；PCIe 高速链路与 RK3576 NPU 的组合可在本地完成图像传输、压缩和 YOLO 目标检测，减少对云端算力的依赖。当前平台已具备采集、显示、目标识别、手动截图录像和网页控制能力，后续可扩展入侵检测、事件触发录像和远程告警等应用。

1.3 主要技术特点

（1）四像素并行流水线，集成 BLC、AWB、亮度、对比度、Gamma LUT、灰度、高斯、直方图均衡、中值、Sobel、彩色低照度增强和去雾，支持 0～6、8、9 共九种有效模式；模式 7 保留，实际切换按停止、配置、复位、启动流程执行。

（2）全局直方图四路并行累加，帧末生成 256 项 LUT，消隐期以 3:1 平滑更

新。

（3）压缩支路采用 DDR 多帧槽完整帧缓存，仅发布通过长度、帧尾和总线响应检查的帧，支持整帧跳过与首错记录。

（4）LZ77 采用 32 KiB 分块、四字节并行 token 和原始块回退，配合 16 字节帧头、20 字节帧尾及负载 CRC32，兼容原有协议。

（5）PCIe Gen2 x1 与 C2H 流式 DMA 实现 1080p RGB24 传输，RK3576 侧完成 legacy / BLK1 解析、CRC、解压、显示及 YOLO OSD。接收驱动引入可关闭的短时观察完成状态机制，20 微秒作为当前 LZ77 推荐运行预算，保持 4 KiB 读取、原完成处理和完整 CRC 不变。

（6）当前 v32 已完成综合、布局布线与 bit 生成，最终 Routed 结果为 Setup WNS ＋0.269 ns、Hold WNS＋0.020 ns，Setup / Hold TNS 均为 0，STA coverage 为 99.55%；该结论对应已分析路径的实现时序，不等于所有接口均已完整签核。板端专项测试显示，当前 v32 完整 MP4 往返处理约为 6 FPS；MP4 往返稳定性、真实视频画质和持续处理性能仍需进一步优化与验收，暂不能宣称达到 60 FPS。

1.4 主要性能指标

主要性能指标如下表所示。截至 2026 年 10 月 25 日，将历史板端测量、v30 短帧完整性验证、v32 最终实现结果、LZ77 驱动优化后的同轮带框数据及已验证的网页控制成果分别列示；不同版本、场景和配置的数据不混作同一轮验收结果。

指标	结果
图像输入	IMX415 RAW10，1920×1080，RGB24 输出
普通灰度显示	约 60 FPS
灰度＋Sobel 显示	约 60 FPS
原图＋YOLO（历史同帧绘框）	显示 23.7 FPS / YOLO 23.9 FPS，NPU 28.5 ms
原图＋LZ77 BLK1（v29，无显示 / YOLO）	headless 约 17.35 FPS；另测 v30 模式 0 / 8 / 9 各 3 帧，C/R＝1.000244，完整性错误为 0
原图 LZ77 BLK1 负载吞吐（v29 headless）	约 107.958 MB/s；旧串行测试为 30.729 MB/s，条件与版本不同
PCIe 链路	Gen2 x1，5 GT/s
LZ77 协议	16 B 帧头＋20 B 帧尾，负载 CRC32
v32 最终布线时序	Setup WNS＋0.269 ns，Hold WNS＋0.020 ns，Setup / Hold TNS＝0，STA coverage＝99.55%

指标	结果
v32 最终资源	LUT6 36 059；REG 43 175；ERAM20K 248/272；DSP 74/240
v32 MP4 文件输入与输出	仿真及综合、布局布线通过，compress bit 已生成；板端专项测试显示，当前 v32 完整 MP4 往返处理约为 6 FPS；MP4 往返稳定性、真实视频画质和持续处理性能仍需进一步优化与验收，暂不能宣称达到 60 FPS。
v32 LZ77 优化后显示（mode 8，无 YOLO，20 微秒）	完整接收 21.081 FPS / 显示 21.157 FPS；较关闭预算的接收基线提升约 22.85%
v32 LZ77＋YOLO 异步带框（mode 8，20 微秒）	显示 19.883 FPS / 检测 19.895 FPS；其余有效模式的提速幅度已验证与 mode 8 接近

表 1-1　主要性能指标

1.5 主要创新点

（1) 四像素并行多模式预处理，九种有效模式可切换，增加彩色低照度增强与去雾。

（2）全局直方图四路并行统计与 3:1 平滑动态 LUT。

（3）DDR 多帧槽完整帧管理、整帧跳过与首错快照。

（4）LZ77 分块自适应压缩＋原始块回退＋CRC32。


（5）修正 MCLK 分频比、PH1A MIPI 延时扫描边界与显示同步，普通显示恢复约 60 FPS。

（6）FPGA 预处理与 RK3576 NPU 目标检测协同运行；默认 stats 模式将显示与推理解耦，使用最近一次有效结果异步叠框，并提供独立 KMS 图层和脏矩形更新方案。boxes / boxes-sync 保留同帧同步显示；关闭 LZ77 时，同轮带框板端测试显示约 60 FPS、YOLO 检测约 20～30 FPS；开启 LZ77 并采用 20 微秒 DMA 预算后，mode 8 同轮实测显示 19.883 FPS、检测 19.895 FPS。全部有效模式的 LZ77 提速幅度已验证与 mode 8 接近。

1.6 设计流程

设计以官方工程为案例，先完成需求分解与架构设计；随后在 FPGA 内集成摄像头采集、预处理、RGB24 打包、DDR 缓存和 LZ77 链路，并建立仿真回归。完成综合、布局布线和时序收敛后生成 bit 流，部署到板端，配合 V4L2 与诊断脚本联调。针对源端帧率、MIPI 延时和显示半速问题，通过日志与分段计时定位修正，最后测试帧率、压缩率、资源与时序。版本按阶段验收：v30 已有模式

0 / 8 / 9 短帧完整性板测；当前 v32 已完成最终实现及 compress bit 生成，并加入 MP4 有界流水线和去雾参数优化。软件端持续适配 person/car 模型、异步带框、TF 卡采集及网页控制；网页启动后 HDMI 正常出画面已获用户确认，v32 Host 文件往返与长时性能另行验收。本轮通过阶段计时定位 DMA 完成等待开销，先进行 0 / 10 / 20 / 0 微秒对照，再关闭阶段计时验证实际显示与 stats 带框检测；已完成全部有效模式提速及网页全功能板端验收，并同步精简交付工程。



第二部分　系统组成及功能说明

本部分按整体架构、硬件系统和软件系统三个层次说明系统组成与功能实现。

2.1 整体介绍

系统由 FPGA 图像采集与处理端、PCIe 传输链路、RK3576 边缘计算端及 PC 本地控制界面组成，包含普通显示、压缩传输和控制路径。普通路径中，IMX415 输出的 MIPI CSI-2 RAW10 数据经 MIPI / ISP 接收与 Bayer 恢复后进入预处理选择器，按模式 0～6、8、9 完成彩色、灰度、高斯、直方图均衡、中值、Sobel、低照度增强或去雾处理，再经 RGB24 打包和 PCIe C2H DMA 送入 RK3576，由

V4L2 输出至 GStreamer / KMS 显示。可选 YOLO 推理分支抽取最新帧，默认 stats 模式将检测结果异步叠加到独立显示链；同步 boxes 模式则在同一源帧上推理、绘框并显示。

压缩路径在同一预处理之后进入 DDR 完整帧缓存，以多帧槽解耦摄像头实时输入与慢速编码；LZ77 编码器按 32 KiB 分块生成压缩块或原始块，附加帧头、帧尾与负载 CRC32 后经 PCIe 发送。RK3576 接收器完成短读拼接、帧同步、CRC 校验、Token 解码和 RGB24 重建，再进入显示与 YOLO 链路。本轮优化集中在 RK3576 软件接收端，未改变 FPGA 比特流、BLK1 格式、4 KiB 读取及 CRC 保护；通过配置 20 微秒完成等待预算减少读线程反复睡眠和唤醒的开销。

控制路径由 RK3576 通过 PCIe BAR0 / BAR1 访问 AXI-Lite 寄存器，完成预处理模式选择、压缩开关、启停、软复位及相机、DDR、压缩和首错快照读取；BAR0＋0x120 记录去雾协议错误，Host 寄存器提供输入源选择、状态、帧数、错误与帧号。PC 本地网页通过 SSH 密钥连接 RK3576 控制桥，板端使用已有 sudo 权限执行设备操作；网页新增 0 / 10 / 20 微秒 LZ77 DMA 等待预算选择，启动 LZ77 时自动应用，播放中也可修改并读回实际值；RAW 启动不改该参数，网页相关功能均已验证。本版网页不传实时视频。MP4 文件路径由 RK3576 通过 FFmpeg 解码并缩放补边至 1920×1080，将 BGRX 像素经 H2C / H2V1 送入共享预处理，模式 0 / 8 / 9 结果经 RGB24 打包、BLK1 和完整 CRC 从 C2H 返回，再编码为无音轨 MP4。该路径绕过摄像头 Bayer、AWB 等前级 ISP 与实时 DDR 捕获；v32 通过有界队列重叠解码、发送、接收、校验和输出编码。




图 2-1　系统整体框图

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件平台由 AFC03 载板、PH1A90（PH1A90SEG324）FPGA、IMX415 摄像头模组和 RK3576 核心板组成。IMX415 通过 MIPI CSI-2 接口接入 FPGA，提供 RAW10 图像数据和 I²C 控制通道；FPGA 外接 DDR 存储器用于完整帧缓存，并通过 PCIe Gen2 x1 链路与 RK3576 连接。板端供电、时钟和复位由载板统一提供，FPGA 内部生成摄像头 MCLK 及各处理时钟。系统保留官方采集与传输通路，在同一工程内增加预处理、DDR 缓存和 LZ77 压缩支路。

2.2.2 机械设计介绍

本项目为板卡级系统集成，未设计专用机械结构。FPGA 开发板、RK3576 核心板和 IMX415 摄像头模组通过标准排针、FPC 和支架固定，整体放置于实验台架；摄像头光轴与显示设备按测试场景布置。后续若面向产品化，可根据安防外壳、散热和镜头接口需求补充结构件设计。

2.2.3 电路各模块介绍


（1）图像采集接口：IMX415 的 MIPI CSI-2 差分时钟和数据通道接入 FPGA，FPGA 输出约 27 MHz MCLK，并通过 I²C 的 SCL / SDA 完成寄存器配置；关键信号包括 MIPI_CLK±、MIPI_D0±～D3±、MCLK、SCL、SDA 以及复位、


使能信号。摄像头默认输出 1920×1080 图像，支持运行时切换 1080p、4K 和 720p 三种分辨率模式，并提供软复位、使能和帧计数控制。

（2）FPGA 与存储：外部 DDR 连接 FPGA 的 AXI 存储接口，承载多帧槽完整帧缓存，当前设计使用四个 DDR 帧槽；模块支持帧槽忙状态检测并统计 DDR_NO_SLOT，提供启动保护以避免软复位后的残留帧被误发布。AXI 读写响应 BRESP / RRESP 接入错误检测和首错记录逻辑，记录首次故障的帧号、行号、字计数和错误位置。

（3）PCIe 链路：FPGA 通过 PCIe Gen2 x1 与 RK3576 相连，关键信号包括 REFCLK±、PERST#、TX±、RX±；链路枚举结果为 5 GT/s、x1，BAR0 / BAR1 映射控制与数据窗口，支持 C2H 流式 DMA、4 KiB 用户态读和 16 KiB EOP 分包。

（4）时钟与电源：载板提供参考时钟和多路电源，FPGA 内 UI PLL 产生 150 / 90 / 54 MHz，C2 二分频得到 27 MHz 摄像头 MCLK，各电源域按上电时序完成复位释放。


PCIE M.2接口
M.2接口（PCIE2.0x1）
WIFI/BT模块
RF接口
功能按键×8
2路USB2.0 Host接口
千兆网口
支持10/100/1000 Mbit/s
SFP×2
单路可支持10.3125Gbps
RS485/CAN
SARADC
红外接收传感器
TF卡槽
ADJ
1V8/3V3
AFC03异构核心板
PH1A90+RK3576J
小尺寸60*55mm
4G模块接口
2路MIPI-CSI
输入接口
电池卡槽
1路MIPI-DSI
输出接口
Type-C UART接口
Type-C PORT接口
HDMI 2.1 TX接口
1路MIC接口
1路AUDIO接口
集成JTAG模块
Type-C UART接口
LED
电源开关
主机6PIN电源
5557带锁扣连接器 弯针
电源DC-12V
FAN
FMC-HPC
24对差分对/4GT
Lane@10.3125Gbps
+2GT REF_CLK
MLK-AFH03



1 12V 电源与时钟输入 输入

DC-12V 座 / 6PIN（5557）· 电源开关 · FAN 供电
载板多路电源按上电时序释放复位
UI PLL 150/90/54 MHz；C2 二分频 → 27 MHz MCLK

2 FMC-HPC 高速采集接口 双向

24 对差分 / 4 GT Lane + 2 GT REF CLK
连接 FMC_VID005_MIPI 子卡：MIPI CSI/DSI、I²C、MCLK、RST/EN

3 IMX415 图像输入（J2 CSI） 输入

MIPI_CLK±/D0±~D3±（入）· SCL/SDA（双向）· MCLK/RST/EN（出）
RAW10；默认 1080p，可切换 4K / 720p
J3 DSI 为子卡另一路输出（非本系统主显示路径）

4 AFC03 异构核心板（散热器下） 核心模块

PH1A90 FPGA：四像素预处理（0~6/8/9 共九模式）· DDR 四帧槽 · LZ77 32 KiB + CRC32
RK3576J：PCIe 接收/解压 · V4L2/GStreamer · YOLO person/car · 截图/网页
板内 PCIe Gen2 x1（5 GT/s）：REFCLK± / PERST# / TX± / RX±
BAR0/BAR1 控制窗口 · C2H 流式 DMA（4 KiB 读 / 16 KiB EOP）

5 HDMI 2.1 TX 视频输出 输出

1080p 显示；YOLO 检测框 / OSD 叠加
HDMI_OUT → 显示器（系统视频输出）

6 千兆以太网 ETH0 / ETH1 双向

PC 本地网页控制（SSH）/ 调试；状态与命令
RJ45 带变压器（HanRun HR911130A）

7 板载 MIPI-CSI0/1 + DSI1 备用/未用

2 路 MIPI-CSI 输入 + 1 路 MIPI-DSI 输出（说明书对应接口）
位于 CSI0_RX / CSI1_RX / DSI1_TX 排线座
本项目图像经 FMC 子卡；本组为备用接口

2.3 软件系统介绍

2.3.1 软件整体介绍

软件分为 FPGA RTL / 固件、RK3576 接收与显示程序、YOLO 推理与叠框、采集存储、网页控制和部署诊断等模块。RK3576 运行 Linux，普通路径以 V4L2 的/dev/video73 输出 RGB24，经 GStreamer 的 kmssink 送屏；压缩路径由 C 接收器完成 LZ77 协议解析、CRC 校验、解压和 RGB24 重建。RKNNLite 加载 deploy/yolo/yolov5s_relu.rknn，该兼容文件名当前对应 person/car 两类别 INT8 三头模型。CPU 完成 640×640 letterbox、颜色适配及输出解码、阈值筛选和 NMS，NPU 执行模型推理；默认 stats 独立显示并复用最新检测框，可选 KMS 独立图层叠加，boxes / boxes-sync 保留同帧同步显示。process_mp4_fpga.py 负责 Host 文件解码、H2V1 输入、完整 CRC 与帧号检查及 MP4 输出；板端专项测试显示，当前 v32 完整 MP4 往返处理约为 6 FPS；MP4 往返稳定性、真实视频画质和持续处理性能仍需进一步优化与验收，暂不能宣称达到 60 FPS。实时 LZ77 接收另增加批量匹配展开、RGB24 输出管道扩容尝试和 DMA 阶段统计；在完整性保护不变的条件下，20 微秒预算下 mode 8 无 YOLO 显示约 21.16 FPS，stats 带框显示与检测均约 19.9 FPS。该实时链路与 MP4 文件往返结果分别记录。

2.3.2 软件各模块介绍

（1）摄像头采集与 ISP 模块：输入为 MIPI CSI-2 RAW10、I^2C 配置和模式选择，输出为 Bayer 恢复后的 RGB 像素、SOF / EOL / EOF 以及宽高、帧号；内部完成 RAW10 解包、BLC、AWB、亮度 / 对比度 / Gamma 校正。摄像头默认输出 1920×1080 图像，支持运行时切换 1080p、4K 和 720p 三种模式，并提供软复位、使能和帧计数控制。FPGA 内部提供摄像头增益寄存器，可通过 PCIe BAR 写入 AE_GAIN，增益设置可跨时钟域同步到摄像头配置时钟，已具备手动亮度 / 增益控制能力。

（2）预处理选择模块：输入为 ISP 输出的四像素并行 RGB 流和模式寄存器，采用四像素 / 时钟并行结构，输出为模式 0～6、8、9 对应的彩色、灰度、高斯、直方图均衡、中值、Sobel、彩色低照度增强或去雾结果，共九种有效模式，模式

7 保留。滤波与增强功能包括高斯滤波、直方图均衡、高斯＋直方图均衡组合、3×3 中值滤波和 3×3 Sobel 边缘检测；处理后的图像附带帧开始、行结束和帧结束标记，经 RGB24 打包后传输，图像宽高和帧号随数据一并下发。全局直方图模块对整帧 256 个灰度级进行统计，采用四路并行累加以避免同一时钟内对同一地址写入产生冲突，帧末计算 CDF 并生成 256 项 LUT，在垂直消隐期按前一帧与当前帧 3:1 的比例平滑更新，第一帧使用单位 LUT（identity LUT）以避免启动画面异常。该功能支持模式 3 和模式 4 调用。mode8 采用逐 RGB 通道固定 Gamma＝0.5 LUT；mode9 采用局部暗通道、3×3 最小值及透射率恢复，固定大气光 A＝220；当前 v32 采用 OMEGA＝85%、T0＝40（约 0.157）及 RGB 饱和加亮偏置 8。已修正 RGB、暗通道、SOF / EOL 和帧尾 drain 对齐，新增模式保持四像素 / 时钟。两者均为固定算法，不能等同于自动曝光或自适应场景闭环。

表 2-1　图像预处理模式

模式	功能	说明
0	彩色	原始彩色路径
1	灰度	灰度转换后输出
2	高斯滤波	平滑降噪
3	直方图均衡	全局直方图均衡
4	高斯滤波＋直方图均衡	组合预处理
5	中值滤波	3×3 中值滤波
6	Sobel 边缘检测	3×3 Sobel 边缘检测
7	保留	不作为有效预处理模式
8	彩色低照度增强	逐 RGB 通道 Gamma＝0.5 LUT
9	彩色去雾	局部暗通道与透射率恢复；v32 为 A＝220、omega＝85%、T0＝40、RGB 饱和偏置 8；BAR0＋0x120 记录协议错误

（3）DDR 帧缓存模块：输入为预处理后的完整帧，输出为可发布的帧槽及帧号；完成槽位分配、忙检测、启动保护、AXI 响应检查和首错快照，当前设计使用四个 DDR 帧槽，并输出 DDR_NO_SLOT 等计数。启动保护用于避免软复位后的残留帧被误发布；AXI BRESP / RRESP 错误检测可记录首次故障的帧号、行号、字计数和错误位置，DDR 与 LZ77 之间已完成帧级传递。

（4）LZ77 编码与封装模块：输入为 DDR 读出的帧数据和帧号，输出为 16 字节帧头、压缩 / 原始块负载、20 字节帧尾及 CRC32。模块保持原有协议兼容，

采用四字节并行输入和四字节并行 Token 生成，编码器采用弹性流水线，格式化模块采用输出流水线；压缩按 32 KiB BLK1 分块进行，块内使用独立 LZ77 字典，支持 kind=1 压缩块和 kind=0 原始块。编码器按块比较压缩长度与原始长度，在压缩无收益时自动回退原始块，避免旧格式一字节数据扩展为两字节造成的约 1.9 倍膨胀；模块保持原有帧头、宽高、帧号、帧尾和 CRC 协议，提供完整负载 CRC32，并保持 4 KiB DMA 读和 16 KiB EOP 分包不变。

（5）PCIe / DMA 与驱动模块：输入为封装数据流和 BAR 控制寄存器，输出为 C2H 数据、完成状态及寄存器回读值。PCIe 链路为 Gen2 x1，板端枚举为 5 GT/s、x1；支持 BAR0 / BAR1 和 AXI-Lite 控制，C2H 保持 4 KiB 用户态读与 16 KiB EOP 分包。图像经 V4L2 的/dev/video73 以 RGB24 输出，配套 PCIe、DMA、寄存器及故障诊断脚本。Host 文件输入复用现有驱动，v32 H2C 采用页对齐缓冲，每次最多 255 页（1,044,480 字节）批量写，仍在 1 MiB 描述符上限内；C2H 继续使用已验证的 4 KiB read。本轮在轮询模式的 4 KiB 单描述符 ST C2H 读取中加入可配置短时观察，等待原完成线程更新传输状态；预算耗尽、出现信号或需要调度时回到原等待流程，不改变描述符所有权及 EOP 处理。内核参数 st_c2h_wait_spin_us 默认仍为 0，当前推荐运行值为 20 微秒，网页提供 0 / 10 / 20 微秒选择。该参数不是固定增加的逐帧延迟；RAW / V4L2 整帧采集不使用此优化。

（6）RK3576 接收解码模块：输入为 /dev/video73 或字符设备的短读分片，输出为 RGB24 帧、帧号、CRC 结果及分段耗时；完成帧同步、长度检查、CRC、Token 解码和缓冲复用。接收器采用 C 语言实现，支持 legacy 和 BLK1 两种协议解析，按块长度解析而不扫描原始数据中的伪 END! 标记；使用 4 MiB 有界接收环形缓冲，完成 DMA 读取、CRC、解压和输出的流水化处理，并提供 CRC 查表、slice-by-8 和 ARM CRC 后端。软件支持图像缓冲复用和 RGB24 几何检查，统计 CRC 错误、解码错误和格式错误。新增 distance＝1 批量填充及重叠匹配分段复制，保留块内距离、长度和 token 检查；RGB24 输出管道尝试扩大到 1 MiB，失败时沿用原容量。补充分片组装、输出槽等待、实际 DMA 读取、环满等待与吞吐统计，用于区分解码、输出背压和 DMA 等待；这些阶段可重叠，管道扩容不等同于零拷贝。


（7）YOLO 与显示模块：输入为 RGB24 帧和模型路径，输出为检测框、类别、置信度、OSD 统计及显示帧；完成 letterbox、颜色顺序适配、NPU 推理、后处理和叠框。当前后端适配 person/car 两类别及 COCO80 原始三头输出，提供 YOLO FPS、NPU 耗时和检测数量统计；GStreamer 统计实际显示帧率，接收器报告 CRC、解码、输出耗时和压缩吞吐。默认 YOLO_VIEW=stats 使用独立显示分支及最新帧推理队列，以最近有效检测结果异步叠框，并在结果过期或为空时清除；启用 YOLO_KMS_OVERLAY 可用独立 KMS 图层、常驻扫描缓冲和脏矩形更新减少每帧软件混合开销。当前硬件辅助程序按 1280×800 HDMI 模式配置。YOLO_VIEW=boxes 和 boxes-sync 为同帧同步显示别名，其显示帧率随完成检测的帧率变化。

（8）FPGA 流水线与时序优化模块：LZ77 输入采用寄存器级隔离，设置四路 Token 固定槽和 Token 压实输出级；格式化模块对剩余长度、输出计数和尾拍标志寄存；异步 FIFO 的 Gray 指针采用单比特更新，Sobel 正负卷积和增加一级寄存器。上述优化保持四像素 / 周期吞吐，未通过放宽 SDC 约束或设置伪路径掩盖问题。v31 输入选择后增加寄存器，综合 Setup WNS 由−1.193 ns 改善至＋0.027 ns；当前 v32 已进一步完成最终实现，Routed Setup WNS＋0.269 ns、Hold WNS ＋0.020 ns、两项 TNS 均为 0。历史综合与最终布线结果分开统计。

（9）截图与录像模块：从解码后的采集画面分出有界最新帧采集支路，按手动命令保存 JPEG 截图或 H.264 编码的 MKV 视频，默认目录为 TF 卡 /mnt/tf/FPGA_Captures。录像使用独立 GStreamer 管线，停止录像由工作线程收尾，不向主显示链发送 EOS；采集内容不含独立 KMS 检测框图层及显示 OSD。

（10）本地网页控制模块：Windows 电脑运行本机网页服务，经有线局域网和 SSH 密钥连接 RK3576，支持修改并保存板卡 IP、配置 RAW / LZ77 链路与处理模式、启停播放、选择 YOLO 以及截图录像；板端以 linaro 登录，通过已有免密码 sudo 权限访问设备。新增 LZ77 DMA 等待预算控件，可选 0、10 或 20 微秒，初始推荐 20；启动 LZ77 时自动应用，播放中可直接切换而不重启视频，通过连接测试或刷新状态显示板端实际读回值。所选值与实际值分别显示，RAW 启动不修改预算，旧驱动不支持时明确提示并允许选择 0 使用原等待路径。停止播放后预算保留，驱动重载后恢复默认 0。网页各项功能均已完成板端验证；本版仍

只提供控制与状态，视频从板卡 HDMI 输出，不提供网络实时预览。




第三部分　完成情况及性能参数

本部分给出系统实物组成、工程成果与量化性能参数。

3.1 整体介绍

系统实物由 AFC03 / PH1A90 FPGA 开发板、IMX415 摄像头模组、RK3576 核心板、显示器和调试主机组成。摄像头采集 1920×1080 图像，经 FPGA 预处理或压缩后通过 PCIe 送至 RK3576，完成接收、显示和 YOLO；OSD 报告显示与检测帧率、NPU 耗时、模式及检测数量。普通灰度与灰度＋Sobel 曾板测约 60 FPS，原图＋YOLO 约 24 FPS 为历史同步绘框结果。当前 RAW 链路已实现默认 stats 异步带框与独立 KMS 图层，显示约 60 FPS、检测约 20～30 FPS；LZ77 链路经过 20 微秒 DMA 等待优化后，mode 8 无 YOLO 显示约 21.16 FPS，stats 带框显示 19.883 FPS、检测 19.895 FPS。各有效模式均已验证获得与 mode 8 相近的提速效果，历史同步数据保留版本标签。v30 模式 0 / 8 / 9 各 3 帧 1080p BLK1 板测的 CRC、解码、格式、DDR 和首错检查通过，mode9 协议错误为 0。v32 已完成最终布局布线及 bit 生成；网页连接、模式选择、播放启停、YOLO 控制、截图录像及 DMA 预算设置 / 读回均已完成板端验证。板端专项测试显示，当前 v32 完整 MP4 往返处理约为 6 FPS；MP4 往返稳定性、真实视频画质和持续

处理性能仍需进一步优化与验收，暂不能宣称达到 60 FPS。



3.2 工程成果

3.2.1 机械成果

本项目未涉及专用机械结构设计，采用开发板、摄像头模组和标准支架完成板卡级集成。摄像头通过 FPC 与 FPGA 板连接，RK3576 核心板与 FPGA 板通过 PCIe 连接，整体布置满足散热与走线要求。

装配与布置方面，IMX415 摄像头模组经 FPC 排线连接 FPGA 板，并由支架固定、调整光轴；AFC03 / PH1A90 开发板与 RK3576 核心板通过 PCIe 连接固定；显示器、调试主机和供电线缆在实验台架上分区布置，预留散热空间并完成走线整理。当前成果为可复现的实验样机装配方案，尚未设计专用安防外壳；后续产品化需补充防水防尘外壳、镜头接口、散热结构和安装支架等机械件。

3.2.2 电路成果

完成 AFC03 / PH1A90 平台的硬件链路联调与修正，形成以下电路成果：


（1）图像采集与时钟电路：完成 IMX415 的 MIPI CSI-2 差分时钟、D0～D3 数据通道、I²C 配置、复位和使能信号连接与验证；FPGA 输出约 27 MHz MCLK，UI PLL 产生 150 / 90 / 54 MHz 处理时钟，支持 1080p、4K 和 720p 三种分辨率模式切换。

（2）DDR 存储电路：完成 FPGA 外部 DDR 的 AXI 接口联调，实现四

个帧槽的完整帧缓存、帧槽忙状态检测和 DDR_NO_SLOT 统计；加入启动保护以避免软复位后的残留帧被误发布，并将 AXI BRESP / RRESP 接入错误检测与首错记录，可记录首次故障的帧号、行号、字计数和错误位置。

（3）PCIe 链路：完成 PCIe Gen2 x1 的 REFCLK±、PERST#、TX±、RX± 信号联调，板端枚举结果为 5 GT/s、x1；BAR0 / BAR1 映射控制与数据窗口，支持 C2H 流式 DMA、4 KiB 用户态读和 16 KiB EOP 分包。

（4）板级联调与修正：核对 IMX415 供电、MCLK、I²C 和 MIPI 差分信号；修正 PH1A MIPI 延时控制的使能 / 加载时序与 5 位档位扫描边界；完成 DDR 读写、AXI 响应和错误检测。上述修正使源端帧率恢复至约 60 FPS，并为压缩支路提供稳定的完整帧缓存。



3.2.3 软件成果

形成完整的 FPGA RTL 工程、RK3576 用户态程序、YOLO 推理程序和部署诊断脚本，主要软件成果如下：

（1）FPGA 图像采集与预处理：完成 IMX415 RAW10 解包、Bayer 恢复、

BLC、AWB、亮度 / 对比度 / Gamma 校正和灰度转换；采用四像素 / 时钟结构，实现高斯滤波、全局直方图均衡、高斯＋直方图均衡、3×3 中值滤波和 3×3 Sobel 边缘检测；v30 增加模式 8 彩色低照度增强与模式 9 去雾，形成 0～6、8、9 共九种有效模式。新增模式通过小图、间隙输入、连续帧及 1080p 仿真，并完成各 3 帧板端完整性检查；v32 更新去雾参数。mode 8 低照度增强与 mode 9 去雾在关闭 LZ77、采用 RAW 视频链路时，视频显示约 60 FPS，YOLO 检测约 20～30 FPS，检测框正常叠加；开启 LZ77 后的原 15～20 FPS 阶段结果已进一步优化：20 微秒 DMA 预算下，mode 8 无 YOLO 显示约 21.16 FPS，stats 带框显示与检测均约 19.9 FPS；其余有效模式已逐项板测，提速幅度与 mode 8 接近。

（2）曝光与亮度控制：FPGA 提供摄像头增益寄存器，通过 PCIe BAR 写入 AE_GAIN 并跨时钟域同步至摄像头配置时钟，已具备手动亮度 / 增益控制能力。根据直方图自动计算曝光并经 I^2C 反馈调节的自动曝光闭环尚未实现；固定 Gamma 增强和手动增益接口不能视为自动曝光。

（3）全局直方图与动态 LUT：对整帧 256 个灰度级进行四路并行累加，帧末计算 CDF 并生成 256 项 LUT，在垂直消隐期按前一帧与当前帧 3:1 的比例平滑更新；第一帧采用单位 LUT 避免启动画面异常，该功能支持模式 3 和模式 4。

（4）DDR 帧缓存与 LZ77 压缩：实现四个帧槽的完整帧缓存与发布管理；LZ77 按 32 KiB BLK1 分块编码，采用四字节并行输入和四字节并行 Token 生成，编码器使用弹性流水线，格式化模块使用输出流水线；支持 kind=1 压缩块与 kind=0 原始块，在压缩无收益时自动回退原始块，避免旧格式约 1.9 倍的数据膨胀；保持 16 字节帧头、20 字节帧尾、负载 CRC32、4 KiB DMA 读和 16 KiB EOP 分包协议兼容。v30 模式 0 / 8 / 9 各 3 帧板测，每帧原始 6220800 字节、BLK1 负载 6222320 字节，C/R＝1.000244，约增加 0.0244%，本次场景采用原始块回退；DDR_NO_SLOT 仍为 6～7，整帧跳过尚未消除。后续 20 微秒 DMA 等待优化保留上述协议和完整性保护；当前测试场景仍主要为原始块回退，性能提升来自软件等待开销降低，不能表述为压缩率提高或整帧跳过已消除。

（5）流水线与时序优化：完成 LZ77 输入寄存器隔离、四路 Token 固定槽及压实输出、格式化剩余长度 / 输出计数 / 尾拍标志寄存、FIFO Gray 指针单比

特更新和 Sobel 卷积和寄存；保持四像素 / 周期吞吐。当前 v32 最终 Routed Setup WNS＋0.269 ns、Hold WNS＋0.020 ns，Setup / Hold TNS 均为 0，STA coverage 为 99.55%；资源为 LUT6 36059、寄存器 43175、ERAM20K 248/272、DSP 74/240。

（6）RK3576 接收与显示：完成 C 语言 LZ77 接收器，支持 legacy 和 BLK1 协议解析、短读拼接、帧同步、长度检查、CRC 校验、Token 解码和 RGB24 重建；使用 4 MiB 有界接收环形缓冲，提供 CRC 查表、slice-by-8 和 ARM CRC 后端；通过 V4L2 的 /dev/video73 和 GStreamer 完成 1080p 显示，并统计接收 FPS、读取 / CRC / 解码 / 输出耗时及压缩数据吞吐量。本轮增加批量匹配展开、可复用输出管道扩容及输入 / 输出背压统计；结合驱动分段计时实施短时完成观察。关闭阶段计时的 mode 8 对照中，20 微秒预算使无 YOLO 完整接收由首尾关闭基线均值 17.160 FPS 提升至 21.081 FPS，约提高 22.85%；显示均值为 21.157 FPS。全部有效模式均已验证提速幅度与 mode 8 相近。

（7）YOLO 智能识别：通过 RKNNLite 加载 person/car 两类别 INT8 三头模型，兼容文件名保持为 deploy/yolo/yolov5s_relu.rknn。后端接受[1,21,H,W]或[1,3,7,H,W]原始输出，并保留 COCO80 兼容；CPU 完成 640×640 letterbox、颜色适配、检测框解码、阈值筛选、NMS 及框信息组织，NPU 负责模型推理。默认 stats 模式独立显示并异步叠加最近一次有效检测结果，支持 KMS 硬件图层及脏矩形更新；boxes / boxes-sync 保留同帧同步显示。模型输出检测张量，不直接生成已绘制的框。经板端实际测试，目标框定位、类别识别及不同环境下的检测效果均满足当前系统使用要求。关闭 LZ77 时，带框视频显示约 60 FPS，YOLO 检测约 20～30 FPS；开启 LZ77 并配置 20 微秒 DMA 预算时，mode 8 同轮 stats / KMS 带框实测显示 19.883 FPS、检测 19.895 FPS，较关闭预算时约 16.36 FPS 的显示基线提高约 21.5%；该结果不能写成 LZ77 显示 60 FPS 或检测 30 FPS。

（8）MP4 文件输入与输出：集成 h2c_video_source、video_preprocess_input 及 process_mp4_fpga.py，复用共享预处理，支持指定 MP4 按模式 0 / 8 / 9 处理并保存新 MP4。H2V1 使用帧头和固定长度判帧，检查帧号与 tkeep，信用计数覆盖行缓存及输出 FIFO；保留完整 CRC、帧数和 mode0 编码前 RGB24 逐字节校验。v32 H2C 采用最多 255 页对齐批量写，解码、发送、C2H 接收 / 校验和输出编码以有界队列重叠运行；C2H 仍为 4 KiB 读。输出 1080p 无音轨 MP4，保


留解码帧并按输入平均帧率保存，不承诺实时 30 / 60 FPS。当前已完成仿真、综合、最终布线和 compress bit 生成；板端专项测试显示，当前 v32 完整 MP4 往返处理约为 6 FPS；MP4 往返稳定性、真实视频画质和持续处理性能仍需进一步优化与验收，暂不能宣称达到 60 FPS。


（9）手动截图与 TF 卡录像：新增同终端按键及控制 socket，提供截图、开始 / 停止录像和状态查询；使用有界采集支路、独立编码管线和后台结束封装，避免停止录像时中断主显示。默认保存 JPEG 及 H.264/MKV 至 /mnt/tf/FPGA_Captures，并检查 TF 卡挂载和目录写权限。录制内容为采集画面，不包含独立硬件叠框层或显示 OSD；经板端测试，录像过程中视频播放正常，未出现明显卡顿或丢帧；截图和录像文件均能完整保存并正常打开，TF 卡目录 /mnt/tf/FPGA_Captures 可正常写入。录像停止后视频仍可继续播放。

（10）本地网页控制：实现 Windows 本机控制台，通过网线及 SSH 密钥向 RK3576 发送固定命令，板卡 IP 可编辑保存，Xftp 可同时使用；板端控制桥通过 sudo -n 执行设备操作，设备权限错误与 SSH 认证错误分别提示。新增 LZ77 DMA 预算 0 / 10 / 20 微秒选择、启动时自动应用、播放中直接调整及板端实际值读回，20 微秒作为当前推荐运行配置；同一控件适用于全部有效 LZ77 处理模式。RAW 启动不修改预算，停止播放后保留，驱动重载后回 0。网页连接、模式选择、播放启停、YOLO 叠框、截图录像与预算控制均已通过板端联调验证；网络实时视频预览和事件告警仍属于后续扩展。

（11）工程交付：形成 FPGA RTL 工程、RK3576 C 接收器、参考模型、YOLO 程序、部署诊断及基准脚本，并提供 SHA256SUMS 与来源清单。主 deploy、deploy_current_20261009/deploy 及 deploy_full_v27_20261014/deploy 保持同步，完整包保留原名称；中间打包版本已清理。新增 H2V1 和共享预处理已登记在原 .al 及 syn_1 / phy_1 文件列表，v32 compress bit 已生成。另形成 D:/FPGA/AFC03_IMX415_PCIE_X1_final 精简工程备份，保留主 deploy 及 best_result、phy_1、syn_1，排除历史备份、日志和缓存；工程文件与部署校验通过。本轮 LZ77 软件提速、DMA 等待候选、网页预算控制及配套文档已同步三个 deploy 目录和原完整包，并向 final 精简工程同步 27 个文件；final 的 deploy 共 135 项 SHA256 校验通过，保留原工程引用及既有 best_result、phy_1、syn_1

结果。


新建会话 (4) - Xftp 8 (Free for Home/School)
文件(F) 编辑(E) 查看(V) 命令(C) 工具(T) 窗口(W) 帮助(H)
sftp://192.168.137.194
linaro
密码
要添加当前会话，点击左侧的箭头按钮。
ession Manager
桌面
新建会话 (4)
所有会话
新建会话
新建会话 (2)
新建会话 (3)
新建会话 (4)
/tmp
名称
大小
类型
修改时间
传输
日志
状态
进度
本地路径


COM4 - PuTTY
ifo_drop_value=0 cam_fifo_drop_per_s=0.000 comp_frames_value=538 comp_frames_per
_s=17.626 comp_bytes_value=3350787432 comp_bytes_per_s=110200186.926 ddr_no_slot
_value=1300 ddr_no_slot_per_s=42.164 ddr_invalid_value=0 ddr_invalid_per_s=0.000
dehaze_errors_value=0 dehaze_errors_per_s=0.000 policy0_scaling_cur_freq=160800
0 policy4_scaling_cur_freq=1800000 27700000.npu_cur_freq=850000000 thermal_zone0
_temp=40692 thermal_zone1_temp=41615 thermal_zone2_temp=42538 thermal_zone3_temp
=39769 thermal_zone4_temp=39769 thermal_zone5_temp=40692
HARDWARE control=0x00000001 camera_status=0x01002717 mipi_best_len=28 debug_stat
e=0x00000fd7 dma_beats=565536675 ddr_slot_capacity=4 ddr_ready_queued=3 camera_v
alue=1963 camera_stage_flags=0xff camera_per_s=60.413 raw_gate_pass_value=1948 r
aw_gate_pass_per_s=59.921 raw_gate_drop_value=16 raw_gate_drop_per_s=0.491 cam_f
ifo_drop_value=0 cam_fifo_drop_per_s=0.000 comp_frames_value=573 comp_frames_per
_s=17.185 comp_bytes_value=3571742784 comp_bytes_per_s=108485349.286 ddr_no_slot
_value=1387 ddr_no_slot_per_s=42.702 ddr_invalid_value=0 ddr_invalid_per_s=0.000
dehaze_errors_value=0 dehaze_errors_per_s=0.000 policy0_scaling_cur_freq=180000
0 policy4_scaling_cur_freq=1800000 27700000.npu_cur_freq=850000000 thermal_zone0
_temp=40692 thermal_zone1_temp=41615 thermal_zone2_temp=41615 thermal_zone3_temp
=39769 thermal_zone4_temp=39769 thermal_zone5_temp=40692
Download this report with Xftp: /tmp/pcie-video-report.pognqmhf.zip
Finished; case logs: /tmp/lz77-benchmark.MgOwzQ
Timed exit is not an integrity pass. Check CRC/decode/format and hardware errors
, then compare steady interval FPS.
root@linaro-alip:/home/linaro/deploy#

3.3 特性成果

3.3.1 系统已完成的主要功能与性能量化成果如下：

表 3-1 帧率与功能验证结果

测试项	结果
旧版源 / raw 输出	约 26.669 FPS
v27 源端观察	平均约 60.065 FPS
v27 raw 无显示输出	约 60 FPS
灰度，无压缩 / 无 YOLO	约 60 FPS
灰度＋Sobel，无压缩 / 无 YOLO	约 60 FPS
原图＋YOLO，无压缩（历史同帧绘框）	显示 23.7 / YOLO 23.9 FPS
原图＋LZ77，无 YOLO（优化前）	44 帧 / 16.589 s，约 2.652 FPS
v29 原图＋BLK1，headless / 无 YOLO	持续测试约 17.35 FPS，负载约 107.958 MB/s；并非真实屏幕显示帧率
v30 模式 0 / 8 / 9＋BLK1 完整性	每种 3 帧，CRC / 解码 / 格式与 DDR 错误均为 0，receiver_exit / test_exit 均为 0；mode9 协议错误为 0
RAW＋YOLO 异步带框（stats，无 LZ77）	已实现显示 / 检测分支解耦、最新框复用及独立 KMS 叠框；同轮带框板端测试显示帧率约 60 FPS，YOLO 检测更新率约 20～30 FPS，检测框正常显示，已达到当前设计要求。
v32 mode 8＋LZ77＋YOLO stats / KMS，0 微秒	首尾两轮显示 16.383 / 16.343 FPS，检测 16.378 / 16.313 FPS，全机 CPU 忙碌率约 28.5%
v32 mode 8＋LZ77＋YOLO stats / KMS，10 微秒	显示 19.678 FPS / 检测 19.677 FPS，全机 CPU 忙碌率 35.43%，完整性错误为 0

测试项	结果
v32 mode 8＋LZ77＋YOLO stats／KMS，20 微秒（推荐）	显示 19.883 FPS／检测 19.895 FPS，全机 CPU 忙碌率 35.88%，完整性错误为 0；网页控制已验证

RAW 链路的带框显示约 60 FPS、YOLO 约 20～30 FPS 与 LZ77 链路约 20 FPS 分别统计。表中新 LZ77 数据来自 v32、mode 8、完整 CRC、4 KiB 读取、阶段计时关闭的同一轮 stats／KMS 测试，按 0／10／20／0 微秒各播放 35 秒；显示与检测均值略过前 4 个采样点，接收 FPS 按成功输出帧统计。其他有效模式已完成板端验证，提速幅度与 mode 8 接近。历史 v30 三帧测试含启动等待，不能代替稳态 FPS；KMS 小绿框 60.16 次更新／秒也不等于完整视频帧率。

表 3-2　LZ77 压缩效果（不同轮次、场景与版本）

测试	帧数	C/R	负载变化
v26 灰度	1	0.987307	减少约 1.27%
v25 灰度	3	1.045812	增加约 4.58%
v25 灰度＋中值	3	0.785260	减少约 21.47%
v25 灰度＋Sobel	3	0.033721	减少约 96.63%
v27 原图	44	1.855221	增加约 85.52%
v30 原图 LZ77 BLK1（mode0）	3	1.000244	增加约 0.0244%，本次为原始块回退
v30 低照度增强 LZ77 BLK1（mode8）	3	1.000244	增加约 0.0244%，完整性错误为 0
v30 去雾 LZ77 BLK1（mode9）	3	1.000244	增加约 0.0244%，完整性及去雾协议错误为 0

Sobel 输出改变了原图信息，其压缩率不能作为原始彩色图的无损压缩收益；当前只能声称实现了数据相关的压缩传输和量化，不能声称所有场景都节省带宽。

表 3-3　LZ77 原图测试分段耗时（旧串行与 v29 BLK1 流水线对照）

分项	旧串行测试／v29 BLK1 headless 测试
read_wait	272.852／48.496 ms／帧
CRC	46.098／2.090 ms／帧
解码	14.695／2.346 ms／帧
RGB24 输出	13.468／15.823 ms／帧
压缩有效负载吞吐	30.729／107.958 MB/s


1920x1080 FPS:60.0 COMP:OFF ORIGINAL
YOLO FPS:28.0 NPU:24.5ms DET:1 STATS ASYNC
person 0.78
person 0.48

图 1-1 原图


person 0.84
1920x1080 FPS:59.9 COMP:OFF GRAY
YOLO FPS:28.3 NPU:27.4ms DET:1 STATS ASYNC
person 0.46

图 1-2 灰度




图 1-3 高斯滤波



图 1-4 直方图均衡



图 1-5 高斯+均衡




图 1-6 灰度+中值




图 1-7 灰度+Sobel



图 1-8 低照度增强



图 1-9 去雾



图 2-1 原图（压缩）



图 2-2 灰度（压缩）




图 2-3 高斯滤波（压缩）



图 2-4 直方图均衡（压缩）



图 2-5 高斯+均衡（压缩）



图 2-6 灰度+中值（压缩）




图 2-7 灰度+Sobel（压缩）



图 2-8 低照度增强



图 2-9 去雾

旧串行与 v29 BLK1 headless 数据来自不同轮次、场景和软件配置，仅作历史阶段对照。流水线 read_wait 是消费者等待输入队列的时间，不是纯 PCIe 传输耗时；CRC、解码与输出存在重叠，不能简单相加，也不代表摄像头到屏幕的端到端延迟。本轮驱动计时表明完成等待约 27.34 微秒 / read，加入 20 微秒短时观察后约 21.19 微秒 / read；该计时包含硬件供数与调度，不能全部当作 CPU 浪费。关闭阶段计时后，无 YOLO 显示约 21.16 FPS，stats 带框显示与检测约 19.9 FPS，具体同轮结果见表 3-1。用户实机观察 20 微秒配置延迟最低、效果最好；未进行光学或端到端时间戳测量，因此不填写具体延迟毫秒值。提升来源于接收等待开销降低，BLK1 原始回退场景的压缩比未改变。

表 3-4　资源与时序结果

资源 / 指标	v32 最终布线结果	v27 基线
LUT6（布线报告口径）	36 059 / 64 320（56.06%）	30 131 / 64 320（46.85%）
寄存器	43 175 / 128 640（33.56%）	40 716 / 128 640（31.65%）
ERAM20K	248 / 272（91.18%）	195 / 272（71.69%）
DSP	74 / 240（30.83%）	62 / 240（25.83%）
Setup WNS	＋0.269 ns	＋0.412 ns
Hold WNS	＋0.020 ns	＋0.020 ns
STA coverage	99.55%	99.48%

表 3-4 列示 v32 与历史 v27 的最终布线结果，v32 Setup / Hold TNS 均为 0，报告标记为 Routed。历史 v30 最终结果为 Setup WNS＋0.102 ns、Hold WNS＋0.020 ns、ERAM20K 235/272、DSP 74；v31 Setup WNS＋0.027 ns 属于综合阶段，不与最终 Routed 口径混用。当前 v32 compress bit 已生成，其 SHA256 为 A23D9447C6192ABC7E3B2EE48BC663BA9E409492C0CF5DB85B78843D9F46EABE；bit 生成和正时序裕量不能替代 Host MP4 往返、画质与长时运行验收。

3.3.2.验证工作已覆盖模块级与系统级两个层面：

（1）模块级验证

1）34 帧 BLK1 RTL 回归（BLK1 编码模块 RTL 回归测试）

2）12000 组新旧 encoder 等价测试（编码器模块等价性验证）

3）Gray 指针 131064 组穷举（格雷码指针子模块穷举测试）

4）异步 FIFO 满、空、回绕、复位测试（异步 FIFO 独立模块验证）

5）1080p 模式 5、6 边缘处理测试（编码块边缘逻辑模块测试）

6）原始块和压缩块混合测试（编码块数据处理模块测试）；新增 mode8 / 9 的 RGB、暗通道、SOF / EOL、帧尾 drain、小图、间隙、连续帧与 1080p 逐像素参考验证，以及 H2V1 坏帧头、长度、帧号、header / payload tkeep 拒绝及软复位恢复测试。本轮增加 255 种距离×125 种长度共 31 875 组匹配复制检查，覆盖重叠 / 非重叠、BLK1 与 legacy、1080p 原始回退 / 高重复 / 混合数据、块内边界及 CRC 错误拒绝；网页接口、预算参数校验、前端状态及板端控制桥隔离回归通过。

（2）系统级验证

1）三帧 1080p/32 KiB 仿真（完整数据流多帧仿真）

2）82944 字节吞吐测试（整体链路吞吐性能测试）

3）DDR 100 帧压力测试（DDR 存储链路长时间压力测试）

4）DDR 到 LZ77 的帧号、像素和 CRC 验证（DDR 与 LZ77 跨模块数据链路校验）

5）CRC、帧号、图像尺寸和 footer 检查（系统数据包完整性校验）

6）当前 v32 综合、布局布线与 compress bit 生成完成，最终 Routed Setup WNS ＋0.269 ns、Hold WNS＋0.020 ns、Setup / Hold TNS 均为 0；STA coverage 为 99.55%。历史 v30 结果与 v31 综合结果分别保留版本标签，不互相代替。

7）v30 模式 0 / 8 / 9 各 3 帧板端 CRC、解码、格式、DDR 与首错检查通过，mode 9 去雾协议错误为 0；H2V1→共享预处理→RGB24→BLK1 已覆盖小图、连续帧、间隙、背压及 1080p 参考仿真，v32 MP4 往返已板测约 6 FPS。独立 KMS 图层通过当前 HDMI CRTC 共用及实显测试，检测框可见、连续更新和清除。新增 DMA 预算 0 / 10 / 20 / 0 微秒对照，每组 300 帧，共 1200 帧完整性检查通过；随后关闭阶段计时，完成无 YOLO 实际显示和 stats / KMS 带框验证，后者四轮共 2241 个成功输出帧，记录的 CRC、解码、格式与硬件完整性错误均为 0。mode 0～6、8、9 的提速效果均已板端验证且与 mode 8 接近；截图录像、识别使用效果及网页全功能亦已完成实机验证。持续更长时间、极端环境和更大规模量化评测作为后续工作，不与已通过的当前验收混同。

第四部分　总结

4.1 可扩展之处

后续可从三方面扩展：一是图像算法，补充多段 / 局部直方图均衡、局部 LUT、自动曝光闭环及夜间低照度自动调节；二是智能应用，在已验证的手动截图、TF 卡录像和网页控制基础上增加多目标跟踪、事件触发抓拍录像、声光告警、本地循环存储、远程告警、网络视频预览和多摄像头同步；三是性能深化，在全部有效模式已完成 LZ77 提速验证、网页预算控制已通过验收的基础上，继续提高 LZ77 与 MP4 往返吞吐、降低 CPU 占用，并开展更长周期、极端环境和更大规模样本的量化评价。当前 20 微秒配置下 LZ77 带框显示与检测均约 20 FPS，后续继续向更高帧率推进；ROI / 背景差异压缩、AI 反馈下一帧处理策略和自动曝光闭环仍属后续工作。

4.2 心得体会

项目从官方 IMX415→FPGA→PCIe→RK3576 示例出发，最初以为接上图像处理算法就能稳定帧率，实际却发现真正困难的是把“看起来正常”的现象量化并定位根因。源端仅约 26.669 FPS 时，我们没有更换摄像头或降低分辨率，而是将实测帧率与时钟配置对照，发现 12 MHz MCLK 与 27 MHz 的比例对应这一读数。重新生成 UI PLL、把 C2 二分频到 27 MHz 并核对 I^2C 分频后，源端恢复至约 60.065 FPS。这让我们体会到，比例关系和边界条件往往比“经验参数”更可靠。

MIPI 接收修正同样出乎意料。PH1A 延时控制中，使能与加载脉冲混淆，5 位物理档位按 64 档扫描，全窗口长度还存在溢出；这些问题在正常光照下未必暴露，却会在特定行和模式下造成像素错位。我们用厂商 IDELAY 模型复现，再逐项修正扫描边界才收敛。显示端约 29.95 FPS 的半速现象说明，链路中任何一个同步环节都可能成为瓶颈：源端与无显示采集均为 60 FPS，而 KMS 显示只有一半，最终通过 skip-vsync 与 1080p60 协商解决。

工程方法上，我们养成了“先取证、再结论”的习惯：用帧号、CRC、错误计数和分段耗时区分源端、DMA、解码和显示问题；对未上板结果标注“仿真通过、板端待验证”；不把 Sobel 稀疏边缘图的压缩率当作原图压缩收益，也不把单次屏摄当作长期性能。这些约束让每个数字都有边界，也让后续优化有了可比较的基线。本轮 LZ77 优化同样遵循这一方法：先排除解码和显示背压的主要影

响，再用驱动分段计时定位完成等待，最后通过 0 / 10 / 20 / 0 微秒对照、实际显示与同轮带框日志确认收益，并将可选预算和实际读回集成到已验证的网页控制中。对我们而言，这次开发最大的收获不是某一个模块，而是建立了一套从现象到证据、再到修正的闭环方法。

第五部分 参考文献

[1] Ziv J, Lempel A. A universal algorithm for sequential data compression[J]. IEEE Transactions on Information Theory, 1977, 23(3): 337-343.

[2] Deutsch P. DEFLATE Compressed Data Format Specification version 1.3: RFC 1951[S]. IETF, 1996.

[3] Deutsch P, Gailly J L. ZLIB Compressed Data Format Specification version 3.3: RFC 1950[S]. IETF, 1996.

[4] PCI-SIG. PCI Express Base Specification, Revision 2.0[S]. 2006.

[5] ARM. AMBA AXI and ACE Protocol Specification: ARM IHI 0022E[S]. 2011.

[6] Sony Semiconductor Solutions. IMX415 CMOS Image Sensor Datasheet[Z]. 2019.

[7] Rockchip. RK3576 Technical Reference Manual[Z]. 2024.

[8] Redmon J, Divvala S, Girshick R, et al. You Only Look Once: Unified, Real-Time Object Detection[C]//Proceedings of the IEEE Conference on Computer Vision and Pattern Recognition. 2016: 779-788.

[9] Lin T Y, Maire M, Belongie S, et al. Microsoft COCO: Common Objects in Context[C]//European Conference on Computer Vision. 2014: 740-755.

[10] Ultralytics. YOLOv5 Documentation[EB/OL]. https://docs.ultralytics.com/yolov5/.

[11] Linux Kernel Organization. Video for Linux Two API Specification[EB/OL]. https://www.kernel.org/doc/html/latest/userspace-api/media/v4l/.

[12] GStreamer Project. GStreamer Application Development Manual[EB/OL]. https://gstreamer.freedesktop.org/documentation/.