
Finite State Machine

I. Định nghĩa về máy trạng thái hữu hạn (finite state machine)

Máy trạng thái hữu hạn, viết tắt là FSM, là một thành phần được sử dụng phổ biến trong thiết kế vi mạch số với ưu điểm là dễ kiểm soát quá trình hoạt động của thiết kế và dễ debug hoạt động của thiết kế.


FSM gồm có 3 thành phần cơ bản như sau:

- Mạch tạo trạng thái kế tiếp (Next state logic) là mạch tổ hợp phụ thuộc vào ngô vào FSM và giá trị trạng thái hiện tại lấy từ bộ nhó trạng thái (state memory)
- 2. Bộ nhớ trạng thái (state memory) là phần tử lưu trạng thái hiện tại của FSM nó có thể là Flip-Flop, Latch, ... lấy ngõ vào từ mạch tạo trạng thái kế tiếp. Bộ nhớ trạng thái thường được sử dụng trong các thiết kế đồng bộ là FF hoạt động theo xung clock. Một tín hiệu reset có thể phải sử dụng để khởi động FSM đến một giá trị ban đầu. Reset không cần sử dụng đối với các FSM luôn hoạt động đúng dù giá trị ban đầu của FF là bao nhiêu.
- 3. Mạch tạo ngỗ ra (output logic) là mạch tổ hợp tạo giá trị ngỗ ra tương ứng với trạng thái hiện tại của FSM. Mạch này lấy ngỗ vào là giá trị trạng thái hiện tại và có thể tổ hợp thêm ngỗ vào của FSM.




Hình: Mô hình cơ bản của FSM

-Máy trạng thái Mealy (Mealy machine): Máy trạng thái Mealy là một máy trạng thái mà dữ liệu đầu ra được quyết định bởi trạng thái hiện tại và các dữ liệu ngõ vào.



Hình: FSM Mealy

-Máy trạng thái Moore (Moore machine): Máy trạng thái Moore là máy trạng thái mà dữ liệu ngỗ ra được quyết định duy nhất bởi trạng thái hiện tại.



Hình: FSM Moore

/*Hình ảnh được lấy từ https://www.semiconvn.com*/

-Các bước xây dựng một mạch tuần tự

Bước 1: Tìm các biến đầu vào, biến đầu ra và biến trạng thái của các phần tử nhớ.

Bước 2: Xác định số lượng biến trạng thái chính là số lượng flip flop có trong mạch.

Bước 3: Xác định số lượng trạng thái có thể : 2ⁿ, n là số lượng biến trạng thái.

Bước 4: Tìm đầu vào kích thích cho mỗi flip flop.

Bước 5: Dùng bảng đặc trưng và bảng kích thích của mỗi flip flop để xác định trạng thái tiếp theo khi trạng thái hiện tại đã biết.

Bước 6: Chuẩn bị bảng đặc trưng từ phương trình đặc trưng của flip flop và đầu ra. Chuẩn bị bảng chuyển trạng thái từ bảng đặc trưng. Vẽ bảng thể hiện trạng thái hiện tại, trạng thái tiếp theo khi đầu vào là 0, trạng thái tiếp theo khi đầu vào là 1, đầu ra khi đầu vào là 0, đầu ra khi đầu vào là 1.

Bước 7: Gán các kí tự hợp lí cho các biến.

Bước 8: Vẽ sơ đồ trạng thái.

II. Traffic light

Traffic light

Traffic light: Two lane A and B

- > S0: Wait until there a no people in lane A
- > S1: Count down before check lane B
- > S2: Wait until there are no people in lane B
- > S3: Count down before check A




Fig 6. Traffic light FSM

Current State S	T_A	outs T_B	Next State S'				
S0	0	X	S1				
S0	1	X	S0				
S1	X	X	S2				
S2	X	0	S 3				
S2	X	1	S2				
S3	X	X	S0				

Fig 7. State transition table

State	Output							
S0	LA: green, LB: red							
S1	LA: yellow, LB: red							
S2	LA: red, LB: green							
S3	LA: red. LB: vellow							

Output table

1. Các trạng thái (State)

Hệ thống có 4 trạng thái chính:

- S0: Đèn La: xanh, Lb: đỏ.
 - Chò đến khi làn A không còn người (~Ta).
- S1: Đèn La: vàng, Lb: đỏ.
 - Đếm ngược trước khi kiểm tra làn B.
- S2: Đèn La: đỏ, Lb: xanh.
 - Chò đến khi làn B không còn người (~Tb).

- S3: Đèn La: đỏ, Lb: vàng.
 - Đếm ngược trước khi kiểm tra làn A.

2. Cấu trúc FSM

FSM được mô tả bằng hình trạng thái (Fig 6), trong đó:

- Mỗi trạng thái được liên kết với một logic điều kiện để chuyển đổi.
- Các điều kiện bao gồm:
 - Ta: Có người trong làn A.
 - Tb: Có người trong làn B.
 - Counter > 0: Bộ đếm chưa hết.

Quy trình chuyển đổi trạng thái:

- Từ S0 đến S1: Khi làn A không còn người (~Ta).
- Từ S1 đến S2: Khi bộ đếm ở trạng thái S1 bằng 0.
- Từ S2 đến S3: Khi làn B không còn người (~Tb).
- Từ S3 đến S0: Khi bộ đếm ở trạng thái S3 bằng 0.

3. Bảng chuyển trạng thái (Fig 7)

Bảng này mô tả cách FSM chuyển đổi giữa các trạng thái:

- Cột Current State S: Trạng thái hiện tại.
- Cột Inputs Ta, Tb: Các tín hiệu đầu vào từ cảm biến.
- Cột Next State S': Trạng thái kế tiếp dựa trên tín hiệu.

Ví dụ:

- Ở trạng thái S0:
 - Nếu Ta = 0 (không có người ở làn A): Chuyển sang S1.
 - Nếu Ta = 1 (có người ở làn A): Giữ nguyên S0.

4. Bảng đầu ra (Output table)

Bảng này hiển thị trạng thái của các đèn giao thông:

- La: Đèn giao thông ở làn A (RGB: xanh, vàng, đỏ).
- Lb: Đèn giao thông ở làn B (RGB: xanh, vàng, đỏ).

Ví du:

• Ở trạng thái S0:

- o La: Xanh (xe ở làn A được phép đi).
- o Lb: Đỏ (xe ở làn B phải dừng).

5. Ứng dụng

FSM này được sử dụng để:

- Điều khiển đèn giao thông tự động tại ngã tư có hai làn đường.
- Đảm bảo mỗi làn được ưu tiên lần lượt dựa trên trạng thái giao thông.
- Giảm thiểu xung đột giữa các làn và tăng hiệu quả giao thông.

6.Code HDL

Các khối chính trong đoạn mã

```
Khối chia tần số (clk_div_period)
```

```
always @(posedge clk, negedge reset_n) begin
  if (~reset_n)
     counter_clk <= 0;
else
  if (counter_clk == clk_div_period - 1)
     counter_clk <= 0;
else
     counter_clk <= counter_clk + 1;</pre>
```

- Chia xung nhịp thành 1 giây bằng cách sử dụng counter_clk.
- Khi đạt đến giá trị clk_div_period 1, bộ đếm được đặt lại.

Khối đếm ngược thời gian

end

```
always @(posedge clk, negedge reset_n) begin
  if (~reset_n)
      counter_sec <= 4;
  else begin</pre>
```

```
if (counter_reset)
     counter_sec <= 4;
else if (counter_clk == clk_div_period - 1)
     counter_sec <= counter_sec - 1;
end</pre>
```

end

- counter_sec: Đếm số giây cho mỗi trạng thái đèn.
- Bộ đếm được đặt lại khi tín hiệu counter_reset được kích hoạt.

Khối trạng thái (current_state)

```
always @(posedge clk, negedge reset_n) begin
  if (~reset_n)
      current_state <= S0;
  else
      current_state <= next_state;</pre>
```

end

- current_state: Trạng thái hiện tại của hệ thống (S0, S1, S2, S3).
- next_state: Trạng thái kế tiếp dựa trên logic chuyển đổi trạng thái.

Chuyển đổi trạng thái (current_state -> next_state)

```
always @* begin
    case (current_state)
    S0:
    if (~Ta)
        next_state = S1;
    else
```

```
next_state = S0;
    S1:
        if (counter_sec == 0)
            next_state = S2;
        else
            next_state = S1;
    S2:
        if (~Tb)
            next_state = S3;
        else
            next_state = S2;
    S3:
        if (counter_sec == 0)
            next_state = S0;
        else
            next_state = S3;
    default:
        next_state = S0;
endcase
```

end

- $S0 \rightarrow S1$: Khi Ta = 0 (xe ở làn A đã hết).
- S1 → S2: Khi thời gian đếm ngược (counter_sec) của trạng thái S1 kết thúc.
- S2 \rightarrow S3: Khi Tb = 0 (xe ở làn B đã hết).
- S3 → S0: Khi thời gian đếm ngược (counter_sec) của trạng thái S3 kết thúc.

Dầu ra đèn giao thông (current_state -> output)

• Tại mỗi trạng thái, đèn La và Lb được đặt theo quy định:

```
o S0: La xanh, Lb đỏ.
```

○ S1: La vàng, Lb đỏ.

o S2: La đỏ, Lb xanh.

o S3: La đỏ, Lb vàng.

Hiển thị số giây trên LED 7 đoạn

```
always @* begin
  case (counter_sec_wire)
  0: led_7_segment_1 = 8'h3F;
  1: led_7_segment_1 = 8'h06;
```

• • •

default: led_7_segment_1 = 8'hFF;

endcase


end

- Hiển thị số giây đếm ngược còn lại lên led_7_segment_1 và led_7_segment_2.
- Các giá trị HEX tương ứng với chữ số hiển thị trên LED 7 đoạn.

7. Testbench và mô phỏng mạch trên ModelSim

Signal name	Val	ıe	,	4,	20	0			400		60	O .		800	 1000
лг clk	0	1				M		mm		mm		MM	mm		
r reset_n	1														
ли Та	1														-
лг Tb	1														
⊞ лг led_7_s			66		XXXX	~~		-	56			V		66	
	-		66		XXXX				56					66	
⊞ лг led_7_s	_)	00			<u></u>			00			Л		00	
л led_7_s															
л led_7_s	eg 0														
⊞ л ι La	5		5	X	1	X			3			X		5	
⊞ π r Lb	3			3		Υ		5	5		V 1	Υ		3	
Jur clk	Value 0 1		576												
ли Ть	1														
□ лr led_7_segment_1 лr led_7_segment_1	66 0		66		χ 41	X 58 X	96 X 3F					66			
лг led_7_segment_1 лг led_7_segment_1															
лг led_7_segment_1															
лг led_7_segment_1															
лг led_7_segment_1 лг led_7_segment_1		_													
лг led_7_segment_1	0														
☐ JII led_7_segment_2 JII led_7_segment_2			66		X 4F	X 58 X	06 X 3F					66			
лг led_7_segment_2		_													
лг led_7_segment_2	1														- 0
лг led_7_segment_2 лг led_7_segment_2															
лг led_7_segment_2	1							<u> </u>							
лг led_7_segment_2															
лг led_7_segment_2 лг led_7_segment_1_ena															
лг led_7_segment_2_ena	0														
	5			3								5			
	0														
лг La(0)	1														
	3		5		X	1						3			
	0														
	1														

8. Mô phỏng mạch trên Quartus



9.Mô phỏng trên bo mạch FPGA

Video mô phỏng trên KIT



