

BÁO CÁO THIẾT KẾ KỸ THUẬT LỖI TĂNG TỐC GTC

Ngày 31 tháng 5 năm 2026

Mục lục

1	Phương pháp Hình ảnh độ phân giải động (Dynamic Resolution Imaging - DRI)	2
1.1	Bản chất toán học và kiến trúc của cơ chế Tái sử dụng phép đo (Measurement Reuse)	3
1.2	Cơ chế truy xuất bộ nhớ và tái sử dụng dữ liệu động (Measurement Reuse)	3
2	Thiết kế bảng tra cứu giá trị khởi tạo (ISR LUT)	5
2.1	Chiến lược tạo bảng và Định dạng dữ liệu	5
2.2	Cơ chế ánh xạ địa chỉ động	5
2.3	Tích hợp phần cứng và Kiểm chứng	5
2.4	Đánh giá sai số toán học giữa giá trị khởi tạo và thực tế	6
2.5	Phân tích vai trò của Ma trận trực giao $\mathbf{Q}$ và Ma trận tam giác trên $\mathbf{R}$	6
2.5.1	1. Ma trận trực giao $\mathbf{Q}$ (Orthogonal Matrix)	6
2.5.2	2. Ma trận tam giác trên $\mathbf{R}$ (Upper Triangular Matrix)	7
2.6	Bản chất và cơ chế loại bỏ thông tin trùng lặp trong trực giao hóa MGS	8

1 Phương pháp Hình ảnh độ phân giải động (Dynamic Resolution Imaging - DRI)

Trong các hệ thống Camera đơn điểm (SPC) truyền thống, quá trình thu nhận dữ liệu và độ phân giải hình ảnh có mối quan hệ ràng buộc tuyến tính. Để tái tạo một bức ảnh có độ phân giải N , hệ thống bắt buộc phải thu thập đủ một số lượng phép đo tối thiểu M trước khi bắt đầu giải thuật khôi phục. Hạn chế này dẫn đến hiện tượng "thời gian chết" (dead-time) hay "màn hình đen" kéo dài, khiến người dùng không nhận được bất kỳ phản hồi hình ảnh nào trong suốt quá trình lấy mẫu.

Để giải quyết triệt để rào cản này, đề án tích hợp phương pháp Hình ảnh độ phân giải động (DRI). Bản chất của DRI là cơ chế khôi phục hình ảnh lũy tiến từ thô đến tinh (coarse-to-fine), cho phép hệ thống cung cấp hình ảnh xem trước (preview) ở độ phân giải thấp ngay từ những phép đo đầu tiên, sau đó liên tục làm sắc nét hình ảnh theo thời gian thực.

Cơ chế tái sử dụng phép đo (Measurement Reuse) Động lực toán học và kiến trúc cốt lõi làm nên sự hiệu quả của DRI chính là kỹ thuật tái sử dụng dữ liệu. Quá trình thu nhận được chia thành nhiều cấp độ phân giải (ví dụ: $4 \times 4 \rightarrow 8 \times 8 \rightarrow 16 \times 16$). Thay vì vứt bỏ các phép đo ở cấp độ thấp để đo lại từ đầu cho cấp độ cao, hệ thống sẽ lưu trữ và tái sử dụng chúng.

Giả sử tại cấp độ phân giải c , hệ thống thu được vector phép đo $y^{(c)}$. Khi người dùng (hoặc hệ thống) yêu cầu tăng lên cấp độ phân giải $c + 1$, phần cứng chỉ cần điều khiển bộ vi gương DMD thu thập thêm một lượng nhỏ phép đo bổ sung y_{new} . Vector dữ liệu mới sẽ được tạo ra bằng phép ghép nối (concatenation):

$$y^{(c+1)} = \begin{bmatrix} y^{(c)} \\ y_{new} \end{bmatrix} \quad (1)$$

Tương ứng, ma trận đo lường $\Phi^{(c+1)}$ cũng được mở rộng để khớp với chiều của vector y mới.

Lợi ích thực tiễn đối với hệ thống phần cứng Việc áp dụng cơ chế DRI mang lại hai ưu thế vượt trội:

- Giảm thiểu độ trễ cảm nhận (Perceptual Latency): Bằng cách hiển thị ngay kết quả ở độ phân giải 4×4 , người dùng có thể nhận diện sớm vị trí và hình dáng thô của vật thể. Nếu vật thể không nằm trong vùng quan tâm, quá trình chụp có thể bị hủy ngay lập tức, tiết kiệm đáng kể thời gian và năng lượng hệ thống.
- Thân thiện với cấu trúc bộ nhớ FPGA: Cơ chế "ghép nối thêm" của DRI hoàn toàn phù hợp với bản chất ghi nối tiếp của các khối RAM/FIFO trên FPGA. Hệ thống không cần thực hiện các thao tác xóa bộ nhớ (Clear) hay sắp xếp lại dữ liệu phức tạp, giúp tối ưu hóa luồng điều khiển của máy trạng thái (FSM).

1.1 Bản chất toán học và kiến trúc của cơ chế Tái sử dụng phép đo (Measurement Reuse)

Tái sử dụng phép đo là nguyên lý cốt lõi giúp phương pháp DRI vượt trội hơn so với việc chụp ảnh độc lập ở các độ phân giải khác nhau. Để hiểu rõ cơ chế này, cần xem xét cách ma trận đo lường Φ và vector dữ liệu y được mở rộng qua từng cấp độ.

Giả sử tại cấp độ phân giải cơ sở c (ví dụ 4×4), hệ thống cần M_c phép đo để khôi phục không gian N_c điểm ảnh. Ta có phương trình đo lường:

$$y^{(c)} = \Phi^{(c)} x^{(c)} \quad (2)$$

Khi hệ thống có nhu cầu chuyển lên cấp độ phân giải cao hơn $c + 1$ (ví dụ 8×8 với $N_{c+1} > N_c$ và $M_{c+1} > M_c$), cách tiếp cận thông thường là loại bỏ dữ liệu cũ và tiến hành thu thập lại toàn bộ M_{c+1} phép đo mới. Cách làm này gây lãng phí nghiêm trọng thời gian lật gương của thiết bị DMD.

Thay vào đó, cơ chế Measurement Reuse khai thác tính chất gộp điểm ảnh (macro-pixel). Một mặt nạ (mask) độ phân giải thấp 4×4 hoàn toàn có thể được coi là một mặt nạ 8×8 , trong đó mỗi cụm 2×2 vi gương kề nhau luôn được bật/tắt cùng lúc. Về mặt toán học, ma trận đo lường cũ $\Phi^{(c)}$ được ánh xạ lên không gian độ phân giải cao thông qua toán tử nội suy $\mathcal{R}(\cdot)$ (bằng cách nhân bản các cột tương ứng).

Nhờ vậy, hệ thống chỉ cần thu thập thêm một lượng phép đo bổ sung là $\Delta M = M_{c+1} - M_c$ (ký hiệu là y_{new}). Mô hình toán học tại cấp độ $c + 1$ được biểu diễn dưới dạng ma trận khối (block matrix):

$$y^{(c+1)} = \begin{bmatrix} y^{(c)} \\ y_{new} \end{bmatrix}, \quad \Phi^{(c+1)} = \begin{bmatrix} \mathcal{R}(\Phi^{(c)}) \\ \Phi_{new} \end{bmatrix} \quad (3)$$

Ý nghĩa đối với kiến trúc hệ thống:

- **Giảm thiểu thời gian vật lý (Acquisition Time):** Thời gian chụp ảnh của camera đơn điểm phụ thuộc hoàn toàn vào tần số lật của vi gương DMD. Nhờ kế thừa M_c phép đo cũ, thiết bị quang học được giảm tải một khối lượng công việc rất lớn (chỉ cần chớp thêm ΔM lần), giúp rút ngắn thời gian phần cứng thực hiện lấy mẫu.
- **Tối ưu hóa băng thông truyền tải:** Trên nền tảng SoC, vi xử lý ARM không cần phải truyền lại dữ liệu $y^{(c)}$ và $\Phi^{(c)}$ từ đầu. Luồng DMA chỉ việc bơm tiếp phần dữ liệu ΔM nối đuôi vào bộ nhớ BRAM của FPGA. Máy trạng thái (FSM) của lõi OMP chỉ cần thay đổi con trỏ giới hạn bộ đếm (M_rows_in), giúp quá trình chuyển đổi độ phân giải diễn ra liền mạch mà không làm gián đoạn đường ống xử lý (Pipeline).

1.2 Cơ chế truy xuất bộ nhớ và tái sử dụng dữ liệu động (Measurement Reuse)

Điểm đột phá của kiến trúc OMP-DRI trên FPGA là khả năng tái sử dụng nguyên vẹn các dữ liệu đã thu thập ở độ phân giải thấp để phục vụ tính toán

cho độ phân giải cao hơn. Thay vì xóa bộ nhớ và nạp lại từ đầu, hệ thống áp dụng cơ chế "Cộng dồn"(Append) kết hợp với định tuyến địa chỉ động (Dynamic Address Routing) thông qua cấu hình máy trạng thái. Cơ chế này được thực thi cụ thể trên hai vùng nhớ chính:

A. Cơ chế đọc Vector đo lường (y -BRAM): Khai thác dữ liệu cộng dồn

Dữ liệu đo lường y được lưu trữ tuyến tính trong BRAM. Tại mỗi chu kỳ nâng cấp độ phân giải, CPU chỉ nạp phần dữ liệu đo lường mới nối tiếp vào đuôi dữ liệu cũ. Khối phần cứng luôn bắt đầu đọc từ địa chỉ gốc (0), nhưng "điểm dừng"(M_rows) sẽ được mở rộng dần:

- **Mức 4x4 ($M = 8$):** FPGA đọc từ địa chỉ 0 đến M_rows = 1. Do bus dữ liệu đóng gói 4 phần tử (4-MAC), hệ thống chỉ mất 2 nhịp đọc để lấy đủ 8 phép đo đầu tiên.
- **Mức 8x8 ($M = 16$):** CPU nạp thêm 8 phép đo mới vào các địa chỉ tiếp theo. Lúc này, M_rows được cấu hình lên 3. FPGA sẽ đọc từ địa chỉ 0 đến 3 (tổng cộng 4 nhịp). *Như vậy, FPGA đã tự động đọc lại 8 phép đo cũ của mức 4x4 và nối tiếp ngay với 8 phép đo mới mà không tốn chu kỳ di chuyển dữ liệu.*
- **Mức 16x16 ($M = 64$):** M_rows được mở rộng lên 15. FPGA quét toàn bộ chiều sâu bộ nhớ để lấy đủ 64 phép đo.

B. Cơ chế đọc Ma trận cảm biến (Φ -BRAM): Mở rộng cửa sổ không gian

Việc truy xuất ma trận Φ phức tạp hơn do nó là ma trận 2D phụ thuộc vào cả số hàng (M) và số cột (N). Để tái sử dụng bộ nhớ mà không làm xáo trộn cấu trúc, ma trận Φ kích thước tối đa (64×256) được lưu trữ theo cột. Mỗi cột chiếm một lượng hàng vật lý cố định gọi là *Stride* (ROW_N = 4, tương đương 16 hàng vật lý cho mỗi cột).

Hệ thống sử dụng hai bộ đếm col_ptr (quản lý số lượng nguyên tử) và row_ptr (quản lý số lượng phép đo) để tạo thành một "cửa sổ quét"(Sliding Window) mở rộng dần theo độ phân giải:

- **Mức 4x4 ($N = 16, M = 8$):** Bộ đếm cột col_ptr chỉ chạy từ 0 $\rightarrow$ 15 (giới hạn 16 cột đầu tiên). Trong mỗi cột, bộ đếm hàng row_ptr chỉ quét từ 0 $\rightarrow$ 1 (chỉ lấy 8 phép đo đầu tiên).
- **Mức 8x8 ($N = 64, M = 16$):** col_ptr được mở rộng để quét từ 0 $\rightarrow$ 63 (dùng 64 nguyên tử). Tương ứng, row_ptr đi sâu hơn vào mỗi cột, quét từ 0 $\rightarrow$ 3 để lấy đủ 16 phép đo.
- **Mức 16x16 ($N = 256, M = 64$):** Toàn bộ các giới hạn được gỡ bỏ. col_ptr quét từ 0 $\rightarrow$ 255 và row_ptr quét từ 0 $\rightarrow$ 15. Toàn bộ thư viện nguyên tử và chiều sâu của ma trận Φ được khai thác tối đa.

Nhờ kỹ thuật quy hoạch bộ nhớ và định tuyến giới hạn vòng lặp này, kiến trúc phần cứng đảm bảo quá trình chuyển đổi độ phân giải diễn ra tức thời (Zero-latency transition), tiết kiệm băng thông giao tiếp AXI DMA và tối ưu hóa thời gian thực thi tổng thể.

2 Thiết kế bảng tra cứu giá trị khởi tạo (ISR LUT)

2.1 Chiến lược tạo bảng và Định dạng dữ liệu

Để thực hiện thuật toán Newton-Raphson hiệu quả, khối `fast_isr` yêu cầu một giá trị dự đoán ban đầu y_0 tiệm cận nghiệm thực. Bảng tra cứu (LUT) được xây dựng thông qua kịch bản MATLAB (`isr_lut_generator.m`) với kích thước 256 phần tử, tương ứng với địa chỉ 8-bit. Dữ liệu trong bảng được lượng tử hóa sang định dạng số thực dấu phẩy tính Q2.22 nhằm tối ưu hóa độ chính xác cho giai đoạn tính toán Newton-Raphson. Các giá trị đầu ra được tính toán theo hàm số:

$$y_{k+1} = \frac{1}{2}y_k(3 - u \cdot y_k^2) \quad (4)$$

Hệ thống xử lý các điểm kỳ dị tại $u \approx 0$ bằng cách thiết lập ngưỡng an toàn tối thiểu và bão hòa giá trị đầu ra tại mức `24'hFFFFFF`, đảm bảo tính ổn định cho mạch logic.

2.2 Cơ chế ánh xạ địa chỉ động

Việc truy xuất dữ liệu từ LUT dựa trên mối quan hệ tuyến tính giữa năng lượng đầu vào u và chỉ số bảng (Index). Khoảng cách giữa hai điểm dữ liệu liên tiếp được thiết lập là $1/16 = 0.0625$, cho phép bảng bao phủ dải năng lượng rộng từ 0 đến 16.0. Công thức xác định địa chỉ truy xuất được thực thi trong phần cứng như sau:

$$\text{lut_addr} = \lfloor u_{in} \times 16 \rfloor \quad (5)$$

Trong kiến trúc RTL, phép toán này được hiện thực hóa bằng kỹ thuật trích xuất cửa sổ bit (Bit-slicing) từ bus dữ liệu `u_in`. Với định dạng đầu vào Qxx.26, hệ thống lấy 8 bit từ vị trí 2^3 đến 2^{-4} để làm địa chỉ. Giải pháp này giúp triệt tiêu nhu cầu sử dụng bộ nhân địa chỉ, giảm thiểu tài nguyên logic và độ trễ truy xuất dữ liệu.

2.3 Tích hợp phần cứng và Kiểm chứng

Dữ liệu từ MATLAB được trích xuất thành cấu trúc `case` trong Verilog, cho phép bộ tổng hợp (Synthesis Tool) chuyển đổi thành các khối ROM (Distributed RAM) hiệu năng cao trên FPGA. Kết quả đối soát cho thấy tại các điểm kiểm thử quan trọng như $u = 1.0$ (Index 16), bảng trả về giá trị chính xác `24'h400000` (1.0 định dạng Q22), khẳng định tính đúng đắn của quy trình nạp dữ liệu và cơ chế ánh xạ địa chỉ đề xuất.

2.4 Đánh giá sai số toán học giữa giá trị khởi tạo và thực tế

Trong thiết kế phần cứng, sự chênh lệch giữa giá trị đoán từ bảng LUT (y_n) và giá trị nghịch đảo căn bậc hai thực tế ($1/\sqrt{u}$) là một sự đánh đổi có chủ đích giữa độ chính xác, tài nguyên bộ nhớ và tốc độ xử lý, xuất phát từ ba nguyên nhân kỹ thuật cốt lõi:

- **Lỗi rời rạc hóa do giới hạn bộ nhớ (Discretization Error):** Do dải động của giá trị đầu vào u có độ rộng lên đến 56-bit (tương ứng với hàng tỷ trạng thái số), việc biểu diễn trong một cấu trúc bảng LUT giới hạn 256 phần tử (địa chỉ 8-bit) buộc hệ thống phải ánh xạ nhiều giá trị u lân cận vào cùng một ô nhớ. Hiện tượng này tạo ra sai số rời rạc hóa cố hữu cho giá trị khởi tạo $y_{initial}$.
- **Sai số lượng tử hóa (Quantization Error):** Các giá trị giải tích lý tưởng mang đặc tính thập phân vô hạn. Khi nạp vào phần cứng, các giá trị này bắt buộc phải trải qua quá trình làm tròn và ép kiểu sang định dạng dấu phẩy tĩnh 24-bit (Q2.22). Thao tác này trực tiếp sinh ra nhiễu lượng tử hóa tại các bit trọng số thấp (LSB).
- **Kiến trúc tối ưu hóa tài nguyên hệ thống:** Mục tiêu thiết kế của cấu trúc LUT không phải là cung cấp kết quả chính xác tuyệt đối ở ngõ ra, mà đóng vai trò tạo ra một "bộ phóng" tiệm cận nghiệm. Việc sử dụng cấu trúc lưu trữ nhỏ gọn kết hợp với thuật toán Newton-Raphson thực thi bằng mạch FSM sau đó giúp hệ thống hội tụ về nghiệm chính xác chỉ sau một chu kỳ lặp, tối ưu hóa tối đa tài nguyên phân bổ trên FPGA thay vì duy trì các khối ROM dung lượng lớn.

2.5 Phân tích vai trò của Ma trận trực giao $\mathbf{Q}$ và Ma trận tam giác trên $\mathbf{R}$

Trong thuật toán OMP, tại mỗi vòng lặp i , khi một nguyên tử mới ϕ_{λ_i} được chọn đưa vào tập hỗ trợ, hệ thống không giải trực tiếp hệ phương trình bình phương tối thiểu do tính phức tạp của phép nghịch đảo ma trận. Thay vào đó, phương pháp phân rã QR thông qua thuật toán Gram-Schmidt cải tiến (MGS) được áp dụng để phân rã ma trận các cột đã chọn $\Phi_{\Lambda} = \mathbf{QR}$. Mỗi ma trận đảm nhiệm một chức năng toán học và ý nghĩa vật lý riêng biệt trong kiến trúc phần cứng.

2.5.1 1. Ma trận trực giao $\mathbf{Q}$ (Orthogonal Matrix)

Ma trận $\mathbf{Q} \in \mathbb{R}^{M \times K}$ chứa các vector cơ sở trực chuẩn (orthonormal basis vectors). Các cột của $\mathbf{Q}$ (ký hiệu là $q_1, q_2, \dots, q_K$) thỏa mãn hai tính chất toán học cốt lõi:

- **Tính trực giao (Orthogonality):** Tích vô hướng giữa hai cột bất kỳ khác nhau luôn bằng 0 ($\langle q_i, q_j \rangle = 0$ với $i \neq j$).
- **Tính chuẩn hóa (Normality):** Độ dài chuẩn Euclid của mỗi cột luôn bằng 1 ($\|q_i\|_2 = 1$).

Vai trò trong kiến trúc FPGA:

- Trong quá trình MGS, các cột của $\mathbf{Q}$ đóng vai trò là hệ quy chiếu để "loại bỏ" các thành phần thông tin trùng lặp khỏi nguyên tử mới được chọn ($w \leftarrow w - R_{j,i}q_j$).
- Trong bước cập nhật thẳng dư, $\mathbf{Q}$ được sử dụng để chiếu vector thẳng dư cũ nhằm tìm phần năng lượng còn sót lại: $r_i = r_{i-1} - \langle q_i, r_{i-1} \rangle q_i$.
- Trong khối giải nghiệm cuối cùng (Final Estimation), ma trận $\mathbf{Q}$ được nhân chuyển vị với vector phép đo y để tạo ra vector hình chiếu $v = \mathbf{Q}^T y$. Trên FPGA, $\mathbf{Q}$ được lưu trữ trong khối Q-BRAM chuyên dụng, hỗ trợ đọc/ghi đồng thời thông qua cấu trúc Dual-port.

2.5.2 2. Ma trận tam giác trên $\mathbf{R}$ (Upper Triangular Matrix)

Ma trận $\mathbf{R} \in R^{K \times K}$ lưu trữ các hệ số hình chiếu, thể hiện mối quan hệ tuyến tính giữa các cột nguyên thủy Φ_Λ và hệ cơ sở trực chuẩn $\mathbf{Q}$. Do tính chất xây dựng tuần tự của MGS, $\mathbf{R}$ luôn có dạng tam giác trên (các phần tử bên dưới đường chéo chính bằng 0).

Sự biến đổi đặc thù cho kiến trúc Division-free trên FPGA: Trong lý thuyết toán học chuẩn, phần tử nằm trên đường chéo chính của $\mathbf{R}$ lưu trữ độ dài của vector trực giao chưa chuẩn hóa: $R_{i,i} = \|w\|_2 = \sqrt{\langle w, w \rangle}$. Khi đó, việc chuẩn hóa vector yêu cầu phép chia $q_i = w/R_{i,i}$.

Tuy nhiên, đối với thiết kế vi mạch số, phép chia là một toán tử phi tuyến gây suy giảm nghiêm trọng tần số hoạt động (Fmax) và tiêu tốn lượng lớn tài nguyên logic. Để giải quyết triệt để vấn đề này, thiết kế phần cứng đã thực hiện một **biến đổi toán học có chủ đích**:

$$R_{i,i} \text{ (lưu trên FPGA)} = \frac{1}{\|w\|_2} = \frac{1}{\sqrt{\langle w, w \rangle}} \quad (6)$$

Thay vì lưu giá trị độ dài, đường chéo của $\mathbf{R}$ được sử dụng để lưu giá trị **Nghịch đảo căn bậc hai (ISR)** tính toán được từ khối `fast_isr`.

Sự thay đổi cấu trúc dữ liệu này mang lại lợi thế kép cực kỳ to lớn cho toàn bộ hệ thống:

- **Tại pha trực chuẩn hóa:** Phép chia phức tạp được chuyển thành phép nhân song song tốc độ cao: $q_i = w \times R_{i,i}$.
- **Tại pha thế ngược (Back-substitution):** Hệ phương trình tam giác trên $\mathbf{R}\hat{x} = v$ yêu cầu chia cho các phần tử đường chéo $R_{i,i}$ để tìm nghiệm $\hat{x}_i$. Nhờ việc đã lưu trữ sẵn giá trị nghịch đảo, khối giải nghiệm cuối cùng chỉ cần thực hiện phép nhân: $\hat{x}_i = (v_i - \sum R_{i,j}\hat{x}_j) \times R_{i,i}$.

Tóm lại, ma trận $\mathbf{R}$ trong thiết kế không chỉ đóng vai trò ghi nhận hệ số hình chiếu mà còn được tận dụng như một bộ nhớ *tiền xử lý nghịch đảo*. Sự phối hợp chặt chẽ giữa ma trận $\mathbf{Q}$ (đảm bảo tính độc lập tuyến tính) và biến thể của ma trận $\mathbf{R}$ (đảm bảo tính năng Division-free) chính là cốt lõi toán học giúp hệ thống OMP-DRI đạt được tốc độ xử lý thời gian thực trên nền tảng SoC Zynq-7000.

2.6 Bản chất và cơ chế loại bỏ thông tin trùng lặp trong trực giao hóa MGS

Trong mô hình Cắm biến nén, do số lượng phép đo M nhỏ hơn rất nhiều so với tổng số điểm ảnh N ($M \ll N$), các cột của ma trận đo lường Φ không thể đạt được tính trực giao tuyệt đối. Hệ quả tất yếu là luôn tồn tại một mức độ tương quan tuyến tính nhất định giữa các nguyên tử trong từ điển. Khi thuật toán OMP chọn được một nguyên tử mới w tại vòng lặp thứ i , nguyên tử này thực chất vẫn mang theo một phần đặc trưng của các nguyên tử đã được đưa vào tập hỗ trợ trong các vòng lặp trước đó. Phần thông tin chồng chéo này được gọi là "thông tin trùng lặp". Nếu không được triệt tiêu, việc tích lũy các thông tin dư thừa sẽ làm suy biến ma trận cơ sở, dẫn đến kết quả khôi phục bị sai lệch hoàn toàn.

Về mặt hình học không gian, thông tin trùng lặp chính là hình chiếu của vector nguyên tử mới w lên không gian con được tạo bởi các vector cơ sở Q_j (với $j < i$) đã tìm được trước đó. Để giải quyết vấn đề này, khối trực giao hóa Gram-Schmidt cải tiến (MGSI) vận hành thông qua hai bước tính toán cốt lõi trên phần cứng:

Định lượng sự trùng lặp: Hệ thống sử dụng mảng bộ nhân cộng dồn song song (Parallel Dot Product) để tính toán hệ số hình chiếu $R_{j,i}$ giữa cột hiện tại Q_j và nguyên tử mới w :

$$R_{j,i} = \langle Q_j, w \rangle \quad (7)$$

Giá trị $R_{j,i}$ này chính là đại lượng định lượng chính xác mức độ "giống nhau", hay tỷ lệ phần trăm thông tin cũ còn tồn tại bên trong nguyên tử mới.

Triệt tiêu thông tin trùng lặp: Ngay sau khi xác định được hệ số tương quan, hệ thống kích hoạt tổ hợp bộ nhân và bộ trừ vector song song để gọt bỏ phần thông tin dư thừa này:

$$w_{mi} = w_c - R_{j,i}Q_j \quad (8)$$

Về bản chất, phép toán này lấy nguyên tử ban đầu trừ đi đúng phần hình chiếu của nó trên Q_j . Kết quả trả về là một vector mới hoàn toàn vuông góc với Q_j . Vector w_{mi} lúc này trở nên "tinh khiết", chỉ mang theo đúng phần năng lượng tín hiệu mới hoàn toàn chưa từng được khám phá của bức ảnh gốc.

Quy trình loại bỏ thông tin trùng lặp này lặp lại liên tục cho đến khi w vuông góc với toàn bộ không gian tập hỗ trợ. Việc thực thi cơ chế này một cách chính xác trên FPGA đảm bảo ma trận Q sinh ra có tính trực giao tuyệt đối. Đây là điều kiện tiên quyết giúp hệ phương trình ở bước giải nghiệm thế ngược không bị rơi vào trạng thái suy biến, duy trì sự ổn định số học vững chắc trên định dạng số thực dấu phẩy tĩnh và giúp bức ảnh khôi phục đạt được chỉ số PSNR tối ưu.