
TSADS0006C: TCAS24A 数据手册

Tinychip AFE SoC

TINYCHIP CONFIDENTIAL

保密要求

本文档仅由上海泰矽微电子有限公司提供给与其签署过保密协议的合作伙伴。

请各合作伙伴遵循保密协议中的相关要求，对涉及的相关信息保密，并承诺采取合理的措施以保证保密信息不被泄露。

未经披露方的事先书面批准，接受方不得直接或间接以任何形式或任何方式把保密信息和（或）其中的任何部分，披露、透露给第三方或者公开。接受方仅能向有知悉必要的接受方人员披露保密信息。

合作伙伴违反上述任何要求，均视为违约。违约方应当对其违约行为，以及给披露方造成的损失承担赔偿责任。

目录

| | |
|-------------------------------|----|
| 保密要求..... | 2 |
| 目录..... | 3 |
| 1. 概述..... | 5 |
| 2. 产品特性..... | 6 |
| 3. 功能框架..... | 8 |
| 4. 引脚配置..... | 9 |
| 4.1 引脚配置图..... | 9 |
| 4.2 引脚功能描述..... | 10 |
| 4.3 引脚信号说明..... | 13 |
| 5. 处理器子系统..... | 16 |
| 5.1 内核特性..... | 16 |
| 5.2 内存映射..... | 17 |
| 5.3 中断系统..... | 18 |
| 5.3.1 主要特性..... | 18 |
| 5.3.2 中断向量表..... | 18 |
| 5.4 工作模式..... | 20 |
| 5.4.1 主要特性..... | 20 |
| 6. 外设子系统..... | 22 |
| 6.1 通用异步收发器（UART）..... | 22 |
| 6.1.1 主要特性..... | 22 |
| 6.2 低功耗异步收发器（LPUART）..... | 22 |
| 6.2.1 主要特性..... | 22 |
| 6.3 串行外设接口（SPI）..... | 22 |
| 6.3.1 主要特性..... | 22 |
| 6.4 I2C 总线接口（I2C）..... | 23 |
| 6.4.1 主要特性..... | 23 |
| 6.5 通用 I/O 端口（GPIO）..... | 23 |
| 6.5.1 主要特性..... | 23 |
| 6.6 基本定时器（TIMER0~TIMER2）..... | 23 |
| 6.6.1 主要特性..... | 23 |
| 6.7 低功耗定时器（LPTIMER）..... | 23 |
| 6.7.1 主要特性..... | 23 |
| 6.8 高级定时器（TIMER3~TIMER5）..... | 24 |
| 6.8.1 主要特性..... | 24 |
| 6.9 看门狗（WATCHDOG）..... | 24 |
| 6.9.1 独立看门狗(IWDG)..... | 24 |
| 6.9.2 窗口看门狗(WWDG)..... | 24 |
| 6.10 快速模数转换器（SARADC）..... | 25 |
| 6.10.1 主要特性..... | 25 |
| 6.11 电压型数模转换器（VDAC）..... | 25 |

| | | |
|--------|--------------------------|----|
| 6.12 | 电流型数模转换器 (IDAC) | 25 |
| 6.13 | 模拟比较器 (COMPARATOR) | 26 |
| 6.13.1 | 主要特性 | 26 |
| 6.14 | 跨阻放大器 (TIA) | 26 |
| 6.14.1 | 主要特性 | 26 |
| 6.15 | 运算放大器 (OPA) | 26 |
| 6.15.1 | 主要特性 | 26 |
| 6.16 | 低电压监测 (LVD) | 27 |
| 6.17 | 掉电复位 (PDR) | 27 |
| 6.18 | 安全加密模块 (CRYPTO) | 27 |
| 6.19 | 实时时钟 (RTC) | 27 |
| 6.19.1 | 主要特性 | 27 |
| 6.20 | 调试接口 (Debug) | 27 |
| 6.21 | 直接内存访问 (DMA) | 27 |
| 6.21.1 | 主要特性 | 27 |
| 6.22 | 硬件除法器 (DIVIDER) | 28 |
| 6.23 | 芯片唯一身份标志 (UUID) | 28 |
| 7. | 典型应用 | 29 |
| 8. | 电气特性 | 30 |
| 8.1 | 测试条件 | 30 |
| 8.2 | 绝对最大额定值 | 30 |
| 8.3 | 工作条件 | 30 |
| 8.4 | 上电和掉电时的工作条件 | 30 |
| 8.5 | 低功耗模式唤醒时间 | 31 |
| 8.6 | 功耗特性 | 31 |
| 8.7 | PGA 特性 | 31 |
| 8.8 | SARADC 特性 | 32 |
| 8.9 | TIA 特性 | 33 |
| 8.10 | OPA 特性 | 33 |
| 8.11 | COMPARATOR 特性 | 34 |
| 8.12 | VDAC 特性 | 34 |
| 8.13 | IDAC 特性 | 34 |
| 8.14 | ESD 特性 | 35 |
| 9. | 封装信息 | 36 |
| 9.1 | QFN32 | 36 |
| 9.2 | TSSOP24 | 37 |
| 10. | 订购信息 | 38 |
| 11. | 版本 | 39 |
| 12. | 关于我们 | 40 |

1. 概述

TCAS24A 微控制器采用 32 位 ARM[®] Cortex[®]-M0 高性能内核，最高工作频率可达 32MHz，内置高达 64KB FLASH 和 8KB SRAM。内部集成了 1 个 14 位高速 SAR ADC，2 个比较器，2 个多功能运放，1 个高性能 TIA，2 个 IDAC，1 个 VDAC 等模拟外设，同时也能够提供丰富的数字外设功能：4 个 UART，2 个 SPI，2 个 I2C，7 个 Timer，1 个 RTC。

本产品支持 VBAT 和 VDD 电源自动切换，供电电压范围：1.8V~5.5V，其中部分模拟模块需要 2.5V 以上才能工作，工作温度范围：-40°C~85°C。

典型应用场景：传感器数据采集、衡器应用、安防报警以及其他需要高性能测量的应用。

2. 产品特性

- CPU 选用 ARM[®] Cortex[®]-M0 32 位低功耗内核，最高主频 32MHz
- 存储资源
 - 64KB FLASH 存储器
 - 8KB SRAM 存储器
 - 128 bit 备份寄存器
- 电源管理
 - 工作模式: Active、Idle、Tinywork[®]、Sleep、Hibernate、Shutdown
 - 备用电源 VBAT 在主电掉电的情况下自动切换，仅为 RTC 和备份寄存器供电
 - 支持 LVD 低电压检测功能
 - 支持上电/掉电复位 (POR/PDR)
- TCAS24A 具有灵活的动态电源管理策略以及超低的静态功耗特性
 - 700nA@3V Shutdown 模式: 所有时钟关闭，部分 IO 状态可保持并支持 IO 中断唤醒，128bit 备份寄存器有效
 - 1μA@3V Hibernate 模式: Shutdown 模式+RTC 工作
 - 3μA@3V Sleep 模式: SRAM 处于 retention 状态，所有 IO 状态可保持，IO 中断有效，其他所有外设都是关闭的
 - 平均电流 2~5μA@3V Tinywork 模式: 部分外设开启处于自动联动状态
 - 30μA/MHz@3V Idle 模式: 内核处于 WFI 状态，任何中断都可以唤醒系统运行
 - 120μA/MHz@3V Active 模式
- 时钟模块
 - 内部 32KHz RC 低速时钟
 - 内部 16MHz RC 高速时钟
 - 外部 32.768KHz 低速晶振
 - 外部 4~16MHz 高速晶振
- 通用输入输出 I/O 资源
 - 支持多达 26 个 GPIO
 - 其中 6 个 GPIO 支持最大 20mA 的恒流驱动能力
 - 其中 1 个 GPIO 能够对外部提供高精度稳定的参考电压
 - 其中 6 个 AON GPIO 在所有工作模式下具有电平保持和唤醒功能
- 定时器/计数器
 - 3 个基本定时器 TIMER0~TIMER2，其中 TIMER0 是 32 位，其余为 16 位
 - 1 个 16 位的低功耗定时器
 - 3 个 16 位高级定时器，支持 PWM 互补输出，死区保护等功能
- 看门狗

- 1 个独立看门狗定时器
- 1 个窗口看门狗定时器
- RTC
 - 提供 BCD 格式的秒、分、时、日、星期、月、年等时间信息，闰年自动调整
 - 支持定时超时从各种低功耗模式下唤醒的功能
- 丰富的数字通讯接口
 - 3 个 UART 标准通讯接口
 - 1 个低功耗 LPUART 通讯接口，深度睡眠模式下可以工作
 - 2 个 SPI 标准通讯接口
 - 2 个 I2C 标准通讯接口
- DMA
 - 8 个独立 DMA 通道
- 高速模数转换器 (SAR ADC)
 - 1 个 14 位 SAR ADC
- 电压型数模转换器 (VDAC)
 - 1 个 12 位的 VDAC
- 电流型数模转换器 (IDAC)
 - 2 个可编程输出电流 6 位的 IDAC
- TIA 跨阻放大器
 - 1 个独立的 I/V 运放
- 运算放大器
 - 2 个独立低功耗运放
- 模拟比较器
 - 2 个独立低功耗模拟比较器
- 支持 AES128 (CBC/ECB) / SHA256 硬件加速引擎
- 支持 32 位硬件除法器
- 支持 SWD 两线串行调试接口
- 工作条件: -40°C~85°C, 1.8V~5.5V
- 封装形式: QFN32/TSSOP24

3. 功能框架




图 1

4. 引脚配置

4.1 引脚配置图




图 2




图 3

4.2 引脚功能描述

| QFN32 | TSSOP24 | PIN | 数字可选功能 | 模拟可选功能 |
|-------|---------|------|---|--|
| 1 | 1 | PA00 | I2C0_SDA(ALT0) TIM4_CHA(ALT1) SPI0_MISO(ALT2) | IDAC0(ALT4) AIN0(ALT5) VCIN2(ALT6) |
| 2 | 2 | PA01 | I2C0_SCL(ALT0) TIM4_CHB(ALT1) SPI0_MOSI(ALT2) | IDAC1(ALT4) AIN1(ALT5) VCIN3(ALT6) |
| 3 | 3 | PA02 | - | - |
| 4 | 4 | PA03 | TIM0_CH(ALT0) | IDAC3(ALT4) AIN3(ALT5) VCIN5(ALT6) |
| 5 | 5 | PA04 | TIM1_CH(ALT0) LPUART_TXD(ALT1) | AIN4(ALT5) |

| | | | | |
|----|----|--------|--|--|
| | | | VC0_OUT(ALT2) | |
| 6 | 6 | PA05 | TIM2_CH(ALT0) LPUART_RXD(ALT1) VC1_OUT(ALT2) | AIN5(ALT5) |
| 7 | 7 | PA06 | TIM5_CHA(ALT0) | XTAL32K_IN(ALT4) AIN6(ALT5) VCIN6(ALT6) |
| 8 | 8 | PA07 | TIM5_CHB(ALT0) | XTAL32K_OUT(ALT4) AIN7(ALT5) VCIN7(ALT6) |
| 9 | 9 | RESETN | --- | --- |
| 10 | 10 | VDD | --- | --- |
| 11 | 11 | VSS | --- | --- |
| 12 | 12 | VBAT | --- | --- |
| 13 | | PB00 | SPI0_MISO(ALT0) UART0_CTSN(ALT1) UART1_TXD(ALT2) TIM4_CHA(ALT3) | --- |
| 14 | | PB01 | SPI0_MOSI(ALT0) UART0_RTSN(ALT1) UART1_RXD(ALT2) TIM4_CHB(ALT3) | LVDIN0(ALT4) |
| 15 | 13 | PB02 | SPI0_SCK(ALT0) UART0_TXD(ALT1) I2C1_SCL(ALT2) TIM3_CHA(ALT3) | LVDIN1(ALT4) |
| 16 | 14 | PB03 | SPI0_CSN(ALT0) UART0_RXD(ALT1) I2C1_SDA(ALT2) TIM3_CHB(ALT3) | LVDIN2(ALT4) |
| 17 | 15 | SWDIO | PB04(ALT0) UART1_TXD(ALT1) SPI1_MOSI(ALT2) | --- |

| | | | | |
|----|----|-------------|--|--------------------------------|
| 18 | 16 | SWCLK | PB05(ALT0) UART1_RXD(ALT1) SPI1_CSN(ALT2) | --- |
| 19 | | PB06 | UART0_TXD(ALT0) SPI1_SCK(ALT2) I2C0_SCL(ALT3) | --- |
| 20 | | PB07 | UART0_RXD(ALT0) ADC_CLK_SYNC(ALT1) SPI1_MISO(ALT2) I2C0_SDA(ALT3) | --- |
| 21 | | PC00(BOOT0) | UART2_RTSN(ALT1) SPI0_MOSI(ALT2) | --- |
| 22 | 17 | PC01 | SPI1_MISO(ALT0) UART2_RXD(ALT1) | XTALH_IN(ALT4) VDA0(ALT5) |
| 23 | 18 | PC02 | SPI1_MOSI(ALT0) UART2_TXD(ALT1) | XTALH_OUT(ALT4) VDA1(ALT5) |
| 24 | 19 | PC03 | SPI1_SCK(ALT0) UART2_CTSN(ALT1) TIM3_CHA(ALT2) | OP1_INP(ALT4) OP2_INP(ALT5) |
| 25 | 20 | PC04 | SPI1_CSN(ALT0) TIM3_CHB(ALT2) I2C1_SCL(ALT3) | OP1_INN(ALT4) OP2_INN(ALT5) |
| 26 | 21 | PC05 | TIM4_CHA(ALT0) I2C1_SDA(ALT3) | OP1_OUT(ALT4) OP2_OUT(ALT5) |
| 27 | 22 | PC06 | TIM4_CHB(ALT0) | OP0_OUT(ALT4) |
| 28 | 23 | OP0_INP | --- | --- |
| 29 | 24 | OP0_INN | --- | --- |
| 30 | | PC07 | LPTIMER_CH(ALT0) I2C0_SCL(ALT1) SPI0_MISO(ALT2) | OP2_INN(ALT4) |
| 31 | | PD00 | TIM5_CHA(ALT0) I2C0_SDA(ALT1) | OP2_INP(ALT4) VCIN0(ALT6) |

| | | | | |
|--|--|------|---|------------------------------|
| | | | SPI0_CSN(ALT2) | |
| 32 | | PD01 | TIM5_CHB(ALT0) RC32K_OUT(ALT1) SPI0_SCK(ALT2) | OP2_OUT(ALT4) VCIN1(ALT6) |
| 说明： (1) ALT0~ALT3 为数字可选功能 (2) ALT4~ALT6 为模拟可选功能 (3) PA02 只能配置为输出 IO 功能。RESETN 低电平时 PA02 不能输入高电平，否则会影响系统启动 (4) PC00(BOOT0)需要外部接上拉电阻 | | | | |

表 1

4.3 引脚信号说明

| 引脚功能模块 | 引脚名称 | 描述 |
|--------|-------------|-----------------|
| 电源 | VDD | 芯片外部供电 |
| | VSS | 芯片电源地 |
| | VBAT | 备用电源供电 |
| 外部时钟输入 | XTALH_IN | 外部高速时钟输入 |
| | XTALH_OUT | 外部高速时钟输出 |
| | XTAL32K_IN | 外部 32K 低速时钟输入 |
| | XTAL32K_OUT | 外部 32K 低速时钟输出 |
| UART | UARTx_RXD | UARTx 接收引脚 |
| | UARTx_TXD | UARTx 发送引脚 |
| | UARTx_CTSN | UARTx CTS 流控引脚 |
| | UARTx_RTSN | UARTx RTS 流控引脚 |
| LPUART | LPUART_RXD | LPUART 接收引脚 |
| | LPUART_TXD | LPUART 发送引脚 |
| SPI | SPIx_MISO | SPIx 主机输入从机输出引脚 |
| | SPIx_MOSI | SPIx 主机输出从机输入引脚 |
| | SPIx_SCK | SPIx 时钟信号引脚 |

| | | |
|-------------------------|-------------|-----------------------|
| | SPIx_CSN | SPIx 片选信号引脚 |
| I2C | I2Cx_SDA | I2Cx 数据信号引脚 |
| | I2Cx_SCL | I2Cx 时钟信号引脚 |
| 基本定时器(Timer0~Timer2) | TIM0_CH | Timer0 的输入捕获/输出比较引脚 |
| | TIM1_CH | Timer1 的输入捕获/输出比较引脚 |
| | TIM2_CH | Timer2 的输入捕获/输出比较引脚 |
| 低功耗定时器 LPTimer | LPTIMER_CH | LPTimer 的输入捕获/输出比较引脚 |
| 高级定时器(Timer3~Timer5) | TIM3_CHA | Timer3 的输入捕获/输出比较引脚 A |
| | TIM3_CHB | Timer3 的输入捕获/输出比较引脚 B |
| | TIM4_CHA | Timer4 的输入捕获/输出比较引脚 A |
| | TIM4_CHB | Timer4 的输入捕获/输出比较引脚 B |
| | TIM5_CHA | Timer5 的输入捕获/输出比较引脚 A |
| | TIM5_CHB | Timer5 的输入捕获/输出比较引脚 B |
| 电流型 DAC (IDAC) | IDAC0 | IDAC 输出通道 0 |
| | IDAC1 | IDAC 输出通道 1 |
| | IDAC2 | IDAC 输出通道 2 |
| | IDAC3 | IDAC 输出通道 3 |
| 电压型 DAC (VDAC) | VDAC0 | VDAC 输出通道 0 |
| | VDAC1 | VDAC 输出通道 1 |
| SAR ADC | AIN0~AIN7 | 8 路 ADC 输入通道 |
| OP Amplifier X=0,1,2 | OPx_INN | OPA 负端输入 |
| | OPx_INP | OPA 正端输入 |
| | OPx_OUT | OPA 输出 |
| 复位键 | RESTN | 复位引脚，低有效，芯片复位 |
| SWD | SWDIO | SWD 数据通道 |
| | SWCLK | SWD 时钟通道 |
| COMPARATOR | VCIN0~VCIN7 | 8 路模拟比较器输入通道 |
| | VC0_OUT | 模拟比较器 0 的输出通道 |
| | VC1_OUT | 模拟比较器 1 的输出通道 |

| | | |
|-------|--------|----------------|
| LVD | LVDIN0 | LVD 监控模拟输入引脚 0 |
| | LVDIN1 | LVD 监控模拟输入引脚 1 |
| | LVDIN2 | LVD 监控模拟输入引脚 2 |
| BOOT0 | BOOT0 | 启动模式选择 |

表 2

5. 处理器子系统

5.1 内核特性

- CPU 选用 ARM[®] Cortex[®]-M0 32 位低功耗 RISC 内核，最高主频 32MHz
- 支持 Thumb/Thumb-2 指令集
- 支持 3 级流水线
- 高性能，最高可达 0.87DMIPS/MHz
- 支持单周期 32bit*32bit 乘法操作
- 内置 24 位系统节拍定时器

5.2 内存映射




图 4

5.3 中断系统

5.3.1 主要特性

Cortex-M0 处理器内置了嵌套向量中断控制器(NVIC), 支持最多 32 个外部中断请求输入。TCAS24A 支持 8 个 NVIC 中断端口, 其中有 3 个分别接到了 2 级中断控制器(FIC, LIC, AIC)上, NVIC 中断号分别为 0, 1, 2。每个 2 级中断控制器又能够扩展支持最多 32 个中断入口。具体如下图所示:




图 5

5.3.2 中断向量表

TCAS24A 所有外设中断入口向量地址分配如下:

| 2 级中断 | 位域 | 中断源 | NVIC 中断号 |
|-------|----|-------------------|----------|
| FIC | 27 | WDG ADV IQR | 0 |
| | 26 | WDG T2 IRQ | |
| | 25 | WDG TIMEOUT | |
| | 24 | UART1 RX DATA REQ | |
| | 23 | UART1 TX DATA REQ | |
| | 22 | UART1 ERROR | |
| | 21 | UART0 RX DATA REQ | |
| | 20 | UART0 TX DATA REQ | |
| | 19 | UART0 ERROR | |
| | 18 | SPI1 IRQ | |
| | 17 | SPI0 IRQ | |
| | 16 | I2C1 IRQ | |
| | 15 | I2C0 IRQ | |
| | 14 | Timer5 IRQ | |
| | 13 | Timer4 IRQ | |
| | 12 | Timer3 IRQ | |
| | 11 | Timer2 IRQ | |
| | 10 | Timer1 IRQ | |

| | | | |
|-----|----|-----------------------|---|
| | 9 | Timer0 IRQ | |
| | 8 | reserved | |
| | 7 | irq_crc | |
| | 6 | reserved | |
| | 5 | irq_sha | |
| | 4 | irq_aes | |
| | 3 | irq_flash, erase | |
| | 2 | irq_flash, Program | |
| | 1 | irq_flash, Error | |
| | 0 | overflow | |
| LIC | 23 | irq_vddlow_org | 1 |
| | 22 | irq_vddlow_neg | |
| | 21 | irq_vddlow_pos | |
| | 20 | reserved | |
| | 19 | reserved | |
| | 18 | reserved | |
| | 17 | reserved | |
| | 16 | reserved | |
| | 15 | irq_temp_digital | |
| | 14 | VDAC FIFO Overflow | |
| | 13 | VDAC Transfer Ready | |
| | 12 | SARADC Transfer Done | |
| | 11 | SARADC FIFO Underflow | |
| | 10 | SARADC FIFO Overflow | |
| | 9 | SARADC Read Ready | |
| | 8 | SARADC Data Compare | |
| | 7 | reserved | |
| | 6 | reserved | |
| | 5 | UART2 RX DATA REQ | |
| | 4 | UART2 TX DATA REQ | |
| | 3 | UART2 ERROR | |
| | 2 | irq_lpgpt | |
| | 1 | irq_lpdma | |
| | 0 | overflow | |
| AIC | 15 | irq_vdd_low_org | 2 |
| | 14 | irq_vddlow_neg | |
| | 13 | irq_vddlow_pos | |
| | 12 | irq_lvd15 | |
| | 11 | irq_lvd_top | |
| | 10 | irq_cp1 | |
| | 9 | irq_cp0 | |
| | 8 | wave_calendar | |
| | 7 | irq_calendar | |

| | | | |
|--|---|--------------------|--|
| | 6 | irq_aon_wdg | |
| | 5 | LPUART RX DATA REQ | |
| | 4 | LPUART TX DATA REQ | |
| | 3 | LPUART ERROR | |
| | 2 | irq_aon_gpio | |
| | 1 | irq_top_gpio | |
| | 0 | overflow | |

表 3

5.4 工作模式

5.4.1 主要特性

- 支持的工作模式：Active、Idle、Tinywork[®]、Sleep、Hibernate、Shutdown
- 支持的低功耗模式从浅到深依次为：Idle、Tinywork[®]、Sleep、Hibernate、Shutdown
- 支持的深度睡眠模式从浅到深依次为：Sleep、Hibernate、Shutdown
- 深度睡眠模式下，可以工作的外设为：RTC、LPUART、IWDG、SRAM、所有的 IO

| 模块 | 工作模式 | | | | | |
|----------|--------|--------|-----------------------|--------|-----------|----------|
| | Active | Idle | Tinywork [®] | Sleep | Hibernate | Shutdown |
| CPU CORE | On | WFI | Off | Off | Off | Off |
| FLASH | On | On | Off | Off | Off | Off |
| SRAM | On | On | On | On | Off | Off |
| DMA | On/Off | On/Off | On/Off | Off | Off | Off |
| AON GPIO | On/Off | On/Off | On/Off | On/Off | On/Off | On/Off |
| GPIO | On/Off | On/Off | On/Off | On/Off | Off | Off |
| SPI | On/Off | On/Off | Off | Off | Off | Off |
| UART | On/Off | On/Off | Off | Off | Off | Off |
| LPUART | On/Off | On/Off | On/Off | On/Off | On/Off | On/Off |
| I2C | On/Off | On/Off | Off | Off | Off | Off |
| PWM | On/Off | On/Off | Off | Off | Off | Off |
| Timer | On/Off | On/Off | Off | Off | Off | Off |
| LPTimer | On/Off | On/Off | On/Off | Off | Off | Off |
| IWDG | On/Off | On/Off | On/Off | On/Off | Off | Off |
| WWDG | On/Off | On/Off | Off | Off | Off | Off |
| RTC | On/Off | On/Off | On/Off | On/Off | On/Off | Off |

| | | | | | | |
|--------------|--------|--------|--------|--------|-----|-----|
| ADC(SAR-ADC) | On/Off | On/Off | Off | Off | Off | Off |
| VDAC | On/Off | On/Off | Off | Off | Off | Off |
| IDAC | On/Off | On/Off | Off | Off | Off | Off |
| COMPARATOR | On/Off | On/Off | On/Off | On/Off | Off | Off |
| CRYPTO | On/Off | On/Off | Off | Off | Off | Off |
| Debug | On | On | Off | Off | Off | Off |
| OPA | On/Off | On/Off | On/Off | On/Off | Off | Off |
| TIA | On/Off | On/Off | On/Off | On/Off | Off | Off |
| RESET_PIN | On | On | On | On | On | On |

表 4

6. 外设子系统

6.1 通用异步收发器 (UART)

6.1.1 主要特性

- 集成 3 个通用异步收发器 UART
- 支持可编程正负逻辑输出
- 支持全双工数据通讯
- 内置可编程波特率发生器，可以提供不同的通信波特率，最低 1200bps，最高可达 13Mbps
- 可编程串行通信功能：5 到 8 位数据位，奇偶校验，停止位，硬件流控
- 发送和接收 FIFO 大小都是 8*32Byte，软件可关闭 FIFO 功能
- 支持 DMA 传输
- 深度睡眠模式下不工作

6.2 低功耗异步收发器 (LPUART)

6.2.1 主要特性

- 集成 1 个可以在低功耗模式下工作的异步收发器 LPUART，跟普通的异步收发器的功能基本一致，不同之处在于深度睡眠模式下，LPUART 能够正确接收数据并唤醒 MCU，从而节省了使用单独的外部 IO 唤醒 MCU
- 深度睡眠模式下，LPUART 工作时钟可以配置为内部低速 32K 时钟或者外部 32K 时钟
- 深度睡眠模式下最高支持 4800bps 的波特率
- 非睡眠模式下，LPUART 可以当成普通 UART 使用，但是最高速率建议不要超过 1Mbps
- 支持可编程正负逻辑输出
- 可编程串行通信功能：5 到 8 位数据位，奇偶校验，停止位，硬件流控
- 支持发送和接收 FIFO 最大深度都是 32Byte，从而减少触发 CPU 的中断，支持 FIFO 功能可软件开关
- 支持 DMA 传输

6.3 串行外设接口 (SPI)

6.3.1 主要特性

- 集成 2 个 SPI 接口
- 可编程通信速率，最高通信速率为 16Mbps
- 支持 SPI 主机/从机模式
- 支持标准四线全双工通信
- 支持多种模式：TI, Moto 和 Micro Wire
- 支持配置串行时钟极性和相位
- 支持 DMA 传输

- 主机模式下，数据宽度 2/4/8/16/32 位可配置
- FIFO 大小为 8 个 WORD

6.4 I2C 总线接口 (I2C)

6.4.1 主要特性

- 集成 2 个 I2C 接口
- 支持主机发送/接收，从机发送/接收四种工作模式
- 支持多主机，多从机模式，采用仲裁机制避免数据冲突并保护数据
- 支持标准(100Kbps)/快速(400Kbps)/高速(1Mbps)三种工作速率
- 支持 7 位或者 10 位寻址方式
- 支持 DMA 传输
- 支持发送和接收 FIFO 最大深度都是 16 Byte

6.5 通用 I/O 端口 (GPIO)

6.5.1 主要特性

- 支持多达 26 个 GPIO
- 其中 6 个 GPIO 支持最大 20mA ($\pm 0.5\text{mA}$) 的恒流驱动能力
- 其中 1 个能够对外部提供精高度的稳定的参考电压 (档位可调)
- 均可以配置成内部上下拉的输入，高阻输入，开漏输出，推挽输出
- 均可以配置成外部中断输入，支持边沿和电平触发
- 部分 I/O (6 个) 可以用作低功耗模式下的睡眠唤醒源
- 部分 I/O (6 个)，低功耗模式下，具有电平保持功能

6.6 基本定时器 (TIMER0~TIMER2)

6.6.1 主要特性

- 集成 1 个 32 位的定时器 TIMER0
- 集成 2 个 16 位的定时器 TIMER1 和 TIMER2
- 支持对外部脉冲进行计数功能
- 定时功能支持向上自动重载
- 支持输入捕获/输出比较功能
- 低功耗模式下不工作
- 每个定时器对外输出一个引脚，输入捕获和输出比较功能软件可以通过寄存器进行切换

6.7 低功耗定时器 (LPTIMER)

6.7.1 主要特性

- 1 个 16 位定时/计数器

- 低功耗模式下通过内部低速 RC 或者外部低速晶体振荡保持工作
- 产生的中断在低功耗模式下唤醒系统
- 应用场景：低功耗模式下的脉冲计数/超时唤醒
- 支持 Tinywork[®] 内部联动，如果用户配置为事件发生源，该模块就只会产生内部事件，而不会触发中断去唤醒 MCU

6.8 高级定时器（TIMER3~TIMER5）

6.8.1 主要特性

除了具有基本定时器的功能外，高级定时器主要是针对 PWM 功能进行了扩展：

- 支持 16-bit 向上/向下自动重载计数器模式
- 支持边沿对齐和中心点对齐两种计数模式
- 定时器工作时钟频率可编程配置
- 支持 PWM 独立/互补/多相输出，每个高级定时器输出有 2 个引脚，可以通过软件配置产生互补的 1 对 PWM 或者独立的 2 路 PWM 输出，多个定时器配合可以产生多相输出
- 支持同时设置 4 个比较点，输出 PWM 波形时可以周期性轮流与 4 个比较点进行匹配
- 支持死区控制功能
- 支持紧急刹车功能

6.9 看门狗（WATCHDOG）

6.9.1 独立看门狗(IWDG)

- 时钟源只能使用 32K 时钟，如果使用的时钟为内部 RC32K，本身会不准确，会因为漂移产生一定的误差，所以软件喂狗时一定要考虑一定的裕量
- 因为喂狗不及时导致超时可以通过软件配置产生 RESET 复位信号，重启系统，不会对 RTC 的计时产生影响
- 提供锁存控制寄存器：写 0x12345678 会将看门狗配置寄存器锁定，避免其他误修改；写非 0x12345678 会将看门狗配置寄存器解锁，用户可以修改相关配置寄存器
- 启动 IWDG，在溢出超时发生前软件可以根据需要将其关掉，例如，进入低功耗模式的时候用户可以选择将运行中的 IWDG 关闭，避免睡眠之后发生复位
- 支持 8 bit 预分频寄存器对 32K 时钟进行分频
- IWDG 计数器为 12 bit 数据宽度

6.9.2 窗口看门狗(WWDG)

- 软件使用 WWDG 的喂狗时间是一个时间窗口，适合在精确计时窗口起作用的应用程序
- WWDG 时钟源可编程配置，可以选择 16MHz, 32KHz 或者高速时钟的倍频输出
- WWDG 计数器为 7 bit 数据宽度

6.10 快速模数转换器 (SARADC)

6.10.1 主要特性

- 集成 1 个 14 位的 SARADC
- 支持最高 1 μ S 转换时间
- 支持差分信号、单端信号输入方式
- 支持多种可编程内置电压参考源：1.5V/2.5V/VDD
- 支持外接参考电压源，使用外接参考电压源的时候，VREFN 端接地，VREFP 端电压输入应该小于 VDD
- 差分信号输入电压范围：-0.8V~+0.8V/增益倍数@PGA 打开，VDD \geq 2.5V；0~Vref@PGA 关闭，VDD \geq 2.5V
- 支持 2 级最高 1024 倍可编程增益放大器
- 支持 13 路转换通道，其中 8 个外部引脚通道，1 个内置温度传感器通道，1 个内置芯片电压检测通道，2 个 OPA 运放输出通道，1 个 TIA 输出通道
- 差分信号输入时，8 个外部引脚通道可以随意组合，只要 P 端和 N 端的引脚通道不重复即可，最大同时支持 4 组差分信号输入
- 支持 DMA 工作模式
- 支持电池电压检测
- 支持内部温度传感器
- ADC 转换完成后，ADC 转换结果可以与用户设定的阈值进行比较，支持上阈值/下阈值/区间值比较，根据比较结果，触发 ADC 中断
- 支持 Tinywork 内部联动，如果用户配置为事件发生源，该模块就只会产生内部事件，而不会触发中断去唤醒 MCU
- 支持单通道、多通道扫描模式
- 支持单次、连续模式

6.11 电压型数模转换器 (VDAC)

- 集成 1 个 12 bit 分辨率的 VDAC
- 最大采样率为 1Ksps，VDAC 输出 Buffer 需要接 1 μ F 电容
- 转换精度 \pm 5mV
- 支持 2 通道输出

6.12 电流型数模转换器 (IDAC)

- 集成 2 个 6 bit 分辨率的 IDAC
- 可编程输出电流范围：1 μ A~1008 μ A
- 支持 3 种更新模式：配置寄存器/定时器溢出/外部引脚触发
- 支持 4 通道输出，每个 IDAC 可以在 2 路输出引脚之间进行切换
- 支持 2 个 IDAC 同时工作

6.13 模拟比较器（COMPARETOR）

6.13.1 主要特性

- 集成 2 个独立的通用模拟比较器
- 可编程正负端输入信号类型：
 - (1) 8 路外部 I/O 端口输入
 - (2) 内部 VDAC 的输出（正负端互斥）
 - (3) TIA 运放的输出
 - (4) 内部芯片供电电压
 - (5) 内部低精度温度传感器的输出
- 2 个独立的模拟比较器共享 8 路外部 I/O 端口输入
- 可编程滤波时间，增加芯片的抗干扰能力，范围从几个 μs 到几十个 ms
- 支持低功耗模式下工作，模拟比较器的中断输出可以配置为睡眠唤醒源
- 每个比较器可以单独使用，也可以成组使用时，设置为窗口比较模式
- 支持通过软件配置将比较器在低功耗模式和高性能模式之间切换

6.14 跨阻放大器（TIA）

6.14.1 主要特性

- 集成 1 个跨阻放大器 TIA，可实现电流到电压信号的转换
- 输入偏置电流最大值为 50pA
- 输入失调电压最大值为 3mV
- 支持的增益带宽为 10MHz
- 开环电压增益 92dB
- 可编程输出配置到外部 I/O 口，比较器输入，OPA 级联

6.15 运算放大器（OPA）

6.15.1 主要特性

- 集成 2 路独立运放，可以单独使用，也可以使用外部电阻进行级联使用
- 轨到轨输入/输出
- 输入失调电压最大值为 3mV
- 增益带宽 1MHz
- 支持独立运放、跟随、同相放大，反向放大等工作模式
- 运放的输入可编程配置为 VDAC 输出，IDAC 输出，内部电阻网络分压
- 可编程输出配置到外部 I/O 口，ADC 内部输入，OPA 级联

6.16 低电压监测 (LVD)

- 支持 1 路 LVD 检测，4 路监测源可编程选择：VDD, LVDIN0, LVDIN1, LVDIN2
- 支持 8 阶阈值电压，1.7V~3.1V 可选
- 支持高电平/上升沿/下降沿触发中断
- 支持 2 种触发结果可编程配置，软件处理中断或直接触发复位
- 支持滤波配置，防止误触发，滤波时间可以多阶配置

6.17 掉电复位 (PDR)

- 支持上电/掉电复位 (POR/PDR) 功能

6.18 安全加密模块 (CRYPTO)

- 支持 AES128 (CBC/ECB 模式) 硬件加解密引擎
- 支持 SHA256

6.19 实时时钟 (RTC)

6.19.1 主要特性

- RTC 具有独立的电压域供电，在 Hibernate 模式下，可以根据需求保持继续运行
- 提供秒、分、时、日、星期、月、年等时间信息，闰年自动调整，时间信息在寄存器中为 BCD 格式
- 所有 RTC 相关寄存器只有上电和掉电时才复位为默认值。MCU 系统的任何其它复位均不影响 RTC 寄存器内容
- 时标或定时超时中断
 - 提供 2ⁿHz 时标中断 (50% 占空比方波)，n=0~14 (1~16384Hz)
 - 提供定时中断，可选秒、分、小时、日、月中断
 - 时标或中断可以唤醒 MCU 休眠
- 改写 RTC 寄存器时提供软件操作的安全保护机制
- 提供灵活的温度补偿机制，补偿后全温度范围计时误差最小可达 ±5ppm
- RTC 模块常温低功耗运行，电流 < 1uA

6.20 调试接口 (Debug)

- 支持内嵌 ARM 的两线串行调试接口 SWD
- 开发人员可使用 JLINK 调试器或者 CMSIS-DAP 工具调试开发
- SWD 低功耗模式下不能工作，只能在 Active/Idle 模式下进行调试开发

6.21 直接内存访问 (DMA)

6.21.1 主要特性

- 支持 8 个独立 DMA 通道
- 支持内存与内存，以及内存与外设之间的数据传输

- 支持的外设：LPUART、UART、I2C、SPI、SARADC、CRYPTO、VDAC

6.22 硬件除法器 (DIVIDER)

- 32 位数和被除数，输出 32 位的商和余数
- 写除数自动触发执行除法运算
- 有符号整数运算都支持

6.23 芯片唯一身份标志 (UUID)

- 提供 96 位 UUID

7. 典型应用




图 6

8. 电气特性

8.1 测试条件

- 除非特殊说明，所有的电压都以 VSS 为基准
- 除非特殊说明，所有典型值都是基于室温 25°C 和电压 VDD=3.3V 的条件下给出的

8.2 绝对最大额定值

| 符号 | 描述 | 最小值 | 最大值 | 单位 |
|------------------------------|-----------------------|------|-----|----|
| VDD - VSS | 芯片主供电电压和地之间的电压 | -0.3 | 5.5 | V |
| VBAT | 芯片备电电压和地之间的电压 | -0.3 | 5.5 | V |
| V _{io} | I/O 管脚容忍的输入电压 | -0.3 | 5.5 | V |
| I _{vdd} | 流入 VDD 电源线的总电流 | | 300 | mA |
| I _{vss} | 流出 VSS 电源线的总电流 | | 300 | mA |
| I _{io-sink} | 任意一个 I/O 和控制引脚上的输入总电流 | | 20 | mA |
| I _{io-source} | 任意一个 I/O 和控制引脚上的输出总电流 | | -20 | mA |
| I _{total-io-sink} | 流入所有 I/O 管脚的总电流 | | N/A | mA |
| I _{total-io-source} | 流出所有 I/O 管脚的总电流 | | N/A | mA |
| TSTG | 储存温度范围 | -60 | 150 | °C |

表 5

8.3 工作条件

| 符号 | 描述 | 最小值 | 最大值 | 单位 |
|----------------------|-----------------|-----|-----|-----|
| VDD | 芯片主供电电压 | 2.0 | 5.5 | V |
| VBAT | 芯片备电电压 | 1.8 | 5.5 | V |
| TA | 芯片环境温度 | -40 | 85 | °C |
| F _{AHB-CLK} | 芯片内部 AHB 总线时钟频率 | 0 | 32 | MHz |
| F _{APB-CLK} | 芯片内部 APB 总线时钟频率 | 0 | 32 | MHz |

表 6

8.4 上电和掉电时的工作条件

| 符号 | 描述 | 最小值 | 最大值 | 单位 |
|----|----|-----|-----|----|
|----|----|-----|-----|----|



| | | | | |
|----------------|------------|----|---|-----------|
| $T_{vdd-rise}$ | VDD 上升时间速率 | 0 | - | $\mu s/V$ |
| $T_{vdd-fall}$ | VDD 下降时间速率 | 20 | - | $\mu s/V$ |

表 7

8.5 低功耗模式唤醒时间

| 符号 | 描述 | 最小值 | 典型值 | 最大值 | 单位 |
|----------------------|--------------------|-----|-----|-----|---------|
| $T_{wake-idle}$ | Idle 模式下的唤醒时间 | - | 15 | | cycle |
| $T_{wake-sleep}$ | Sleep 模式下的唤醒时间 | - | 6 | 9 | μs |
| $T_{wake-hibernate}$ | Hibernate 模式下的唤醒时间 | - | 150 | 200 | μs |
| $T_{wake-shutdown}$ | Shutdown 模式下的唤醒时间 | - | 150 | 200 | μs |

表 8

8.6 功耗特性

- Active 模式 32MHz@3V 120uA/MHz
- Idle 模式 32MHz@3V 90uA/MHz
- Sleep 模式 32MHz@3V 最小电流 3uA，最大电流 2mA
- Hibernate 模式 32MHz@3V 静态电流 1uA
- Shutdown 模式 32MHz@3V 静态电流 700nA

8.7 PGA 特性

| 符号 | 描述 | 最小值 | 典型值 | 最大值 | 单位 |
|-----------|-------------------------|-------------|---------|--------------------------|-----------------|
| V_{CC} | 供电电压 | 2.5 | - | 5 | V |
| 工作温度 | 工作温度 | -45 | 25 | 85 | °C |
| 输入信号 | 共模输入电压 | GND+0.3 | | VLDO ⁽¹⁾ -1.3 | V |
| | 差模输入电压 | -0.8V/ Gain | | +0.8V/ Gain | V |
| 第 1 级增益等级 | 1,2,4,8,16,32 | | | | |
| 第 2 级增益等级 | Bypass,1,2,4,8,16,32 | | | | |
| 输入相关噪声谱 | @50Hz, @32x8 gain | | 15 | | nV/ \sqrt{Hz} |
| 输入相关积分噪声 | 1~10kHz, 增益: PGA-OFF | | 2.709 | | μV |
| | 1~10kHz, 增益: X1_bypass | | 2.952 | | μV |
| | 1~10kHz, 增益: X2_bypass | | 2.1675 | | μV |
| | 1~10kHz, 增益: X4_bypass | | 1.745 | | μV |
| | 1~10kHz, 增益: X8_bypass | | 1.5225 | | μV |
| | 1~10kHz, 增益: X16_bypass | | 1.34438 | | μV |
| | 1~10kHz, 增益: X32_bypass | | 1.27969 | | μV |
| | 1~10kHz, 增益: X32_X1 | | 1.36344 | | μV |

| | | | | | |
|------------|----------------------|--|----------|--|-------------------------|
| | 1~10kHz, 增益: X32_X2 | | 1.32031 | | μV |
| | 1~10kHz, 增益: X32_X4 | | 1.29922 | | μV |
| | 1~10kHz, 增益: X32_X8 | | 1.28789 | | μV |
| | 1~10kHz, 增益: X32_X16 | | 1.28047 | | μV |
| | 1~10kHz, 增益: X32_X32 | | 1.2832 | | μV |
| THD | 总谐波失真 | | -60 | | dBc |
| Bandwidth | 带宽 | | 50 | | kHz |
| Gain drift | 全温范围内增益误差漂移 | | ± 10 | | ppm/ $^{\circ}\text{C}$ |
| Gain Error | 增益误差 | | 1 | | % |

表 9

(1) 说明: VLDO 为内部 LDO 供电, 输出在 3V 左右

8.8 SARADC 特性

| 符号 | 描述 | 最小值 | 典型值 | 最大值 | 单位 |
|---------------------------|---|-------------------------------|---------|-------------------------------------|------------|
| VDD | ADC 正常工作时 VDD 的电压范围 | 2.5 | - | 5.5 | V |
| $f_{\text{SAR-ADC}}$ | ADC 时钟频率 | - | | 25 | MHz |
| $T_{\text{sample-time}}$ | ADC 采样时间 | 4 | | 256 | cycles |
| $T_{\text{convert-time}}$ | ADC 转换时间 | 22 | | 277 | cycles |
| $V_{\text{range-input}}$ | ADC 输入电压范围, Single-ended mode | 0 | - | $+V_{\text{ref}}/\text{Gain}^{(1)}$ | V |
| | ADC 输入电压范围, Differential mode | $-V_{\text{ref}}/\text{Gain}$ | | $+V_{\text{ref}}/\text{Gain}^{(1)}$ | V |
| V_{REFIN1} | 内部参考电压 | | 1.5 | | V |
| V_{REFIN2} | 内部参考电压 | | 2.5 | | V |
| $C_{\text{input-adc}}$ | ADC 输入电容 | | 3.5 | | pF |
| $R_{\text{ext-input}}$ | 外部输入阻抗 | | 5 | | K Ω |
| Resolution | ADC 分辨率 | | 14 | | Bit |
| ENOB | ADC 有效位数 | | 11.7 | | Bit |
| INL | ADC INL@14bit 分辨率, $f_{\text{ADC}}=16\text{MHz}$, $R_{\text{ext-input}}<10\text{k}\Omega$, $V_{\text{DDA}}\geq 2.7\text{V}$ | -4 | ± 2 | +4 | LSB |
| DNL | ADC DNL@14bit 分辨率, $f_{\text{ADC}}=16\text{MHz}$, $R_{\text{ext-input}}<10\text{k}\Omega$, $V_{\text{DDA}}\geq 2.7\text{V}$ | -4 | ± 2 | +4 | LSB |

表 10

(1) 说明: Gain 为 PGA 的增益

8.9 TIA 特性

| 符号 | 描述 | 最小值 | 典型值 | 最大值 | 单位 |
|---------------|---|-----|-----|--------------|----------------|
| V_{CC} | 供电电压 | 2.5 | 3.3 | 5.5 | V |
| V_{OS} | 输入失调电压 | | 3 | | mV |
| I_B | 输入偏置电流 | | 20 | 50 | pA |
| V_{CM} | 输入共模电压范围 | 0.2 | | $V_{DD}-1.3$ | V |
| I_{IDD} | 低功耗模式下静态电流 | | 1 | | μA |
| t_{ST} | 建立时间, Gain=10, 负载 10pF, 输出 1V 阶跃, 建立误差小于 0.1% | | 2 | | μs |
| GBW | 增益带宽: $C_F=10pF$ | | 10 | | MHz |
| AOL | 开环电压增益 | | 92 | | dB |
| C_{in} | 共模输入电容 | | 5 | | pF |
| PSRR | 电源抑制比 | | 75 | | dB |
| CMRR | 共模抑制比 | | 60 | | dB |
| E_{NI} | 输入噪声电压谱密度 $f=1kHz$ | | 60 | | nv/\sqrt{Hz} |
| $R_{voltage}$ | 压摆率 $CL=15pF$ | | 2 | | V/ μs |
| THD | 总谐波失真 Gain=10, $f=1kHz$, 输出 1V | | -60 | | dB |

表 11

8.10 OPA 特性

| 符号 | 描述 | 最小值 | 典型值 | 最大值 | 单位 |
|----------------|------------------|-----|---|--------------|------------------|
| V_{CC} | 供电电压 | 2.5 | 3.3 | 5.5 | V |
| V_{OS} | 输入失调电压 | | 3 | | mV |
| α_{VIO} | 输入偏置电压温漂 | | ± 1 | | $\mu V/^\circ C$ |
| I_B | 输入偏置电流 | | 10 | | nA |
| V_{CM} | 输入共模电压范围 | 0.2 | | $V_{DD}-0.2$ | V |
| I_{IDD} | 低功耗模式下静态电流 | | 1.5 | | μA |
| GBW | 增益带宽: $C_F=10pF$ | | 1 | | MHz |
| GAIN | 正向放大 | | x1.21 x1.45 x1.94 x2.9 x4.85 x8.72 x16.5 x32 | | 倍 |
| | 反向放大 | | x0.25 x0.5 x1 x2 | | 倍 |



| | | | | | |
|-----------------|--------|--|------------------------|--|----|
| | | | x4 x8 x16 x32 | | |
| AOL | 开环电压增益 | | 92 | | dB |
| C _{in} | 共模输入电容 | | 5 | | pF |
| PSRR | 电源抑制比 | | 60 | | dB |

表 12

8.11 COMPARATOR 特性

| 符号 | 描述 | 最小值 | 典型值 | 最大值 | 单位 |
|------------------|--------|------|-----|-----|----|
| V _R | 供电电压 | 2.5 | 3.3 | 5.5 | V |
| V _{IN} | 输入电压 | -0.3 | | VDD | V |
| R _{IN} | 输入电阻 | | 100 | | MΩ |
| I _B | 输入偏置电流 | | 5 | | nA |
| V _{IO} | 输入偏置电压 | | 5 | | mV |
| V _{HYS} | 滞回电压 | | 5 | | mV |
| t _{PD} | 传输延时 | 16 | | 38 | μs |

表 13

8.12 VDAC 特性

| 符号 | 描述 | 最小值 | 典型值 | 最大值 | 单位 |
|--------------------|----------|-----|-----|---------|------|
| V _{IN} | 供电电压 | 2.5 | 3.3 | 4.3 | V |
| V _{OUT} | 输出电压 | 0.2 | | VDD-0.2 | V |
| V _{REF} | 内部参考电压 | | 1 | | V |
| R _{load} | 外部最小阻性负载 | 5 | | | KΩ |
| C _{load} | 外部最小容性负载 | | 1 | | μF |
| f _{DAC} | 最大转换速率 | | | 1 | ksps |
| t _{START} | 启动时间 | | 1 | | mS |
| E _{OFF} | 偏置误差 | ±1 | ±5 | ±10 | mV |
| E _{GAIN} | 增益误差 | ±2 | ±3 | ±6 | mV |
| ENOB | 有效位 | | 10 | | Bit |

表 14

8.13 IDAC 特性

| 符号 | 描述 | 最小值 | 典型值 | 最大值 | 单位 |
|--------------------|--------------------|-----|-----|---------|----|
| V _{IN} | 供电电压 | 2.5 | 3.3 | 5.5 | V |
| V _{OUT} | 输出电压 | VSS | | VDD-0.4 | V |
| Accuracy | 输出精度 0μA ~ 64μA | | ±1 | | μA |
| | 输出精度 65μA ~ 1024μA | -5 | ±1 | 5 | % |
| R _{match} | 不同 IDAC 电流匹配度 | | 0.5 | 2 | % |



| | | | | | |
|-------------------------|---------------|--|----|----|--------|
| T_{drift} | 温漂 | | 50 | | ppm/°C |
| $T_{\text{driftmatch}}$ | 不同 IDAC 温漂匹配度 | | 10 | 40 | ppm/°C |

表 15

8.14 ESD 特性

| 符号 | 参数 | 条件 | 最小值 | 典型值 | 最大值 | 单位 |
|----------------------|---------------------------------|----|-----|-----|-----|----|
| ESD_{HBM} | ESD@Human Body Mode | | | 4 | | KV |
| ESD_{CDM} | ESD@Charge Device Mode | | | 500 | | V |
| I_{latchup} | Positive I-Test/Negative I-Test | | | 200 | | mA |

表 16

9. 封装信息

9.1 QFN32





图 7

9.2 TSSOP24



COMMON DIMENSIONS
(UNITS OF MEASURE=MILLIMETER)

| SYMBOL | MIN | NOM | MAX |
|--------|---------|------|------|
| A | — | — | 1.20 |
| A1 | 0.05 | — | 0.15 |
| A2 | 0.80 | 0.90 | 1.00 |
| A3 | 0.34 | 0.39 | 0.44 |
| b | 0.20 | — | 0.29 |
| b1 | 0.19 | 0.22 | 0.25 |
| c | 0.10 | — | 0.19 |
| c1 | 0.10 | 0.13 | 0.15 |
| D | 7.70 | 7.80 | 7.90 |
| E | 6.20 | 6.40 | 6.60 |
| E1 | 4.30 | 4.40 | 4.50 |
| e | | 0.65 | |
| L | 0.45 | 0.60 | 0.75 |
| L1 | 1.00REF | | |
| L2 | 0.25BSC | | |
| R | 0.09 | — | — |
| R1 | 0.09 | — | — |
| S | 0.20 | — | — |
| θ 1 | 0° | — | 8° |
| θ 2 | 12° | 14° | 16° |
| θ 3 | 12° | 14° | 16° |




图 8

10. 订购信息

| 型号 | 引脚数 | I/O 数 | 封装类型 | 环境工作温度 |
|-------------|-----|-------|---------|----------|
| TCAS24A-QFI | 32 | 26 | QFN32 | -40℃~85℃ |
| TCAS24A-TCI | 24 | 18 | TSSOP24 | -40℃~85℃ |

表 17

11. 版本

| 版本 | 日期 | 备注 |
|------|------------|--|
| V1.0 | 2021-06-22 | 初始版本 |
| V1.1 | 2021-08-22 | <ol style="list-style-type: none"> 1. 优化内存映射示意图 2. 增加 PA02 使用注意事项 3. 修正 VLDO 等模块电气特性 4. 优化中断向量表描述 |
| V1.2 | 2021-11-08 | <ol style="list-style-type: none"> 1、修正内存映射示意图 2、修改最高主频到 32MHz 3、增加 BOOT0 的使用注意事项 4、增加 PA02 补充说明 5、修改 SARADC 分辨率 14 位，修改 INL/DNL，增加 ENOB 指标 |
| | | |

12. 关于我们

上海泰矽微电子有限公司 2019 年成立于上海张江，是一家中国领先的高性能专用 SoC 芯片供应商。公司专注于物联网应用相关的各类芯片的研发，已获得多个知名投资机构的大力扶持与投资。公司聚集了一批顶尖的半导体专家，致力于发展成为平台型芯片企业。团队具有各类系统级复杂芯片的研发能力，所开发的芯片累计出货达数十亿颗。公司已在信号链、电源及射频等方向积累了大量的 SoC 芯片方案，可覆盖消费类，工控及汽车等应用领域。差异化的芯片产品在树立行业标杆的同时，也将为更多物联网企业赋能，更好服务于客户需求。

上海泰矽微电子有限公司

地址：上海浦东新区纳贤路 800 号 1 幢 A 座 602 室

南京市雨花台区软件大道 170-1 号天溯科技园 1 栋 508 室

网址：<http://www.tinychip.com.cn>

电话：021-58995288

技术支持窗口

电邮：support@tinychip.com.cn