Resumen de instrucciones MIPS 32

Jesus Rachadell

6 de junio de 2025

1. Introducción

Los computadores ejecutan operaciones mediante instrucciones, cuyo conjunto se denomina repertorio de instrucciones. MIPS es una arquitectura clásica basada en:

- Simplicidad: Cada instrucción realiza una sola operación.
- Rigidez: Sintaxis fija (3 operandos en operaciones básicas).
- Eficiencia: Diseño orientado a alto rendimiento y bajo consumo.

A diferencia de lenguajes de alto nivel, MIPS opera directamente sobre el hardware, reflejando el concepto de programa almacenado. Compararemos brevemente MIPS con ARM y x86, destacando su relevancia en sistemas embebidos y PCs.

2. Instrucciones

Nombre	Ejemplo	Concepto	
32 registros	\$s0-\$s7, \$t0-\$t9, \$zero,	Registros y "variables"	
	\$a0-\$a3, \$v0-\$v1, \$gp,		
	\$fp, \$sp, \$ra, \$at		
2 ³⁰ palabras de me-	Memory[0], Memory[4],	Las direcciones de palabras consecutivas se di-	
moria	, Memory[4294967292]	ferencian en 4. La memoria guarda las estruc-	
		turas de datos, las tablas y los registros des-	
		bordados (guardados).	

Cuadro 1: Descripción de registros y memoria en MIPS.

Cuadro 2: Resumen de instrucciones MIPS

Categoría	Instrucción	Ejemplo	Significado	Comentarios
	add	add \$s1,	\$s1 = \$s2 +	Tres operandos; datos en
Artimética		\$s2, \$s3	\$s3	registros
	subtract	sub \$s1,	\$s1 = \$s2 -	Tres operandos; datos en
		\$s2, \$s3	\$s3	registros
	add imme-	addi \$s1,	\$s1 = \$s2 +	Usado para sumar cons-
	diate	\$s2, 100	100	tantes
	load word	lw \$s1,	\$s1 =	Palabra de memoria a
		100(\$s2)	Memory[\$s2	registro
			+ 100]	
Transferencia de dato	store word	sw \$s1,	Memory[\$s2 +	Palabra de registro a me-
		100(\$s2)	100] = \$s1	moria
	load half	lh \$s1,	\$s1 =	Media palabra de memo-
		100(\$s2)	Memory[\$s2	ria a registro
			+ 100]	
	store half	sh \$s1,	Memory[\$s2 +	Media palabra de registro
		100(\$s2)	100] = \$s1	a memoria
	load byte	lb \$s1,	\$s1 =	Byte de memoria a regis-
		100(\$s2)	Memory[\$s2	tro
			+ 100]	
	store byte	sb \$s1,	Memory[\$s2 +	Byte de registro a memo-
		100(\$s2)	100] = \$s1	ria
	and	and \$s1,	\$s1 = \$s2 &	AND bit a bit
		\$s2, \$s3	\$s3	
	or	or \$s1,	\$s1 = \$s2	OR bit a bit
Lógica		\$s2, \$s3	\$s3	
	nor	nor \$s1,	\$s1 = ~(\$s2	NOR bit a bit
		\$s2, \$s3	\$s3)	
	and imme-	andi \$s1,	\$s1 = \$s2 &	AND con constante
	diate	\$s2, 100	100	
	or imme-	ori \$s1,	\$s1 = \$s2	OR con constante
	diate	\$s2, 100	100	
	shift left	sll \$s1,	\$s1 = \$s2 ≪	Desplazamiento izquierdo
	logical	\$s2, 10	10	
	shift right	srl \$s1,	\$s1 = \$s2 ≫	Desplazamiento derecho
	logical	\$s2, 10	10	
	branch on	beq \$s1,	if (\$s1 ==	Comprueba igualdad y
Salto condicional	equal	\$s2, L	\$s2) go to L	bifurca relativo al PC
	branch on	bne \$s1,	if (\$s1 !=	Comprueba si no igual y
	not equal	\$s2, L	\$s2) go to L	bifurca relativo al PC
	set on less	slt \$s1,	if (\$s2 <\$s3)	Compara si es menor que;
	than	\$s2, \$s3	\$s1 = 1; else	usado con beq, bne
			\$s1 = 0	
	set on less	slti \$s1,	if (\$s2 <100)	Compara si es menor que
	than imme-	\$s2, 100	\$s1 = 1; else	una constante
	diate		\$s1 = 0	
Salto	jump	j 25002	go to 10000	Salto a la dirección des- tino
incondicional	jump regis-	jr \$ra	go to \$ra	Para retorno de procedi-
	ter			miento
	jump and	jal 2500	\$ra = PC + 4;	Para llamada a procedi-
	link	3	go to 10000	miento
	I .	I .		l .