



Tema 2: PROBLEMAS

Jerarquía de Memoria

Arquitectura de Computadores
Grado en Ingeniería Informática

Tema 2: PROBLEMAS

Problema 1

Sea una caché de correspondencia directa con 16KB de datos y bloques de 4 palabras. La palabra es de 32 bits.

1.- ¿Cuántos bloques tendrá la caché?

2.- ¿Cuántos bits tendrá el Índice? 

3.- ¿Cuántos bits tendrá el campo etiqueta?

4.- ¿Cuál es el tamaño total de la caché? Aquí hay que tener presente tanto la capacidad destinada a datos como la destinada a etiquetas.

Tema 2: PROBLEMAS

Problema 2

Sea una caché de correspondencia directa con 64 bloques, donde el tamaño del bloque es de una palabra (palabra = 32 bits).

- 1.- ¿Qué capacidad tendrá cada bloque de la memoria caché?
- 2.- ¿Cuántos bits tendrá el índice?
- 3.- ¿Cuántos bits tendrá el campo etiqueta de la memoria caché?
- 4.- Se está enviando un bloque de memoria principal a memoria caché: ¿En qué posición de la memoria caché se debería emplazar el bloque si la dirección del primer byte en memoria principal es 1200_{10} ?
- 5.- La dirección 1200_{10} tiene 32 bits porque el bus de direcciones tiene 32 bits. Escribe esos 32 bits e identifica cada una de las partes de la dirección: etiqueta, índice, BLOCKoffset y BYTEoffset. ¿El valor que has obtenido en la parte que identifica el índice coincide con el obtenido en la cuestión 4?.
- 6.- Se está enviando un bloque de memoria principal a memoria caché: ¿En qué posición de la memoria caché se debería emplazar el bloque si la dirección de ese bloque en memoria principal es 9_{10} ?

Tema 2: PROBLEMAS

Problema 3

Sea una caché de correspondencia directa con 64 bloques, donde el tamaño del bloque es de cuatro palabras (palabra = 32 bits).

- 1.- ¿Qué capacidad tendrá cada bloque de la memoria caché?
- 2.- ¿Cuántos bits tendrá el Índice?
- 3.- ¿Cuántos bits tendrá el campo etiqueta de la memoria caché?
- 4.- Se está enviando un bloque de memoria principal a memoria caché: ¿En qué posición de la memoria caché se debería emplazar el bloque si la dirección del primer byte en memoria principal es 1200_{10} ?
- 5.- La dirección 1200_{10} tiene 32 bits porque el bus de direcciones tiene 32 bits. Escribe esos 32 bits e identifica cada una de las partes de la dirección: etiqueta, índice, BLOCKoffset y BYTEoffset. ¿El valor que has obtenido en la parte que identifica el índice coincide con el obtenido en la cuestión 4?
- 6.- Se está enviando un bloque de memoria principal a memoria caché: ¿En qué posición de la memoria caché se debería emplazar el bloque si la dirección de ese bloque en memoria principal es 9_{10} ?

Tema 2: PROBLEMAS

Problema 4

El procesador tiene que acceder a estas direcciones del sistema de memoria y en este orden:

22, 26, 22, 26, 16, 3, 16, 18

Sea una caché de correspondencia directa con 8 bloques de un byte. La caché **inicialmente está vacía**.


Indique, para cada una de estas direcciones, la dirección en binario sabiendo que son direcciones de 5 bits, la etiqueta y el índice. Indique también si en el acceso se produce un fallo o un acierto. Cuando se produzca un fallo hay que especificar el motivo.

Dirección decimal	Dirección binaria	Etiqueta	Índice	F/A
22				
26				
22				
26				
16				
3				
16				
18				

Tema 2: PROBLEMAS

Problema 5

El procesador Intel Core i7 tiene 4 núcleos Nehalem. En este problema vamos a analizar la caché L1 de instrucciones del procesador Nehalem. Los datos que necesitamos para realizar el problema son:

- Capacidad = 32 KB
- Tamaño del bloque = 64 bytes
- Tipo de caché: asociativa por conjuntos de 4 vías 
- Tamaño de palabra = 64 bits
- Direccionamiento a nivel de byte

- 1.- ¿Cuántos índices tendrá la caché?
- 2.- ¿Cuántos bits de la dirección se destinan al índice?
- 3.- ¿Cuántos bits de la dirección se destinan a la etiqueta?

Tema 2: PROBLEMAS

Problema 6

Sea la caché L3 del procesador AMD Operaton: 2MB de capacidad de datos, asociativa por conjuntos de 32 vías, bloques de 64 bytes. Palabra de 64 bits.

- 1.- ¿Cuántos bits tendrá el índice?
- 2.- ¿Cuántos bits tendrá el campo etiqueta de la memoria caché?
- 3.- Se está enviando un bloque de memoria principal a memoria caché: ¿En qué posición de la memoria caché se debería emplazar el bloque si la dirección del primer byte en memoria principal es 2048_{10} ?
- 4.- Verifica si el índice obtenido en la cuestión 3 se corresponde con el índice extraído de la dirección 2048_{10} .
- 5.- ¿Cuál es el tamaño total de la caché?

Todas las respuestas deben estar justificadas.

Tema 2: PROBLEMAS

Tiempo de acierto.- Tiempo necesario para acceder a un determinado nivel de la jerarquía de memoria. Cuando en teoría analizábamos el tiempo de acceso a caché estábamos refiriéndonos al tiempo de acierto de caché.

Penalización por fallo.- Cuando en un nivel de la jerarquía de memoria se produce un fallo, la penalización por fallo es el tiempo necesario para ir a buscar el bloque al siguiente nivel de la jerarquía, transmitirlo y guardarlo en el nivel que experimentó el fallo.


Tiempo medio de acceso a memoria = tiempo de acierto + frecuencia de fallos * penalización por fallo

Problema 7

El tiempo de acceso de la memoria caché a la memoria principal es 70ns.

1.- Suponiendo que el tiempo de acierto de la caché determina la duración del ciclo de reloj. ¿Cuáles son las frecuencias de reloj de cada CPU?

2.- ¿Cuál es el tiempo medio de acceso a memoria en cada CPU? Expresarlo en nanosegundos y ciclos.



	Tamaño caché	Frecuencia de fallos caché	Tiempo de acierto caché
CPU1	1KB	11,4%	0,62ns
CPU2	2KB	8,0%	0,66ns
CPU3	8KB	4,3%	0,96ns
CPU4	16KB	3,4%	1,08ns

Tema 2: PROBLEMAS

Problema 8

Sea una memoria caché asociativa por conjuntos con las siguientes características:

- Capacidad = 512 KB
- Tamaño del bloque = 64 bytes
- Tipo de caché: asociativa por conjuntos de 16 vías
- Tamaño de palabra = 64 bits
- Direccionamiento a nivel de byte

1.- ¿Cuántos bits de la dirección se destinan al índice?

2.- ¿Cuántos bits de la dirección se destinan a la etiqueta?

3.- Se está enviando un bloque de información de memoria principal a memoria caché, ¿en qué posición de la memoria caché se debería emplazar el bloque si la dirección de su primer byte en memoria principal es 1024_{10} ?

4.- Verifica si el índice obtenido en la cuestión anterior coincide con el extraído de la dirección 1024_{10}

5.- Se está enviando un bloque de información de memoria principal a memoria caché, ¿en qué posición de la memoria caché se debería emplazar el bloque si la dirección de ese bloque en memoria principal es 10_{10} ?