


- Simular consiste en aplicar estímulos a las entradas del diseño y observar los valores de sus salidas, respuestas.
- Herramientas de simulación: herramienta que compila o conecta estímulos al diseño (<u>Unit Under Device</u>) y tras su ejecución muestra los valores de salida en tres formatos:
 - Lista de datos
 - > Forma de onda
 - > Fichero de texto
- Simuladores:
 - > De terceras compañías: ModelSim de Mentor Graphics
 - ➤ Libres y gratuitos (GHDL)
 - > De los fabricantes de FPGA: Xilinx ISim



- Hay tres tipos de simulación
 - ightharpoonup: se realiza en la fase de codificación. No incluye información de tiempo.
 - Funcional: se realiza tras las síntesis a partir de la netlist generada por ésta. Incluye información de tiempo pero estimada.
 - ➤ A nivel de puertas: se realiza tras la implementación. Información de tiempo real. Simulación más realista






- Métodos para la creación de estímulos
 - > Descripción del banco de pruebas (testbench) en HDL
 - → Válido para cualquier herramienta de simulación.
 - → Se puede usar un VHDL más amplio que el de Síntesis
 - Mediante interfaz gráfico (GUI)
 - → Válido para un simulador concreto
 - → Asistente
 - → Línea de comandos




EJEMPLO. Generar estímulos mediante VHDL

- 1. Abrir el Proyecto03. Multiplexor de 2 entradas.
- 2. Añadir un nuevo fichero del tipo VHDL Test Bench. Dar el mismo nombre que a la entidad añadiéndole el sufijo _tb: "Mux2_tb".
- 3. De vuelta en la ventana principal de ISE, seleccionar el nuevo fichero y cambiar la vista de *Implementation* a *Simulation*





TOP LEVEL





Diseño del Testbench en VHDL: librerías, entidad y declaración del componente UUT

```
LIBRARY ieee:
USE ieee.std logic 1164.ALL;
-- Uncomment the following library declaration if using
-- arithmetic functions with Signed or Unsigned values
--USE ieee.numeric std.ALL;
                                     La entidad carece de
ENTITY Mux2 tb IS____
                                   entradas/salidas hacia el
END Mux2 tb ;
                                          exterior
ARCHITECTURE behavior OF Mux2 tb IS
-- Component Declaration for the Unit Under Test (UUT)
COMPONENT M11×2.
       PORT ( A : IN std logic;
              B : IN std logic;
              Sel: IN std logic;
              Y : OUT std logic);
END COMPONENT;
                        La UUT se instancia como un
                         componente. (Estructural)
```



<u>Diseño del Testbench en VHDL:</u> Declaración de señales internas

```
--Inputs
   signal A : std logic := '0';
   signal B : std logic := '0';
                                              Se declaran las señales que
   signal sel : std logic := '0';
                                               conectarán el TESTBENCH
--Outputs
                                                 con la UUT. Se asignan
signal Y : std logic;
                                             valores por defecto para esas
                                                        señales.
-- No clocks detected in port list. Replace <clock> below with
-- appropriate port name
constant <clock> period : time := 10 ns;
                                                   Eliminar esta línea para
BEGIN
                                                     este ejemplo. No hay
-- Instantiate the Unit Under Test (UUT)
                                                        señal de reloj.
uut: Mux2 PORT MAP (
        A \Rightarrow A
        B \Rightarrow B
        Sel => Sel,
        Y \Rightarrow Y;
```

Diseño del Testbench en VHDL: Definición de procesos (estímulos)

```
-- Clock process definitions
<clock> process :process
   begin <clock> <= '0';</pre>
                                              Eliminar estas líneas
   wait for <clock> period/2;
                                              para este ejemplo: no
   <clock> <= '1';</pre>
                                                    hay reloj
   wait for <clock> period/2;
end process;
-- Stimulus process
                                              Eliminar estas líneas
stim proc: process
                                              para este ejemplo: no
 begin
-- hold reset state for 100 ns.
                                                   hay reset
   wait for 100 ns;
   wait for <clock> period*10;
                                                 Añadir aquí los
-- insert stimulus here
                                              estímulos para A,B y
   wait: —
                                               Sel. (Ver siguiente)
end process;
END;
```


```
-- Stimulus process
    stim proc: process
    begin
       -- insert stimulus here
                 -- Combinación 1: 40ns de espera
                 -- antes de dar valor a "sel".
                                                               T0 = 0 \text{ ns}
                 A \leq '0';
                 B <='0';
Dura 100ns
                 wait for 40 ns
 en total
                 sel<='0'; --Selecciona la entrada A
                 wait for 60 ns; -- Mantiene este valor 60ns
                                                              T1 = 100 \text{ ns}
                 -- Combinación 2: 40ns de espera
                 -- antes de dar valor a "sel".
                 A <='0';
                 B <='1';
                 wait for 40 ns;
                 sel<='0'; --Selecciona la entrada A T2 = 200 ns
                 wait for 60 ns; -- Mantiene este valor 60ns
```




```
-- Combinación 7: 40ns de espera
                 -- antes de dar valor a "sel".
                                                             T7 = 600 \text{ ns}
                 A <='1';
                 B <='0';
Dura 100ns
                 wait for 40ns;
 en total
                 sel<='1'; --Selecciona la entrada B
                 wait for 60ns; --Mantiene este valor 60ns mas
                                                             T8 = 700 \text{ ns}
                 -- Combinación 8: 40ns de espera
                 -- antes de dar valor a "sel".
                 A <='1';
                 B <='1';
Dura 100ns
                 wait for 40ns;
  en total
                 sel<='1'; --Selecciona la entrada B
                 wait for 60ns; --Mantiene este valor 60ns mas
     wait; -- Espera, no se repite el proceso
                                                             T7 = 800 \text{ ns}
    end process;
END;
```



- Comprobar la sintaxis del módulo de testbench
- Simular










Ondas de salida (Waveform)






```
BEGIN
        -- Instantiate the Unit Under Test
(UUT)
   uut: mux2 dataflow2 PORT MAP (
           A \Rightarrow A
           B \Rightarrow B
           sel => sel,
           Y => Y
   -- Stimulus process
   A process : process
      begin
      A <= not A;
      wait for 25ns;
      end process;
    B process: process
      begin
      B <= not B;
      wait for 50ns;
      end process;
END;
```


Cada proceso se repite cada 25ns y cada 50ns





EJEMPLO. Generar estímulos usando el GUI


- Abrir el Proyecto02, puerta XNOR.
- Seleccionar la vista Simulation
- 3. Hacer doble click sobre el proceso "Simulate Behavioral Model"





- Seleccionar la entrada a la que se le quiere asignar valor, y mediante el menú contextual elegir la opción "Force Constant..."
- En la ventana que aparece se escribirá el valor en el formato elegido
- Si se desea es posible establecer un tiempo de inicio y fin para el valor asignado
- Asignar un valor binario '1' para "a" y '0' para "b".


No especificar tiempo.





Tras asignar valores a "a" y "b" pulsa sobre 🔀 1.00us 🔽

Se ejecutará la simulación por el tiempo especificado en la lista desplegable.




Repite la operación cambiando los valores de las entradas y volviendo a simular. Se añadirá a la onda 1us más de simulación

Usa Restart 👩 si en algún momento quieres borrar la forma de onda.




 Es posible asignar valores a las señales usando la opción existente para definir señales de tipo reloj. Asigna una señal periódica.

Tras seleccionar la señal escoger en el menú contextual la




De este modo se puede definir una onda periódica para cada señal.
 Modificando sus períodos o incluyendo un tiempo de retraso se consiguen distintos patrones de entrada.

Valor para "b"






 Posicionando el cursor en distintos puntos pueden recopilarse todas las combinaciones a testear





EJEMPLO. Generar estímulos usando el GUI (Comandos Tcl en la consola)



Asignar valores constantes:

ISim> isim force add a 0

ISim> isim force add b 1

Espacios

Crear ondas periódicas

isim force add a 1 -time 0 ns -value 0 -time 25 ns -repeat 50 ns

isim force add b 0 -time 0 ns -value 1 -time 50 ns -repeat 100 ns



- 1. Añade módulos de testbench en VHDL a los proyectos siguientes:
- Proyecto05 → Deco2to4
- Proyecto11 → Inc1_3bits
- Proyecto12 → ALU_4bits

El nombre para estos módulos se recomienda que sea el de la entidad más "_tb", por ejemplo Add_1bit_tb.

