

### **SIMD:**


Arquitectura escalar (SISD)	Arquitectura vectorial (SIMD)				
No tiene registros vectoriales (solo tiene registros escalares (o de propósito general))	Sí tiene registros vectoriales (también tiene registros escalares)				
No tienen instrucciones vectoriales <b>Ejemplo:</b> Y=a•X+Y // X e Y son vectores de 64 números en puto flotante	Sí tienen instrucciones vectoriales  Ejemplo: Y=a·X+Y // X e Y son  vectores de 64 números en puto flotante  doble precisión.  1.d \$f0,a(\$sp) :load scalar a 1v \$v1,0(\$s0) :load vector x mulvs.d \$v2,\$v1,\$f0 :vector-scalar multiply 1v \$v3,0(\$s1) :load vector y addv.d \$v4,\$v2,\$v3 :add y to product sv \$v4,0(\$s1) :store the result  Se ejecutan 6 instrucciones				
Se ejecutarían cerca de 600 instrucciones					
No hay paralelismo a nivel de datos	Sí hay paralelismo a nivel de datos - Extensiones SIMD (ALU particionada o subword) - Procesadores vectoriales (unidad funcional pipelined (lane))				



## SIMD VS VECTORIAL



# Estructura del procesador vectorial:



## **EXTENSIONES SIMD**

		NIO :4		P. Subword			
Año/computador	Ext. SIMD	Nº inst. añad.	Nº reg. Vect.	Nº	Bit	Bit	
		anau.		op	dato	reg.	
1996			8	8	8	64	
Pentium MMX	MMX	57	MM0 - MM7	4	16	64	
1 Chillin Mivix			IVIIVIO — IVIIVI /	2	32	64	
1999 Pentium III	SSE	70	8 XMM0 – XMM7	4	32	128	
2001 Pentium IV	SSE2		8	16	8	128	
		144	XMM0 –	8	16	128	
			XMM7	4	32	128	
			Alvilvi /	2	64	128	
2003	AMD64	Base	16 XMM0 –	4	32	128	
Opteron	AMDO	Dasc	XMM15	2	64	128	
2004			16	4	32	128	
Pentium IV Prescott	EM64T	Base	XMM0 -			(1) 128	
			XMM15	2	64	(2)	
2011 Sandy Bridge			16	8	64	256	
	AVX	128	YMM0 -			(1) 256	
			YMM15	4	64	(2)	

(1). VADDPS: Suma vectorial de simple precisión.

(2). VADDPD: Suma vectorial de doble precisión.

# PARALELISMO SUBWORD

128 b (double quad word)															
64 b (quad word)					64 b										
32 b (double word) 32 b					32 b			32 b							
16 b (word) 16 b		16	i b	116 b		16 b		16	b	16	i b	16	b		
8 b	8 b	8 b	8 b	8 b	8 b	8 b	8 b	8 b	8 b	8 b	8 b	8 b	8 b	8 b	8 b