



Tema 2: PARALELISMO DE DATOS Parte 1: Procesadores Vectoriales

Universidad de Cádiz

ÍNDICE

Extensiones SIMD

- Introducción
- Evolución
- Registros XMM, YMM y ZMM
- ¿Como funcionan?
- Ejemplos de código
- Operaciones no destructivas
- ¿Cómo se usan?

Para saber más

Intel

http://www.tommesani.com/index.php/simd/46-sse-arithmetic.html

http://web.stanford.edu/class/ee382/MISC/amd3dnow.pdf

https://software.intel.com/en-us/articles/introduction-to-intel-advanced-vector-extensions

https://software.intel.com/es-es/isa-extensions/intel-avx

http://www.codeproject.com/Articles/874396/Crunching-Numbers-with-AVX-and-AVX

Evolución

- *MMX (Extension Multimedia) 1997 Intel Pentium
- ❖3DNow! 1998 por AMD, en desusho
- ❖ SSE 1999, respuesta de Intel a 3DNow (Streaming SIMD Extension) Evoluciones: SSE2 (2002), SSE3(2005), SSE4 (2007)
- AVX (Advanced Vector Extensions) propuesto por Intel en 2008 implementado en 2011 Evoluciones:

AVX2(2013), **AVX512**(Propuesto 2013)

MMX

Orientado al uso de programas multimedia

Insertan en las CPU nuevas instrucciones MMX y renombran los registros FPU a MMx

"MMX es una extensión del conjunto de instrucciones existentes (IA32). Hay 57 nuevas instrucciones que los procesadores compatibles con MMX comprenden, y que necesitan nuevos programas para ser explotados."



Mayores Inconvenientes:

- FPU y MMX comparten registros así que hay que elegir entre usar uno u otro.
- Hay que programar 2 versiones para los que tienen MMX y para los que no.

MMX

Permite hasta 4 operaciones simultaneas descomponiendo los registros

Solo trabaja con números enteros

MMX

Ejemplo...¿Qué hace este programa? ¿Qué mejora?

```
char clr = {12,45,15,34,76,13,...23,65} //24 byte
 _asm {
   movq mm1, d // load constant in mm1
   mov cx, 3 // initialize loop counter
   mov esi, 0 // set index to 0
L1: movq mm0, clr[esi] // load 8 bytes of vector into mm0
   paddb mm0, mm1 // performed vector add op
   movq clr[esi], mm0 // store result
                   // update index
   add esi, 8
   loop L1
                   // Clear mmx register state
   emms
```

3DNow!

- Extensión multimedia creada por AMD.
- Usa los registros MMX de 64 bits
- Inserta 21 instrucciones que permiten cálculos en coma flotante de precisión simple
- Orientado al procesamiento de vectores y juegos 3D.
- La escasez de registros obliga a usar demasiado la memoria principal para pasos intermedios.
- ❖ La poca implementación frente al uso masivo de SSE hace que se declare obsoleta en 2010



SSE

- Añade registros independientes de MMX 8 registros de 128 bits (XMM0...XMM7)
- Añade registro de estado especifico (MXCSR)
- Añade soporte para operaciones de vectores en coma flotante (Single precision)
- ❖ Añade 70 instrucciones multimedia Algunas son instrucciones especificas para mejorar la cache L2-RAM
- Diseñadas para la ejecución de un flujo constante (como reproducción de video/audio)

Evolución SSE (SSE2, SSE3, SSE4)

- La ultima actualización de SSE es la 4
- En cada evolución se incorporan nuevas instrucciones permitiendo operar más rápidamente
- Entre otras se introducen instrucciones especificas de:

Video Encriptación

Reconocimiento de voz Procesado de fotos

Obliga a reescribir los programas para aprovechar la tecnología


Evolución SSE (SSE2, SSE3, SSE4)

- Incorporan instrucciones de operaciones en coma flotante de 64 bits (Double precision) (a partir de SSE2)
- Permite operaciones vectoriales de enteros dividiendo los registros de 128 en
 2 de 64 bits (quad word) 8 de 16 bits (words)
 4 de 32 bits (double word) 16 de 8 bits (single bytes)
- Incorporan la operaciones horizontales (a partir de SSE3)
- Incorpora H.264 video encoding (a partir de SSE3)
- Incorporan instrucciones de tratamiento de texto (a partir de SSE4.2)


Evolución SSE (SSE2, SSE3, SSE4)


Ejemplos de operaciones admitidas

32 bits enteros o single precision



64 bits enteros o double precision





AVX

- Implementado por Intel y AMD
- Introduce instrucciones de
- ❖ 256 bits.
- Mejora la gestión de multi-hilos y multi-nucleos.
- Los registros XMM se extienden a 256 bits y se llaman YMM.
- Introduce instrucciones no destructivas.
 (destino distinto de sus fuentes)
- Las instrucciones pasan de tener dos operandos a 3 o 4 operandos (a=a+b vs d=a+b+c).
- La optimización la realizan los compiladores en vez de los programadores (que también).






Ilustración de los tipos de datos soportados en AVX

Evolución AVX

AVX2


- Amplia el conjunto de instrucciones
- Hace que todas las instrucciones SSE se puedan ejecutar en AVX (256 bits)
- Implementa Gather pero no implementa Scatter

AVX512

- YMM de 256 pasa a ZMM de 512
- Añade el VL (Vector Length) y sus operaciones para tratar con él.
- Añade 7 registros de máscara e instrucciones para tratar con ellos.

	511	256	255	128	127	0
	ZMM0		YM	M0	XM	M0
	ZMM1		YM	M1	XM	M1
	ZMM2		YM	M2	XM	M2
	ZMM3		YM	М3	XM	M3
۰	ZMM4		YM	M4	XM	M4
	ZMM5		YM	M5	XM	M5
	ZMM6		YM	М6	XM	M6
	ZMM7		YM	Μ7	XM	M7
	ZMM8		YM	M8	XM	M8
	ZMM9		YM	М9	XM	М9
	ZMM10		YMI	V110	XMI	/110
	ZMM11		YMI	M11	XMI	VI11
	ZMM12		YMI	V112	XMI	V112
	ZMM13		YMI	M13	XMI	M13
	ZMM14		YMI	V114	XMI	V114
	ZMM15		YMI	M15	XMI	И15
	ZMM16		YMI	M16	XMI	M16
	ZMM17		YMI	M17	XMI	V117
	ZMM18		YMI	M18	XMI	M18
	ZMM19		YMI	M19	XMI	M19
	ZMM20		YMI	M20	XMI	И20
	ZMM21		YMI	M21	XMI	M21
	ZMM22		YMI	M22	XMI	M22
	ZMM23		YMI	M23	XMI	M23
	ZMM24		YMI	M24	XMI	M24
	ZMM25		YMI		XMI	M25
	ZMM26		YMI	M26	XMI	M26
	ZMM27		YMI	M27	XMI	M27
	ZMM28		YMI	M28	XMI	M28
	ZMM29		YMI	M29	XMI	M29
	ZMM30			M30	XMI	
	ZMM31		YMI	M31	XMI	M31

- La evolución extensiones SIMD va acompañada de una evolución de sus registros.
- La evolución va acompañada de compatibilidad
- ❖ 8 registros MMX de 64 bits que son los mismos que los usados por la FPU.
- 32 registros ZMM de 512bits
 - Los 256 bits menos significativos se les identifica como YMM
 - Los 128 bits menos significativos se les identifica como XMM



511	256	255	128	127	0
ZMM0		YM	IM0	XM	M0
ZMM1		YM	IM1	XM	M1
ZMM2		YM	IM2	XM	M2
ZMM3		YM	IM3	XM	М3
ZMM4		YM	IM4	XM	M4
ZMM5		YM	IM5	XM	M5
ZMM6		YM	IM6	XM	M6
ZMM7		YM	IM7	XM	M7
ZMM8		YM	IM8	XM	M8
ZMM9		YM	IM9	XM	M9
ZMM10		YMI	M10	XMI	M10
ZMM11		YM	M11	XM	M11
ZMM12		YMI	M12	XMI	V112
ZMM13		YMI	M13	XMI	M13
ZMM14		YMI	M14	XMI	M14
ZMM15		YMI	M15	XMI	M15
ZMM16		YMI	M16	XMI	M16
ZMM17		YMI	M17	XMI	M17
ZMM18		YMI	M18	XMI	M18
ZMM19		YMI	M19	XMI	M19
ZMM20		YMI	M20	XMI	M20
ZMM21		YMI	M21	XMI	M21
ZMM22		YMI	M22	XMI	M22
ZMM23		YMI	M23	XMI	M23
ZMM24		YMI	M24	XMI	M24
ZMM25		YMI	M25	XMI	M25
ZMM26		YMI	M26	XMI	M26
ZMM27		YMI	M27	XMI	M27
ZMM28		YMI	M28	XMI	M28
ZMM29		YMI	M29	XMI	M29
ZMM30		YMI	M30	XMI	M30
ZMM31		YMI	M31	XMI	M31

- Las instrucciones pueden usar los registros como si fuesen elementos escalares, o elementos vectoriales.
- También pueden usar los registros para tratar números enteros, o en coma flotante, incluso cadenas de caracteres.

SSE3 Registers

Different data types and associated instructions

Integer vectors:

■ 16-way byte

■ 8-way short

4-way int

	128 bit			LSB
$\Box\Box$				


Floating point vectors:


- 4-way single (float)
- 2-way double

Floating point scalars:


single


24- ■ double





YMM4 = YMM2 Op YMM1






Operación de doble precisión con cuatro elementos de un vector (Por ejemplo suma)

Operación de precisión simple con un vector de tres elementos (Por ejemplo Min)


Ejemplos de instrucciones


	ADDSS	suma dos valores escalares
SSE	ADDPS	Suma dos vectores
	MINPS	Compara dos vectores
	VADDPD	Suma 4 operandos de 64 bits
\X	VSUBPD	Resta 4 operandos de 64 bits
	VCMPxx	Compara 4 operandos para xx (EQ, LT, LE,GT)
ပ	_mm256_load_ps	Carga vector (precisión simple) de memoria (alineada)
ias	_mm256_hadd_epi16	Suma dos vectores de enteros
-ibrerias	_mm256_mullo_epi16	Multiplica enteros y guarda la parte menso significativa
	_mm256_mulhi_epu16	Multiplica enteros y guarda la parte más significativa

Ejemplo de instrucciones



Ejemplo de instrucciones





Ejemplo de uso en C/C++

```
#include <immintrin.h>
#include <stdio.h>
int main() {
    m256d veca = _mm256_setr_pd(6.0, 6.0, 6.0, 6.0);
    _{m256d} vecb = _{mm256} setr_{pd}(2.0, 2.0, 2.0, 2.0);
    m256d \text{ vecc} = mm256 \text{ setr} pd(7.0, 7.0, 7.0, 7.0);
 /* Alternately subtract and add the third vector
   from the product of the first and second vectors */
    m256d result = _mm256_fmaddsub_pd (veca, vecb, vecc);
 /* Display the elements of the result vector */
 double* res = (double*)&result;
 printf("%lf %lf %lf %lf\n", res[0], res[1], res[2], res[3]);
 return 0;
```

Ejemplo de uso en ASM

```
//SSE simd function for vectorized multiplication of 2 arrays with single-precision floating point numbers
//1st param pointer on source/destination array, 2nd param 2. source array, 3rd param number of floats per array
void mul asm(float* out, float* in, unsigned int leng)
     unsigned int count, rest;
     //compute if array is big enough for vector operation
     rest = (leng*4)%16;
     count = (leng*4)-rest;
    // vectorized part; 4 floats per loop iteration
     if (count>0){
      asm volatile (".intel syntax noprefix\n\t"
     "loop:
                           \ln t
     "movups xmm0,[ebx+ecx] ;loads 4 floats in first register (xmm0)\n\t"
     "movups xmm1,[eax+ecx] ;loads 4 floats in second register (xmm1)\n\t"
     "mulps xmm0,xmm1 ;multiplies both vector registers\n\t"
     "movups [eax+ecx],xmm0 ;write back the result to memory\n\t"
     "sub ecx,16 ;increase address pointer by 4 floats\n\t"
     "jnz loop
                         \n\t"
     ".att_syntax prefix \n\t"
       :: "a" (out), "b" (in), "c"(count), "d"(rest): "xmm0", "xmm1");
     }
     // scalar part; 1 float per loop iteration
     if (rest!=0)
       _asm __volatile__ (".intel_syntax noprefix\n\t"
      "add eax,ecx
                          \n\t"
                         \n\t"
     "add ebx,ecx
     "rest:
                          \n\t"
     "movss xmm0,[ebx+edx] ;load 1 float in first register (xmm0)\n\t"
     "movss xmm1,[eax+edx] ;load 1 float in second register (xmm1)\n\t"
     "mulss xmm0,xmm1 ;multiplies both scalar parts of registers\n\t"
     "movss [eax+edx],xmm0 ;write back the result\n\t"
     "sub edx,4
                \n\t"
     "inz rest
                    \n\t"
     ".att syntax prefix \n\t"
       :: "a" (out), "b" (in), "c"(count), "d"(rest): "xmm0", "xmm1");
     return;
```