

Timers del LPC4088

Diseño Basado en Microcontroladores

Víctor Manuel Sánchez Corbacho

Dpto. de Automática, Electrónica, Arquitectura y Redes de Computadores

2016

Contenido

- 1 Definición
- 2 Timers del LPC4088
- 3 Registros
- 4 Uso como temporizador
- 5 Acceso a los registros de los timers desde C


Timers

- Módulo **basado en un contador**.
- El registro contador **puede incrementarse por**:
 - Pulsos derivados del **reloj interno**.
 - **Pulsos externos** aplicados a través de pines específicos.
- Suelen contar además con **funciones de comparación y captura**:
 - **Comparación**: comparar el registro contador con un valor y realizar acciones cuando ambos coinciden.
 - **Captura**: almacenar el valor del registro contador cuando se aplica una señal externa.

Timers del LPC4088

- Cuatro timers: TIMER0, TIMER1, TIMER2, TIMER3.
- Los cuatro timers son casi idénticos.
- Contador de 32 bits con preescala de 32 bits.
- Cuatro registros de *match* en cada timer.
- Dos salidas de *match* en cada timer (4 en el TIMER2).
- Dos entradas de captura en cada timer.
- Los timers 2 y 3 están por defecto en modo de bajo consumo.
- Similares en todos los microcontroladores LPC.
- Aplicaciones
 - Generación de retardos de tiempo precisos.
 - Generación de interrupciones periódicas.
 - Conteo de eventos externos.
 - Demodulación de ancho de pulso.
 - Generación de secuencias de pulsos arbitrarias.

Diagrama de bloques




Registros de los timers (del manual)

Table 534. Register overview: Timer0/1/2/3 (register base addresses 0x4000 4000 (TIMER0), 0x4000 8000 (TIMER1), 0x4009 0000 (TIMER2), 0x4009 4000 (TIMER3))

Name	Access	Address offset	Description	Reset value ^[1]	Section
IR	R/W	0x000	Interrupt Register. The IR can be written to clear interrupts. The IR can be read to identify which of eight possible interrupt sources are pending.	0	Table 535
TCR	R/W	0x004	Timer Control Register. The TCR is used to control the Timer Counter functions. The Timer Counter can be disabled or reset through the TCR.	0	Table 536
TC	R/W	0x008	Timer Counter. The 32 bit TC is incremented every PR+1 cycles of PCLK. The TC is controlled through the TCR.	0	Table 537
PR	R/W	0x00C	Prescale Register. When the Prescale Counter (PC) is equal to this value, the next clock increments the TC and clears the PC.	0	Table 538
PC	R/W	0x010	Prescale Counter. The 32 bit PC is a counter which is incremented to the value stored in PR. When the value in PR is reached, the TC is incremented and the PC is cleared. The PC is observable and controllable through the bus interface.	0	Table 539
MCR	R/W	0x014	Match Control Register. The MCR is used to control if an interrupt is generated and if the TC is reset when a Match occurs.	0	Table 540
MR0	R/W	0x018	Match Register 0. MR0 can be enabled through the MCR to reset the TC, stop both the TC and PC, and/or generate an interrupt every time MR0 matches the TC.	0	Table 541
MR1	R/W	0x01C	Match Register 1. See MR0 description.	0	Table 541
MR2	R/W	0x020	Match Register 2. See MR0 description.	0	Table 541
MR3	R/W	0x024	Match Register 3. See MR0 description.	0	Table 541
CCR	R/W	0x028	Capture Control Register. The CCR controls which edges of the capture inputs are used to load the Capture Registers and whether or not an interrupt is generated when a capture takes place.	0	Table 542
CR0	RO	0x02C	Capture Register 0. CR0 is loaded with the value of TC when there is an event on the CAPn.0 input.	0	Table 543
CR1	RO	0x030	Capture Register 1. See CR0 description.	0	Table 543
EMR	R/W	0x03C	External Match Register. The EMR controls the external match pins.	0	Table 544
CTCR	R/W	0x070	Count Control Register. The CTCR selects between Timer and Counter mode, and in Counter mode selects the signal and edge(s) for counting.	0	Table 546


[1] Reset Value reflects the data stored in used bits only. It does not include reserved bits content.

Uso como temporizador




Evolución de los registros PC y TC

- $PR = 2$, $MRx = 6$, interrupción y reset con match habilitados.



- $PR = 2$, $MRx = 6$, interrupción y stop con match habilitados.



Acceso a los registros de los timers desde C

- Para acceder a un registro se escribe:
 - El nombre del puntero al bloque de registros LPC_TIMx, siendo x el número del timer.
 - Seguidamente el operador acceso a miembro ->
 - A continuación, el nombre del registro sin el número de timer.

Ejemplos

```
#include <LPC407x_8x_177x_8x.h>
...
LPC_TIM0->TCR = 1; /* Escritura en el registro TCR del timer 0. */

v = LPC_TIM3->TC; /* Lectura del registro TC del timer 3. */
```

Control de consumo de energía con el registro PCONP

- Muchos microcontroladores permiten desactivar selectivamente sus subsistemas internos para reducir el consumo de energía.
- En el LPC4088 esto se hace mediante el registro PCONP del bloque *System and Clock Control*.
 - Cada bit de PCONP controla un periférico o subsistema interno.
 - Bit a 1 \implies activado, bit a 0 \implies desactivado.
 - Tras el reset, unos módulos están activados y otros desactivados por defecto.

Registro PCONP

Table 16. Power Control for Peripherals register (PCONP - address 0x400F C0C4) bit description

Bit	Symbol	Description	Reset value
0	PCLCD	LCD controller power/clock control bit.	0
1	PCTIM0	Timer/Counter 0 power/clock control bit.	1
2	PCTIM1	Timer/Counter 1 power/clock control bit.	1
3	PCUART0	UART0 power/clock control bit.	1
4	PCUART1	UART1 power/clock control bit.	1
5	PCPWM0	PWM0 power/clock control bit.	0
6	PCPWM1	PWM1 power/clock control bit.	0
7	PCI2C0	I ² C0 interface power/clock control bit.	1
8	PCUART4	UART4 power/clock control bit.	0
9	PCRTC	RTC and Event Monitor/Recorder power/clock control bit.	1
10	PCSSP1	SSP 1 interface power/clock control bit.	0
11	PCEMC	External Memory Controller power/clock control bit.	0
12	PCADC	A/D converter (ADC) power/clock control bit. Note: Clear the PDN bit in the AD0CR before clearing this bit, and set this bit before attempting to set PDN.	0
13	PCCAN1	CAN Controller 1 power/clock control bit.	0
14	PCCAN2	CAN Controller 2 power/clock control bit.	0
15	PCGPIO	Power/clock control bit for IOCON, GPIO, and GPIO interrupts.	1
16	PCSPIFI	SPI Flash Interface power/clock control bit.	0
17	PCMCPWM	Motor Control PWM power/clock control bit.	0
18	PCQEI	Quadrature Encoder Interface power/clock control bit.	0
19	PCI2C1	I ² C1 interface power/clock control bit.	1
20	PCSSP2	SSP2 interface power/clock control bit.	0
21	PCSSP0	SSP0 interface power/clock control bit.	0
22	PCTIM2	Timer 2 power/clock control bit.	0
23	PCTIM3	Timer 3 power/clock control bit.	0
24	PCUART2	UART 2 power/clock control bit.	0
25	PCUART3	UART 3 power/clock control bit.	0
26	PCI2C2	I ² C interface 2 power/clock control bit.	1
27	PCI2S	I ² S interface power/clock control bit.	0
28	PCSDC	SD Card interface power/clock control bit.	0
29	PCGPDMA	GPDMA function power/clock control bit.	0
30	PCENET	Ethernet block power/clock control bit.	0
31	PCUSB	USB interface power/clock control bit.	0

Acceso al registro PCONP desde C

Ejemplo: activar el timer 2 (apagado por defecto tras el reset)

```
#include <LPC407x_8x_177x_8x.h>
```

```
...
```

```
LPC_SC->PCONP |= 1u << 22; /* Poner el bit 22 (PCTIM2) de PCONP a 1. */
```