Tema 1. Objetivos

- Diseño de <u>sistemas digitales</u> (microprocesador, computador)
- 2. Mediante lenguaje de descripción de hardware (VHDL)
- 3. Con dispositivos lógicos programables (FPGA)
- 4. Con el <u>software de desarrollo</u> (ISE Webpack de Xilinx) + <u>Simulador</u> (ISESimulator)
- 5. Usando una <u>placa de evaluación (Basys 2)</u>



1. Sistemas Digitales



1. Sistema digital vs sistema analógico

Analógico

versus

Digital

- -Toman valores en un rango continuo
- -Ejemplos:
 - Temperatura
 - Voltaje
 - Tiempo
- Correspondencia matemática

Números reales

- -Toman valores en un rango discreto -Ejemplos:
 - Número de personas
 - Número de libros
 - Etc.
- Correspondencia matemática

Números enteros




ÉXITO DE LOS SISTEMAS DIGITALES:

- Programables
- Flexibles
- Mayor velocidad de funcionamiento
- Mayor inmunidad al ruido
- Menor tamaño



1. Implementación de un diseño digital

1. Puertas lógicas ó Componentes discretos



1. Implementación de un diseño digital

2. Lógica programable (uC, FPGAs,uP)






1. Implementación de un diseño digital

3. ASIC (Circuito Integrado para Aplicaciones Específicas)

- Implementan en el dado la lógica específica diseñada. → El chip de un teléfono




- No flexibles : Error → Repetir máscara (mill. \$)
- Mayor tiempo de diseño para no cometer errores
- Diseños con cientos y millones de puertas
- Coste alto
- Producción alta : Menor precio/unidad



Reloj (CLK)

- Señal <u>periódica</u> que varía entre un nivel alto ("1") y un nivel bajo "0"
- Presente en todos los sistemas digitales
- Duracion infinita





Múltiplos del Sistema Internacional para segundo (s)

Submúltiplos				Múltiplos		
Valor	Símbolo	Nombre	V	alor	Símbolo	Nombre
10 ⁻¹ s	ds	decisegundo	1	0 ¹ s	das	decasegundo
10 ⁻² s	cs	centisegundo	1	0 ² s	hs	hectosegundo
10 ⁻³ s	ms	milisegunde	1	0 ³ s	ks	kilosegundo
10 ⁻⁶ s	μs	microsegundo	1	0 ⁶ s	Ms	megasegundo
10 ⁻⁹ s	ns	nanosegundo	1	0 ⁹ s	Gs	gigasegundo
10 ⁻¹² s	ps	picosegundo	10) ¹² s	Ts	terasegundo
10 ⁻¹⁵ s	fs	femtosegundo	10	յ ¹⁵ s	Ps	petasegundo
10 ⁻¹⁸ s	as	attosegundo	10) ¹⁸ s	Es	exasegundo
10 ⁻²¹ s	ZS	zeptosegundo	10) ²¹ s	Zs	zettasegundo
10 ⁻²⁴ s	ys	yoctosegundo	10) ²⁴ s	Ys	yottasegundo
Prefijos comunes de unidades están en negrita.						

Fuente: Wikipedia. http://es.wikipedia.org/wiki/Segundo




Múltiplos del Sistema Internacional para hercio (Hz)

Submúltiplos			Múltiplos		
Valor	Símbolo	Nombre	Valor	Símbolo	Nombre
10 ⁻¹ Hz	dHz	decihercio	10 ¹ Hz	daHz	decahercio
10 ⁻² Hz	cHz	centihercio	10 ² Hz	hHz	hectohercio
10 ⁻³ Hz	mHz	milihercio	10 ³ Hz	kHz	kilohercio
10 ⁻⁶ Hz	μHz	microfercio	10 ⁶ Hz	MHz	megahercio
10 ⁻⁹ Hz	nHz	nanohercio	10 ⁹ Hz	GHz	gigahercio
10 ⁻¹² Hz	pHz	picohercio	10 ¹² Hz	THz	terahercio
10 ⁻¹⁵ Hz	fHz	femtohercio	10 ¹⁵ Hz	PHz	petahercio
10 ⁻¹⁸ Hz	aHz	attohercio	10 ¹⁸ Hz	EHz	exahercio
10 ⁻²¹ Hz	zHz	zeptohercio	10 ²¹ Hz	ZHz	zettahercio
10 ⁻²⁴ Hz	yHz	yoctohercio	10 ²⁴ Hz	YHz	yottahercio


Fuente: Wikipedia. http://es.wikipedia.org/wiki/Hercio





Representación ideal de una señal de reloj

Tiempo de subida (<u>rise-time</u>) (tr)
Tiempo de bajada (<u>fall-time</u>) (tf)
Ancho de pulso (<u>w</u>ide) (tw)




Representación real de una señal de reloj



Ciclo de trabajo de una señal de reloj (δ)

Razón entre el ancho del pulso (t_w) y el periodo (T)






1. Conceptos importantes: Cronograma

Cronograma ó diagrama de tiempo

Conjunto de formas de onda de las señales de un sistema digital (µP) relacionadas entre si.



En ciclo 1: A='0' y B='1'

La transición de A es causa del flanco de subida de B




1. Sistemas digitales combinacionales


•Sus <u>salidas son función exclusiva del valor de sus entradas</u>, en un momento dado, sin que intervengan en ningún caso estados anteriores de las entradas o de las salidas.

$$Z = F(X)$$
Entradas(X)
Función lógica (F)
Salidas (Z)

- Su función se representa en una tabla de la verdad.
- Carecen de memoria y de retroalimentación.
- Ejemplos:




Están formados por puertas lógicas (AND, OR, XOR, etc.)



Sistema digital combinacional

1. Lógica combinacional


Procesador MIPS monociclo





1. Sistemas digitales secuenciales

• Los valores de <u>las salidas</u>, en un momento dado (t), no <u>dependen</u> exclusivamente de los valores <u>de las entradas</u> en dicho momento, sino que <u>también dependen del estado anterior</u> (t-1).



Modelo de Huffman para un circuito secuencial.

Necesitan de un circuito de memoria que almacene el estado anterior




1. Sistemas digitales secuenciales

Ejemplo 1: Circuito de una única entrada y una única salida y que proporciona salida "1" cuando aparece en la entrada la secuencia "11".

Ejemplo 2: Subir/bajar en Ascensor (Entradas botón "P1er" y "PBaja")

Entradas (Pulsador)		Estado actual o interno	Salida (Motor)	
P1er	РВаја	Estado actual o lillerilo	Saliua (Motor)	
0	1	Está abajo (E1)	Motor parado	
0	1	Está arriba (E2)	Motor baja	
1	0	Está arriba(E2)	Motor parado	
1	0	Está abajo(E1)	Motor sube	






1. Sistemas digitales secuenciales

- Se clasifican en:
 - ☐ Síncrono: solo cambian ante un determinado evento de una señal de reloj
 - ✓ Por nivel: alto o bajo
 - ✓ Por flanco: de subida de bajada
 - ☐ Asíncrono: pueden cambiar en cualquier momento
- Entre los circuitos secuenciales clásicos tenemos:
 - ☐ Biestables, Flip-Flops
 - Contadores
 - Registros
- Suelen contar con una señal que inicia los elementos de memoria a un valor conocido (normalmente 0). Recibe el nombre de RESET.



1. Conceptos importantes: Lógica secuencial

Procesador MIPS multiciclo







Sobre los lenguajes HDL...

- Lenguaje inventado para describir hardware → Concurrente
- C++, Java, etc. son lenguajes para describir algoritmos → Secuencial
- Usado para modelar circuitos y sistemas digitales¹
- Puede ser traducido para generar circuitos reales
 - → Crear sistemas complejos en poco tiempo
- El programador escribe lo que el circuito final deberá hacer,
 el sintetizador² inferirá como deberá ser el circuito



¹ Circuito que procesa y/o almacena información

Herramienta software que interpreta el código descrito, devuelve la definición de un circuito que será programado en un PLD (p.e. : FPGA)

Recuerda ...

- > ... que cuando codificas en HDL estás diseñando hardware, NO programando.
- ... que debes tener una idea del "aspecto" del circuito final.
- ... que un diseño digital en HDL, al igual que los lenguajes algorítmicos, es posible dividirlo en bloques más simples.

Historia del VHDL


- Lenguaje HDL estandarizado por IEEE desde 1987
- Tiene varias revisiones siendo la última la de 2008.
- Evolución en sus aplicaciones:
- ✓ Documentación
- √ Simulación
- ✓ Modelado




2. VHDL

- El VHDL permite modelar SISTEMAS DIGITALES
- A partir de estos modelos podremos:






Simular



Comprobar que tienen la funcionalidad deseada

Sintetizar



Crear un circuito que funciona como el modelo

(C) Sergio López Buedo. UAM.



Ventajas del VHDL

- Disponibilidad pública
- Independencia de dispositivos y fabricantes
- Reutilización
- Diseño jerárquico
 Permite conectar componentes

¿Pero... qué significa VHDL?

VHDL – "VHSIC Hardware Description Language"

VHSIC – "Very High Speed Integrated Circuit"



2. Estructura básica de un fichero/módulo VHDL




(C) Susana Borromeo. URJC.



2. Ejemplos VHDL


Proyecto01. Crear un módulo VHDL que describa el funcionamiento de una puerta lógica AND.

<u>Primero,</u> se describe la <u>entidad</u>, dándole un nombre y los puertos E/S de que dispondrá. Actúa como interfaz entre este módulo y el exterior (u otro módulo).



Debe incluir:

- Nombre de la *Entity*
- Nombre de los *Port*
- <u>Modo</u> del Port:
 - In
 - Out
 - Inout
- *Tipo* de datos: establece los valores posibles para los *ports*



VHDL keywords: entity, is, Port, in, out, end

```
Port ( a : in STD_LOGIC;

b : in STD_LOGIC;

c : out STD_LOGIC);

end and gate;
```



2. Ejemplos VHDL

Proyecto01. Crear un módulo VHDL que describa el funcionamiento de una puerta lógica AND.


<u>Segundo</u>, se describe la funcionalidad del circuito dentro de la "<u>architecture</u>"

```
Architecture behavioral of and_gate is

begin

c <= a and b;
end behavioral;

"and" operador lógico
incluido en IEEE_std_logic
```








PLDs (Programmable Logic Devices) Entradas + Inversores Biestables (opcional) nversores + Salidas **Matriz Matriz** AND OR © Luis Entrena, Celia López, Mario García, Entrena, Celia López, Celia L



- Circuitos integrados formados por:
 - puertas lógicas
 - módulos básicos
 - ☐ y/o biestables
 - etc.
- Disponen de conexiones flexibles para ser programadas/conectados por el fabricante o usuario.




- Ventajas:
 - ✓ Alto volumen de producción → Bajo coste
 - ✓ Consumo medio
 - ✓ Velocidad media
 - ✓ Tiempo de desarrollo bajo y sencillo
 - ✓ El diseñador preserva su trabajo



$$Y = A\overline{B} + B\overline{A}$$

PAL (Programmable Array Logic)



- Combinacionales
- Minitérminos → Suma de productos
- Un solo uso
- No volátil
- Matriz OR fija / AND programable (macrocelda)
- Variante con salidas registradas
- 200-1000 puertas


$$A \cdot \overline{B} + \overline{A} \cdot B = Y$$

- PLA: la matriz OR tambien es programable



GAL (Generic Array Logic)

- Minitérminos → Suma de productos
- Reprogramable tecnología ECMOS (electricidad, ultravioleta)
- No volátil
- Matriz OR fija / AND reprogramable
- Salidas combinacionales o registradas






CPLD (Complex Programmable Logic Device)

- Programable/Reprogramable
- Volátil/No volátil
- Grupos bloques lógicos interconectados por una sola matriz de interconexiones
- 1 bloque lógico = varias macroceldas PAL/GAL

- Se programan los PLD (CMOS) y las interconexiones


(fusible, EEPROM) \rightarrow NO ISP (SRAM, flash) \rightarrow ISP

- 1.000-10.000 puertas
- ISP (*In-System Programming*)
- Requiere entorno de desarrollo






CPLD (Complex Programmable Logic Device)





FPGA (Field Programmable Logic Array)

- Programable/Reprogramable
- Volátil/No volátil
- Alterna bloques lógicos (más o menos complejos) con interruptores de interconexión
- Interconexiones (fusible, sram, flash)
- 10.000 10.000.000 puertas
- ISP (*In-System Programming*)
- Requiere entorno de desarrollo
- No restringido a suma de productos
- Pueden incluir otros recursos:
 - Multiplexores
 - Multiplicadores
 - Memorias,
 - etc.






FPGA (Field Programmable Logic Array)

- -Bloque lógico:
 - -Grano fino (puertas lógicas)
 - -Grano grueso (Mux, LUTs, etc)

	Bloque lógico	Las funciones se implementan utilizando AND/OR de dos niveles.	Puertas AND con muchas entradas
CPLD	Interconexiones	Todos con todos. Cada salida del BL es interconectable a cada entrada con 1 o 2 interruptores máximo.	Tiempo predecible
FPGA	Bloque lógico	Más niveles de lógica	Bloques más sencillos
	Interconexiones	Segmentadas.	Varios interruptores por interconexión










3. PLD versus CI estándar SSI/MSI


- Disminuye el COSTE del circuito
 - ✓ Se reduce el número de chips y por tanto el tamaño de las placas
 - ✓ aumento de la velocidad de funcionamiento del circuito.
 - √ aumento de la fiabilidad (disminución de interconexiones)
 - ✓ reducción del coste del circuito (área de PCB)
 - ✓ reducción del consumo
- FLEXIBILIDAD
 - ✓ se puede cambiar la funcionalidad del diseño sin modificar el PCB.
- Es más DIFÍCIL DE COPIAR (propiedad intelectual)
- Simplifica el trabajo del diseñador
 - ✓ Permite utilizar HERRAMIENTAS DE DISEÑO (ECAD).



LOOK-UP TABLE (LUT). Tabla de valores preasignados








C. Maxfield




SLICE: Contiene dos Logic Cells (LC)



C. Maxfield




CLB: Bloque lógico configurable. Contiene 4 Slices



C. Maxfield




3. Fabricantes de FPGA






3. Fabricantes de FPGA

Mercados



Ventas en 2007





51.0%

3. ¿Dónde hay FPGAs?





http://me.queensu.ca/Courses/452/reference13.pdf

Rovers Mars Exploration

http://www.xilinx.com/about/customer-innovation/aerospace-and-defense/mars-exploration-rovers.htm










- Mismo entorno de diseño que la herramienta profesional ISE (Integrated Software Environment)
- Herramienta intuitiva (indica los pasos a seguir)
- Entorno único de diseño, síntesis y programación



4. Entorno de desarrollo (Flujo de diseño)





4. Entorno de desarrollo (Flujo de diseño)


Síntesis lógica

Descripción VHDL

```
architecture MLU DATAFLOW of MLU is
signal A1:STD LOGIC:
signal B1:STD LOGIC;
signal Y1:STD LOGIC;
signal MUX 0, MUX 1, MUX 2, MUX 3: STD LOGIC;
begin
               A1 \le A when (NEG_A='0') else
                              not A:
              B1<=B when (NEG_B='0') else
                              not B:
              Y = Yl when (NEG_Y='0') else
                              not Y1:
              MUX_0 <= Al and Bl;
              MUX 1 <= A1 or B1;
              MUX 2 = Al xor Bl;
              MUX 3 <= Al xnor Bl;
              with (L1 & L0) select
                              Y1 <=MUX 0 when "00",
                                             MUX_1 when "01",
                                             MUX_2 when "10",
                                             MUX_3 when others;
```


end MLU_DATAFLOW;

Netlist circuito






Implementación: Etapa 1






Implementación: Etapa 2

Mapping






Implementación: Etapa 3






Implementación: Etapa 4






Configuration



- Una vez implementado el diseño, se debe generar un fichero para configuración de la FPGA.
 - bit stream (.bit)
- El fichero BIT puede ser utilizado directamente con la FPGA o puede ser convertido a un fichero PROM para almacenar la información de programación.




Download desde el PC a través del puerto paralelo



Lectura de la configuración almacenada en una memoria (EPROM serie o paralela)



CONFIGURACIÓN






5. Placa de evaluación (Basys 2)



5. Placa de evaluación (Basys2)

- Utilizamos una placa de prototipado que contiene un dispositivo FPGA.
- En nuestro caso, utilizamos una placa de la empresa Digilent que contiene una FPGA de Xilinx modelo Spartan 3.






5. Placa de evaluación (Basys2)





5. Placa de evaluación (Basys2)





¿Qué hay que hacer ahora?

1. Instalar en mi ordenador el software de desarrollo de Xilinx Ise WebPack

http://www.xilinx.com/support/download/index.htm

- 2. Descargar y leer el manual de la placa de evaluación Basys2 http://www.digilentinc.com/Data/Products/BASYS2/Basys2_rm.pdf
- Descargar los manuales de prácticas de los profesores de la universidad Rey Juan Carlos (URJC)

http://eciencia.urjc.es/handle/10115/5700 http://eciencia.urjc.es/handle/10115/4045

4. No faltar a las clases y practicar VHDL en casa



Bibliografía del tema

- The Design Warrior's Guide to FPGA. Clive Maxfield. Elsevier, 2004.
- FPGAs 101. Gina R. Smith. Ed. Newnes, 2010.
- www.digilent.com
- www.xilinx.com

