TDC_4_2. Diseño de un procesador (VHDL)



Objetivos:

- Descripción VHDL de la unidad de control de un computador.
- Diseño de un procesador simple mediante VHDL
- Verificacion del diseño en placa desarrollo




4.2.1. Elementos de un computador simple



Elementos de un computador simple

Unidad central de proceso (CPU)








4.2.2.1 FSM para instrucción ADD (DidaComp)



Microarquitectura de DidaComp

Estructura de salto+PC+RI+ROM+RAM+DataPath_01




Unidad de control

Unidad de control (FSM)

- Es la unidad responsable de dar valores 0 ó 1 a todas las lineas de control (CW ó ControlWord ó Bus de control) para completar la ejecución de cada instrucción.
- La Unidad de control envía una secuencia de "órdenes" diferente en función de la instrucción a ejecutar (COP y FZ)
- Microprograma: secuencia de microinstrucciones que consiguen la ejecución de una instrucción.
- Firmware: Conjunto de microprogramas del ISA de un procesador







1. Microprograma de la Instrucción "Suma dos datos ADD A,B"


Formato tabla

Bus de control									
Acción	SEL_ALU 1-0 (CW9-CW8)	CW7	CW6	CW5	CW4	CW3	CW2	CW1	CW0
ESTADO	Selección de operación	Actualiza PC	Origen de PC	Dir RAM	Carga RI	Escribe RAM	Carga FZ	Carga REGB	Carga REGA
Leer instrucción Incrementar PC	XX	1	0	0	1	0	0	0	0
Observar COP (Decodificación)									
Carga OPE1 desde RAM al registro A	XX	0	0	0	0	0	0	0	1
Carga OPE2 desde RAM al registro B	XX	0	0	1	0	0	0	1	0
Seleccionar suma en ALU, guardar resultado y actualizar FZ	10	0	0	1	0	1	1	0	0



1. Microprograma de la Instrucción: "Suma dos datos ADD A,B"

Formato grafo



Acción	ESTADO	ControlWord (salida)			
Esperando	Idle	000000000			
Leer instrucción Incrementar PC	LoadInst	XX10010000			
Carga OPE1 desde RAM al registro A	LoadA	XX0000001			
Carga OPE2 desde RAM al registro B	LoadB	XX00100010			
Selec. suma, guarda resultado y actualiza FZ	AaddB	10 00101100			

Suponer que ADD fuera la única instrucción del ISA y que se controla la transición entre estados con un pulsador externo, PUSH.

Proyecto31. Unidad de control: Automatizar la ejecución de la instrucción ADD.

```
architecture Behavioral of ControlUnit ADD is
-- DEFINITION of STATES
type States FSM is (Idle, LoadInst, LoadA, LoadB, AaddB);
signal Next State: States FSM;
-- DEFINITION of the OUTPUTS for each STATE
constant Outputs Idle: std logic Vector(9 downto 0):="0000000000";
constant Outputs LoadInst: std logic Vector(9 downto 0):="0010010000";
                         std logic Vector(9 downto 0):="0000000001";
constant Outputs LoadA:
                      std logic Vector(9 downto 0):="0000100010";
constant Outputs LoadB:
constant Outputs AaddB:
                       std logic Vector(9 downto 0):="1000101100";
```



Proyecto31. Unidad de control: Automatizar la ejecución de la instrucción ADD.

```
Begin
                           Primer proceso → Secuencial
 process (CLK, RESET)
 begin
 if RESET = '1' then
       Next State <= Idle; -- INICIO si RESET
 elsif rising edge(CLK) then
        case Next State is
-- State "Idle" -
       when Idle=>
          if (Push = '1') then
             Next State<= LoadInst;</pre>
          end if:
-- State "LoadInst"
when LoadInst=>
    if (Push = '1') then
      Next State <= LoadA;</pre>
   end if;
-- State "LoadA"
when LoadA=>
    if (Push = '1') then
      Next State <= LoadB;</pre>
    end if;
```

```
-- State "LoadB"
when LoadB =>
   if (Push = '1') then
      Next State <= AaddB;</pre>
   end if;
-- State "AaddB"
when AaddB =>
   if (Push = '1') then
        Next State <= LoadInst;</pre>
   end if;
   when others =>
     Next State <= Idle;</pre>
 end case;
end if;
end process;
with Next State select
ControlWord <= Outputs Idle when Idle,
               Outputs LoadInst when LoadInst,
               Outputs LoadA when LoadA,
               Outputs LoadB when LoadB,
               Outputs AaddB when AaddB,
               Outputs Idle when others;
```



Unidad de control: Automatizar la ejecución de una instrucción

```
RESET<='1'; wait for 40 ns;

RESET<='0'; wait for 40 ns;


PUSH<='1'; wait for 20 ns;


PUSH<='0'; wait for 20 ns;

PUSH<='1'; wait for 20 ns;

PUSH<='1'; wait for 20 ns;

PUSH<='0'; wait for 20 ns;
</pre>
```








4.2.2.2 FSM Unidad de control completa (DidaComp)



Grafos del resto de instrucciones






Unidad de control (FSM)

Para todo el juego de instrucciones (ISA)

Ent	radas	Salida			
СОР	SalFZ	Instrucción			
00	X	MOV F,D			
01	1	BEQ dir			
01	0	Siguiente			
10	X	ADD F,D			
11	X	SUB F,D			

ControlUnit_Didacomp








Para todo el juego de instrucciones

- Analizar todos los estados de todas las intrucciones.
- Simplificar estados comunes entre las instrucciones
- Incluir un estado dónde se determine, según COP, qué instrucción ejecutar. → Decodificación
- Construir un solo grafo con todas las instrucciones





Salida asociada a cada estado (ControlWord)

Estado	CW9-CW8	CW7	CW6	CW5	CW4	CW3	CW2	CW1	CW0
	SelALU	IncPc	Origen PC	Sel. Dir, operand os	Carga RI	R/W RAM	Carga FZ	Carga B	Carga A
Idle	00	0	0	0	0	0	0	0	0
LoadInst	00	1	0	0	1	0	0	0	0
Deco	00	0	0	0	0	0	0	0	0
LoadA	00	0	0	0	0	0	0	0	1
LoadB	00	0	0	1	0	0	0	1	0
AaddB	10	0	0	1	0	1	1	0	0
AsubB	11	0	0	1	0	1	1	0	0
MovA	00	0	0	1	0	1	1	0	0
Beq	01	1	1	1	0	0	0	0	0

