

Escuela Superior de Ingeniería. Grado en Ingeniería Informática

PRÁCTICA SMP-Cache: PROTOCOLOS DE COHERENCIA EN LA CACHÉ

Objetivos de la práctica



En esta sesión de laboratorio, nos dedicaremos a la resolución de ejercicios relacionados con el protocolo *Snoopy* MSI en una caché de correspondencia directa, en una organización de memoria SMP.

Para esta labor, nos valdremos del simulador **SMPCache**, desarrollado por la Universidad de Extremadura, junto con el manual de uso y documentación teórica que ofrecemos.

Ejercicio 1: Instalar el simulador



Es necesario utilizar una cuenta de administrador para instalar el programa; utiliza el nombre de usuario y contraseña que te proporcione el profesor.



Se proporciona un fichero ejecutable **SMPCache-SetUp** que instalará el simulador. Ejecútalo y sigue las instrucciones, utilizando las opciones por defecto.



Dependiendo de la configuración de la máquina puede dar un error de instalación o de ejecución por falta de alguna librería. Esta normalmente es **NetFx20SP1_x86.exe** y la podemos encontrar junto al SMPCache en el campus virtual.



Escuela Superior de Ingeniería. Grado en Ingeniería Informática

Ejercicio 2: Arrancar y configurar el simulador



Arranca el simulador utilizando el icono que ha dejado instalado.



Deberá configurar el simulador SMPCache de acuerdo a las siguientes característica

Suponga que dispone de una caché L1 con las siguientes características:

- Tamaño de la caché: 256 B
- Tamaño del bloque: 64 B
- Tamaño de palabra, así como el del bus de direcciones: 64 bits.
- Direccionamiento a nivel de byte (a cada byte le corresponde una dirección)
- Política de ubicación: Correspondencia directa.
- Política de escritura: Post-escritura.

El computador es un multiprocesador con las siguientes características:

- Organización de memoria: SMP
- No de procesadores: 4
- Protocolo de espionaje: MSI
- Arbitración del bus: LRU

La memoria principal tiene las siguientes características:

- Ancho de palabra: 64 bits
- Palabras en un bloque: 8
- Tamaño de memoria: 32 MB



Carga la traza FFT64



Escuela Superior de Ingeniería. Grado en Ingeniería Informática

Ejercicio 3:

A lo largo de la sesión, deberá tratar de realizar un diagrama e ir rellenando la tabla que refleje los estados del protocolo MSI. Siga los pasos descritos para que el simulador le ayude en la tarea.



Inicialmente todos los bloques de las cachés están vacíos y en estado I. Sabemos que todos los procesadores van a solicitar un mismo bloque. ¿Qué va a suceder?

3.1

Ejecute el primer paso de la simulación y añada al diagrama el arco correspondiente al evento ocurrido (incluya la acción que se produce y si es fallo o acierto).

¿Cambiará el arco si el bloque solicitado ya estuviese en estado I?



Avance hasta el paso 17 de la simulación.

3.2

P0 va a escribir en un bloque que todos los procesadores tienen en estado S. ¿Qué sucederá?

Represente en el diagrama lo que sucederá con el bloque que va a ser escrito, y el correspondiente al mismo bloque en el resto de cachés cuando reciban la petición.



En el siguiente paso, P1, que se había quedado esperando para escribir el mismo bloque en el anterior paso, quiere acceder al bloque para escritura. ¿Qué sucederá?

3.3

Represente en el grafo la acción en la caché de P1 y en el resto de cachés, que responderán a la petición en el bus.



Avance hasta el paso 19.

3.4

P2 va a leer el bloque que fue escrito en el paso anterior. Dado que lo tiene invalidado, va a colocar *Read Miss (Fallo de lectura)* en el bus.

¿Qué hará P1 (tiene el dato M) al detectar Read Miss (Fallo de lectura) en el bus?

Represéntelo en el diagrama.



En el paso 55 (no avance aún hasta él),

3.5

P2 necesita acceder para escribir sobre el bloque 0.

Este bloque no está cargado en caché y el bloque de caché donde se debe cargar está ocupado por el bloque 106560, en estado M.

Antes de avanzar hasta el paso 55, piense qué sucederá y represéntelo al diagrama.

Avance al paso 55, ¿Coincide con lo que había pensado?



Escuela Superior de Ingeniería. Grado en Ingeniería Informática



En el paso 85 (no avance aún hasta él),

3.6

P2 necesita leer el bloque 106560. Sin embargo, el bloque que le corresponde en caché está ocupado por el bloque 0, en estado M.

Antes de avanzar, piense qué acción se desencadenará en la caché de P2 y represente en el diagrama el arco correspondiente.

Avance hasta el paso 85 y compruebe si estaba en lo cierto.



En el paso 1208,

3.7

P0 necesita acceder para escritura al bloque 114816. El bloque no se encuentra en la caché y además el bloque donde debe ser almacenado está ocupado por otro bloque en estado S.

¿Qué ocurrirá en la caché de PO? Dibuje en el diagrama el arco que representa lo ocurrido.

El bloque que ha sido accedido para escritura figura como S en las cachés de los procesadores P2 y P3.

¿Qué ocurrirá en las cachés de estos procesadores cuando reciban la petición generada por la caché de P0? Represéntelo en el diagrama.

Para comprobar si está en lo cierto, compruebe el contenido de las cachés de P2 y P3 tras ejecutar el paso 1208.



¿Qué ocurrirá si para un bloque en estado M se produce un Write Hit (acierto de escritura)?

3.8

¿Y si es un Read Hit (acierto de lectura)?

Represente los arcos correspondientes en el diagrama de estado y busque en la traza un ejemplo de ambos.



¿Qué ocurrirá si para un bloque que está en estado S se produce un Read Hit (acierto de lectura)?

3.9

¿Y si es un Read Miss (acierto de lectura)?

Represente los arcos correspondientes en el diagrama de estado y busque en la traza un ejemplo de ambos.

Arquitecturalos procesadores van a solicitar un mismo bloque. ¿Qué va a suceder?