Práctica1. Descripción de circuitos en VHDL


OBJETIVOS

- Diseñar un módulo VHDL:
 - Entity
 - Architecture
 - Libraries
- Comparar los diferentes estilos de descripción VHDL:
 - Dataflow
 - Behavioral
- Describir circuitos mediante sentencias (Behavioral):
- Declarar y trabajar con el objeto "Signal"
- Trabajar con el tipo de datos compuestos STD_LOGIC_VECTOR
- Realizar un diseño complejo: Descripción estructural
- Operaciones aritméticas con los tipos Signed y Unsigned





Proyecto03. Diseño de un multiplexor, "mux2_df_1bit", de dos entradas y una salida. El multiplexor selecciona entre dos posibles entradas, de 1 bit cada una, "A" y "B" en función del valor de la línea de selección "sel". El nombre de la salida es "Y".



Si	sel ="0"	entonces	Y = A
Si	sel ="1"	entonces	Y = B


Proyecto03. Diseño de un multiplexor, "mux2_df_1bit", de dos entradas y una salida.

Diseño digital tradicional:

Entrad	las	Salida


Α	В	sel	Y
0	0	0	0
0	1	0	0
1	0	0	1
1	1	0	1
0	0	1	0
0	1	1	1
1	0	1	0
1	1	1	1

$$Y = A^{*}sel + B *sel$$





Proyecto03. Diseño de un multiplexor, "mux2_df_1bit", de dos entradas y una salida.




Proyecto03. Diseño de un multiplexor, "mux2_df_1", de dos entradas y una salida.

Arquitectura dataflow 1ª architecture Dataflow of mux2 df 1bit is begin Comentarios!! -- Descripción del MUX mediante 🚣 -- ecuación boolena (DATAFLOW) $Y \leq (A \text{ and (not Sel})) \text{ or (B and Sel)};$ erd Dataflow ; () Precedencia de Palabras Asignación simple. operadores. clave en Claridad minúscula!!

Proyecto03. Diseño de un multiplexor, "mux2_df_1bit", de dos entradas y una salida.

Arquitectura dataflow 2ª


Comentar la línea de código anterior




1. Esquemas del diseño

Proyecto03. Diseño de un multiplexor, "mux2_df_1bit", de dos entradas y una salida.

Vista del esquema RTL (idéntico para ambas arquitecturas)






¿Como resuelve el sintetizador la descripción?




Esquemas del diseño

Proyecto03. Diseño de un multiplexor, "mux2_df_1bit", de dos entradas y una salida.

Vista del esquema tecnológico (idéntico para ambas arquitecturas)





¿Qué elementos de la FPGA usa?



Descarga del diseño en Basys2


Proyecto03. Diseño de un multiplexor, "mux2_df_1bit" de dos entradas y una salida.

 Añade al proyecto un fichero de restricciones para comprobar en la placa Basys2 el correcto funcionamiento del circuito. Utiliza interruptores para las entradas "A" y "B", un led para la salida "Y" y un pulsador para la entrada de selección "Sel"




Descarga del circuito a Basys2

Fichero de restricciones





1. Descarga del diseño en Basys2



FLUJO DE DISEÑO CON FPGA:

- Síntesis
- Implementación con restricciones (UCF)
- Generación del fichero de programación (BIT)
- Configuración de la FPGA




a) Concurrentes:

- > Asignación de señales
 - √ <u>Simple o incondicional</u> (<=)
 </p>
 - √ Condicional (when-else)
 - ✓ Selectiva (with –select- when)
- Procesos

b) Secuenciales (dentro de un proceso)

- Asignación de señales
- Control del flujo de ejecución
 - ✓ If-then-else
 - √ case






Proyecto03. Diseño de un multiplexor, "mux2_1bit", de dos entradas y una

New Source Wizard

salida.



use IEEE.STD LOGIC 1164.ALL;


Port (A : in STD LOGIC;

B : in STD LOGIC;

library IEEE;

end mux2 ;

entity mux2 1bit is



Proyecto03. Diseño de un multiplexor, "mux2_1bit", de dos entradas y una salida.

Arquitectura Behavioral 1^a

- -Más cercana al lenguaje humano
- -No necesita conocer las ecuaciones booleanas

A "Y" se le asigna "A" cuando S='0' y si no se le asigna "B"

```
architecture behavioral of mux2_1bit is
begin
    -- Descripción del MUX mediante
    -- sentencia concurrente condicional

Y <= A when Sel='0' else B;
end behavioral;</pre>
```




Proyecto03. Diseño de un multiplexor, "mux2_1bit" de dos entradas y una salida.

2. Obtén los esquemas RTL y tecnológicos del diseño del multiplexor "mux2_1bit". ¿Hay alguna diferencia con la síntesis obtenida para las arquitecturas de estilo DATAFLOW?

Al incluir más de un módulo VHDL en el mismo proyecto, es necesario establecer como "Top Module" aquel con el que nos interese trabajar en cada momento.

(Selecciona el fichero "mux2_1bit" y con el menú contextual haz click sobre "Set as Top Module")





Proyecto03. Multiplexor, "mux2_1bit", de dos entradas y una salida.

Arquitectura Behavioral 2ª

```
architecture behavioral of mux2 1bit is
begin
     -- Descripción del MUX mediante
     -- sentencia concurrente condicional
                -- Y <= A when Sel='1' else B;
-- Descripción con procesos
 process (A,B,Sel) ← Lista de sensibilidad
        begin
                                     -Dentro de un proceso las sentencias se
                if Sel='0' then
                                     ejecutan secuencialmente
                        Y \le A;
                                     -Los procesos entre si son concurrentes
                else
                                     -Lista de sensibilidad: todas las señales
                        Y \le B;
                                     que se leen dentro del proceso.
                end if;
                                     - Se parece más a los lenguajes de alto
 end process;
                                     nivel
end behavioral;
```



Proyecto03. Diseño de un multiplexor, "mux2_1bit" de dos entradas y una salida con estilo de descripción BEHAVIORAL.

- 3. Abrir el informe (*report*) de síntesis Determinar qué y cuántos elementos lógicos se han utilizado. (IOBs y *Slices*).
- 4. Añadir un fichero de restricciones especificando los periféricos a utilizar de Basys2 y comprobar el correcto funcionamiento del diseño (sirve el mismo fichero ya creado para las arquitecturas dataflow).
- 5. Abrir FPGA Editor para comprobar cómo se ha implementado el diseño sobre la FPGA.



2. 3. Ejercicios

- 6. Realizar un sumador binario completo de dos bits. Determina y utiliza las <u>ecuaciones</u> booleanas para crear una arquitectura del tipo "DATAFLOW".
 - Nombre del Proyecto: Proyecto04
 - Nombre del Módulo: add 1bit
 - Nombre de la arquitectura: Dataflow.
 - Nombre de la entradas: A, B, Cin
 - Nombre de las salidas: Cout, Result

Recursos de Basys2:

- Sw1,Sw0 como entradas A y B y Sw3 como Cin
- Led7,Led0 como salidas Cout y Result





3. Tipos de datos (Arrays)

Definición de vectores en el fichero de restricciones

```
NET "I<0>" LOC = "P11";

NET "I<1>" LOC = "L3";

NET "I<2>" LOC = "K3";

NET "I<3>" LOC = "B4";
```



7. Realizar un decodificador de 2 a 4 con entrada de <u>habilitación a nivel alto.</u>

Utilizar un proceso. (Referencia: Apartado 4.2 [3])

Nombre del Proyecto: Proyecto05

Nombre del módulo: Deco2to4

Nombres de las arquitectura: Behavioral

Nombre E/S y Recursos en placa:

- Sw1,Sw0 para la entrada: I (1:0)
- Sw3 como entrada Enable
- Led7,Led6,Led5,Led4 como salida: S(3:0)

8. Realizar un codificador de 4 a 2 con prioridad y entrada de habilitación activa a nivel alto. Cuando Enable sea 0, la salida deberá quedar en estado de alta impedancia (Z). Tambien será el valor de salida por defecto. Utiliza sentencias secuenciales. (Referencia: Apartado 4.3 [3])

Nombre del Proyecto: Proyecto06

Nombre del Módulo: **Cod4to2_Prior**Nombre de la arquitectura: Behavioral

Nombre E/S y Recursos en placa:

- Sw3,Sw2,Sw1,Sw0 como entrada: : I (3:0)
- Pulsador BTN3 como entrada Enable
- Led7,Led6 como salida **S(1:0)**





9. Realiza el diseño de un multiplexor de dos entradas de 4 bits de datos. (Referencia: apartado 3.3. de ([3]).

Terminado y comprobado añadir al mismo proyecto un módulo que describa un multiplexor con dos entradas de 3 bits.

Nombre del Proyecto: Proyecto07


Nombre de los Módulos: Mux2_4bits, Mux2_3bits

Nombre de las arquitecturas: Behavioral.

Nombre E/S y Recursos en placa:

- Sw3,Sw2,Sw1,Sw0 como entrada A(3:0)
- Sw7,Sw6,Sw5,Sw4 como entrada B(3:0)
- BTN0 como entradas Sel
- LED3,LED2,LED1,LED0 como salida **Z(3:0)**







10. Realiza un circuito que muestre en uno de los 4 displays el equivalente del valor binario introducido por cuatro interruptores. El display que lucirá será seleccionado mediante otros dos interruptores.

Notas:

- Utilizar solo sentencias concurrentes.
- Ayudarse del manual de Basys2 y del apartado 4.1. del libro ([3]) para aprender a utilizar los displays de 7 segmentos.

Nombre del Proyecto: **Proyecto08**

Nombre del Módulo: Disp7Seg


Nombres de la arquitectura: Behavioral.

Nombre E/S y Recursos en placa:


- Sw3,Sw2,Sw1,Sw0 como entradas Hex(3:0)
- Sw7 y Sw6 como selectores del display Select_Disp(1:0)
- CA,CB....CG como Seg(6:0)
- AN3,AN2,A1 y AN0 como Anode(3:0)








Proyecto09. Diseño de un circuito que muestre el valor seleccionado por un multiplexor de 2 entradas de 4 bits por los cuatro LED y además por un display de siete segmentos. ([3], Apartado 4.1)





Proyecto09. Diseño de un circuito que muestre el valor seleccionado por un multiplexor de 2 entradas de 4 bits por los cuatro LED y además por un display de siete segmentos (Display ANO). ([3], Apartado 4.1)

Paso1. Diagrama de bloques del nuevo módulo. Será la entidad.





Proyecto09. Diseño de un circuito que muestre el valor seleccionado por un multiplexor de 2 entradas de 4 bits por los cuatro LED y además por un display de siete segmentos. ([3], Apartado 4.1)


Paso1. Describe la entidad

```
entity Mux_Disp_LED is
    Port ( A : in STD_LOGIC_VECTOR (3 downto 0);
        B : in STD_LOGIC_VECTOR (3 downto 0);
    Sel_Output : in STD_LOGIC;
        Seg : out STD_LOGIC_VECTOR (6 downto 0);
        Anode : out STD_LOGIC_VECTOR (3 downto 0);
        LED : out STD_LOGIC_VECTOR (3 downto 0));
end Mux_Disp_LED ;
```




<u>Paso2.</u> Añadir y declarar los <u>componentes/módulos</u> de menor nivel usados en el diseño.

- Mux2_4bits
- Disp7Seg





<u>Paso2.</u> Añadir y declarar los módulos de menor nivel usados en el diseño.





```
architecture Structural of Mux Disp LED is
-- LIST of COMPONENTS -
COMPONENT Mux2 4bits
   PORT( A : IN std logic vector(3 downto 0);
          B: IN std logic vector (3 downto 0);
          Sel : IN std logic;
          Z : OUT std logic vector(3 downto 0) );
END COMPONENT;
COMPONENT Disp7Seg
      PORT( Hex : IN std logic vector(3 downto 0);
    Select Disp : IN std logic vector (3 downto 0);
           Anode : OUT std logic vector (3 downto 0);
             Seg : OUT std logic vector(6 downto 0) );
END COMPONENT;
begin
end Structural;
```

Proyecto09. Diseño de un circuito que muestre el valor seleccionado por un multiplexor de 2 entradas de 4 bits por los cuatro LED y además por un display de siete segmentos. ([3], Apartado 4.1)

Paso3. Declarar las señales internas que interconectarán los módulos.

```
COMPONENT Disp7Seq
       PORT( Hex : IN std logic vector(3 downto 0);
           Select Disp: IN std logic vector(1 downto 0);
           Anode : OUT std logic vector (3 downto 0);
             Seg : OUT std logic vector(6 downto 0) );
END COMPONENT;
  LIST OF SIGNALS
signal signal Z : std logic vector(3 downto 0);
Begin
                                                 Dummy signal
end Structural;
```



Proyecto09. Diseño de un circuito que muestre el valor seleccionado por un multiplexor de 2 entradas de 4 bits por los cuatro LED y además por un display de siete segmentos. ([3], Apartado 4.1)

<u>Paso 4</u>: Instanciar y "mapear" los módulos declarados para conseguir el diseño de mayor jerarquía

```
-- VHDL Instantiation Created from source file Mux2 4bits.vhd -- 12:05:54 09/19/2013
   -- 1) This instantiation template has been automatically generated using types
   -- std logic and std logic vector for the ports of the instantiated module
    -- 2) To use this template to instantiate this entity, cut-and-paste and then edit
      COMPONENT Mux2 4bits
10
      PORT (
      A : IN std logic vector(3 downto 0);
11
      B : IN std logic vector(3 downto 0);
12
13
        Sel : IN std logic;
        Z : OUT std logic vector(3 downto 0)
14
15
       );
      END COMPONENT:
16
17
       Inst Mux2 4bits: Mux2 4bits PORT MAP
18
19
        A =>,
        B => ,
20
21
        Z => .
        Sel =>
22
23
      );
24
25
26
```



<u>Paso 4</u>: Instanciar y "mapear" los módulos declarados para conseguir el diseño de mayor jerarquía

```
begin
MUX U0: Mux2 4bits PORT MAP (
     A => ,
      B => ,
       Z => ,
       Sel => );
Disp7Seg U0: Disp7Seg PORT MAP(
      Hex => ,
       Select Disp => ,
      Anode => ,
       Seg => );
end Structural;
```




<u>Paso 4</u>: Instanciar y "mapear" los módulos declarados para conseguir el diseño de mayor jerarquía

LED(3:0)

```
Mux2 4bits
                                                                      Disp7Seg
begin
                                                                   Select_Disp(1:0)
MUX_U0: Mux2 4bits PORT MAP(
                                                                                   SEG(6:0)
                                                                   Hex(3:0)
                                                            Signal Z(3:0)
         A \Rightarrow A
                                                                                  Anode (3:0)
         B => B,
         Z \Rightarrow signal Z,
                                                                   Señal interna
         Sel => Sel Output );
Disp7Seg U0: Disp7Seg PORT MAP(
         Hex \Rightarrow signal Z,
         Select Disp => "00",
                                                 Mux Disp LED
         Anode => Anode,
                                     A(3:0)
         Seq => Seq);
                                                                   Seg(6:0)
                                     B(3:0)
                                                               LED(3:0)
LED<=signal Z;
                                                                   Anode(3:0)
                                         Sel_Output
end Structural;
```








- 16. **Proyecto09.** Añadir el fichero de restricciones para comprobar el funcionamiento en Basys2.
- 17. **Proyecto09.** Averigua cuántos LUTs y cuantos Slices son utilizados en este diseño.





TDC_Práctica1: Ejercicios

18. **Proyecto10**. Usando descripción estructural, diseña una ALU para dos operandos de 1 bit.

Las operaciones a realizar son: AND, XNOR, SUMA, Paso transparente de A.

Los módulos de los operadores AND, XNOR y SUMA ya están diseñado en los proyectos 01, 02 y 04 respectivamente. Añade otros que consideres necesarios.

Comprobar su funcionamiento en Basys2.

Nombre del Proyecto: **Proyecto10**


Nombre del Módulo Top: ALU_1bit

Nombres de la arquitectura: Structural

Recursos:


- Sw7-Sw5 como entradas: A y B, Carry_In
- Sw1-0 como entrada de selección de la operación: Sel_Ope(1:0)
- Leds LD7, LD6 para las salidas: Carry_Out, Result





TDC_Práctica1: Ejercicios

19. **Proyecto11**. Realizar el diseño de un circuito que incremente en 1 el valor de entrada de un operando de 3 bits. (Inc1_3bits) Utilizar el tipo unsigned y el operador "+". Comprobar el funcionamiento en Basys2.






TDC_Práctica1: Ejercicios

20. Proyecto12. Realizar el diseño de una ALU mediante descripción behavioral. Los operandos de entrada serán de 4 bits. Las operaciones y su código de selección correspondiente se detallan en la tabla de más abajo. La ALU contará con una salida que actuará como señalizador de cero (SalFZ). Cuando el resultado de una operación sea cero, deberá tomar valor '1'.

Utilizar el tipo unsigned y los operadores aritméticos "+" y "-".

Comprobar el funcionamiento en Basys2.

SEL_ALU(1)	SEL_ALU(0)	Funcion
0	0	Paso de A
0	1	-
1	0	A + B
1	1	A - B





Bibliografía del tema

[1] Manual de la placa de evaluación Basys2 http://www.digilentinc.com/Data/Products/BASYS2/Basys2_rm.pdf.

[2] Datasheet de la FPGA Spartan3E de Xilinx http://www.xilinx.com/support/documentation/data_sheets/ds312.pdf

[3] Diseño de circuitos digitales con VHDL http://eciencia.urjc.es/handle/10115/4045

