2.5. Descripción de máquinas de estado (FSM) en VHDL

Objetivos

- Qué es una FSM
- Tipos de FSM:
 - Mealy
 - Moore
- Descripción de máquinas de estado en VHDL:
 - Un proceso
 - Dos procesos



2.4.1. Qué son las máquinas de estado

Máquinas de estado finita (FSM)

- ➤ Es un circuito donde su salida depende del valor de la entradas ahora y del valor de las entradas antes (estado actual). → Cualquier circuito secuencial
- **Ejemplo:** ascensor, contador, etc.
- ➤ Basan su funcionamiento en los AUTÓMATAS FINITOS (matemáticas)
- ➤ La FSM avanza hacia cada estado según una secuencia predeterminada (tabla o diagrama de transición de estados).



Máquinas de estado (FSM)

Proceso de diseño:


- 1. Análisis del problema para determinar entradas y estados posibles.
- Decidir qué tipo de máquina se diseñará (Mealy o Moore)
- 3. Diseño del diagrama de transición de estados (grafo):
 - Transición entre estados
 - Salidas
- 4. Codificación VHDL




2.4.2. Tipos de máquinas de estado

Máquinas de estado (FSM)

Mealy: las salidas son función del estado y entradas actuales




Moore: las salidas son función sólo del estado actual





Detector de flancos (Secuencia "01")

PULSADOR (IN)	ESTADO ACTUAL	ESTADO SIGUIENTE	Salida
0	inic	S0	0
1	inic	inic	0
0	S0	S0	0
1	SO SO	S01	1
0	S01	S0	0
1	S01	inic	0




Solución A: Moore

Inic → Esperando S0 → Llegó un "0" S01 → Llegó "01"



Detector de flancos (Secuencia "01")

PULSADOR (IN)	ESTADO ACTUAL	ESTADO SIGUIENTE	Salida	
0	S0	S1	0	
1	SO	S0	0	
0	S1	S1	0	
1	S1	SO	1	




SO → Esperando

S1 → Llegó un "0"

Solución B: Mealy





- Solution A: output follows the clock
- Solution B: output changes with input rising edge and is asynchronous wrt the clock.



Máquinas de estado (FSM)

Moore	Mealy	
Tiene más estados	Tiene menos estados	
Tarda un ciclo más en dar la salida	Tarda un ciclo menos en dar la salida	
Salida estable durante un ciclo completo de reloj	Salida NO estable durante un ciclo completo de reloj	
Salida síncrona	Salida asíncrona	




Máquinas de estado (FSM)

Moore Machine


input value STATE [output values] inputs -CL present state+ FFs - next state outputs

Mealy Machine





Mealy Machine





2.4.3. Descripción VHDL de FSM

Descripción de FSM MOORE

Máquina de estados en la que las salidas cambian sólo cuando cambia el estado, la salida no depende del valor de las entradas.

Estilos de descripción VHDL:

- 1. Dos procesos (o un proceso y sentencias concurrentes):
 - Combinacional → Salidas según estado
 - Secuencial → Estado siguiente
- 2. Un proceso:
 - Estado y salida



Tipo de dato enumerado definido por el usuario

- ➤ El usuario establece el NOMBRE del tipo y los elementos que lo forman
- > Sintaxis:


Type <nombre tipo de dato> is (<elementos del tipo de dato que se define>);

Luego podrá utilizarse este tipo de dato con cualquier objeto

Signal <nombre del dato> : < nombre tipo de dato >;




```
entity RisingEdge FSM is
      Port ( Reset, CLK, Push : in STD LOGIC;
            Pulse : out STD LOGIC);
      end RisingEdge FSM;
architecture Behavioral of RisingEdge FSM is
-- USER ENUMERATED TYPE FOR FSM
type RisingEdge States is (inic,S0,S01);
signal Next State: RisingEdge States ;
Begin
```





2.4.3.1. Dos procesos

Dos procesos



Diferenciamos dos bloques:

- 1- Proceso secuencial → Estado futuro/siguiente
- 2- Proceso combinacional o Sentencias concurrentes -> Valor de las salidas según el estado.



```
Process (RESET, CLK)
                                                           Proceso 1
begin
        if RESET = '1' then
               Next State <= inic; -- INICIO CON RESET
       elsif rising edge(CLK) then
         case Next State is
               when inic => if Push= '0' then
                               Next State <= S0; --llega "0-"
  Estado Actual
                              end if;
    Entradas
                 hen S0 => if Push = '1' then
                               Next State <= S01; --llega "01"
                          end if:
               when S01 => if Push = '0' then
                                Next State <= S0;--"0" para "0-"
                             else
                               Next State <= inic; --llega un "1",
                             end if;
               when others => Next State <= inic;</pre>
       end case;
       end if;
end process;
```



Dos procesos: Sentencias concurrentes


"Proceso 2"

```
-- TWO PROCESS: CONCURRENTS ASSIGNMENTS FOR SET OUTPUTS

with Next_State select

Pulse <= '0' when inic,
 '0' when S0,
 '1' when S01,
 '0' when others; -- catch all end

Behavioral;
```






Dos procesos: Proceso combinacional


Proceso 2

```
TWO PROCESS: COMBINATIONAL PROCESS FOR SET OUTPUTS
process (Next State)
begin
       case Next State is
              when inic => Pulse <= '0';</pre>
              when S0 => Pulse <= '0';</pre>
              when S01 => Pulse <= '1';</pre>
              when others => Pulse <= '0';</pre>
       end case;
 end process;
                                                            s0
                                                    inic
```





```
HDL Synthesis
Performing bidirectional port resolution...
Synthesizing Unit <DetectorFlanco FSM>.
   Related source file is "C:/PoyectosTDC/Proyecto29/DetectorFla
   Found finite state machine <FSM 0> for signal <Estado>.
    States
    Transitions
   Inputs
   Outputs
    Clock
                   l CLK
                                             (rising edge
                                             (positive)
    Reset RESET
   | Reset type | asynchronous
   | Reset State | zero
   | Power Up State | zero
    Encoding | automatic
    Implementation
                     LUT
   Summary:
      inferred 1 Finite State Machine(s).
Unit <DetectorFlanco FSM> synthesized.
```














2.4.3.2. Un proceso

Un proceso



Diferenciamos un bloque:

- Proceso secuencial → Estado futuro/siguiente + Salidas Registradas



Un proceso

```
MEMORIA: Process (RESET, CLK)
begin
if RESET = '1' then
   Next State<= inic; -- INICIO CON RES
   Pulse<='0';
elsif CLK'event and CLK='1' then
   case Next State is
   when inic =>
      if Push= '0' then
              Next State <= S0; --llega "0-"
             Pulse <='0'; --Salida del estado S0
      else
              Next State <= inic; -- esperando un "0-"
             Pulse <='0'; --Salida del estado inic
      end if;
```



```
when S0 \Rightarrow
       if Push= '1' then
               Next State <= S01: --llegó "01"
              Pulse<='1'; --Salida del estado S01
       else
                Next State <= S0:
                Pulse <='0'; --Salida del estado S0
       end if:
when S01 =>
       if Push= '0' then
                Next State <- S0; --llega "0" para "0-"
               Pulse <='0'; --Salida del estado S0
       else
                Next State <= inic; -- "1", espera "0"
               Pulse<='0'; --Salida del estado inic
       end if;
when others => Next State <= Inic;</pre>
               Pulse <= '0';
end case;
                                                               s0
end if:
end process;
                                                           s01
end behavioral;
```

```
Synthesizing Unit < DetectorFlanco FSM Reg>.
   Related source file is "C:/PoyectosTDC/Proyecto29/Detec
   Found finite state machine <FSM 0> for signal <Estado>.
    States
                        3
    | Transitions
    Inputs
    Outputs
    | Clock
                     | CLK
                                                (risin
                    | RESET
    Reset
                                                (posit
    | Reset type | asynchronous
   | Reset State | zero
    | Power Up State | zero
   | Encoding | automatic
   | Implementation | LUT
   Found 1-bit register for signal <Flanco>.
   Summary:
       inferred 1 Finite State Machine(s).
       inferred 1 D-type flip-flop(s).
Unit <DetectorFlanco FSM Reg> synthesized.
```



