# 2.4. Descripción de Memorias en VHDL

#### Memorias en FPGAs

#### **OBJETIVOS:**

- Memorias en FPGA
- Tipos de escritura en RAM:
  - Write-First
  - Read-First
  - No change
- Descripción VHDL de memoria RAM
- RAM síncrona versus asíncrona
- Descripción VHDL de memoria ROM



2.4.1. Tipos de memorias en FPGAs


#### Memorias en FPGAs

- Tipos de memoria en las FPGA
  - RAM distribuida (LUTs)
  - Block RAM (Embebida)
- Instanciación versus Inferencia
  - La inferencia permite la portabilidad
  - La instanciación optimiza rendimiento y recursos
- Características de las memorias FPGAs
  - Escritura síncrona
  - Lectura síncrona/asíncrona



#### Memorias en FPGAs: RAM Distribuida

- LUT → RAM distribuida
  - Una LUT → 16x1 RAM
  - LUTs en cascada → Amplía el tamaño de la RAM
- Escritura síncrona
- Lectura asíncrona
  - Síncrona añadiendoles FF-D.
- Dos LUTs pueden formar:
  - 32 x 1 single-port RAM
  - 16 x 2 single-port RAM
  - 16 x 1 dual-port RAM




LUT

RAM16X1S


# Memorias en FPGAs: Bloques de RAM

- Bloques de memoria RAM dedicado
- Desde 4 hasta más de 100 bloques según modelo
- 18 kbits por bloque (con bit de paridad)
- Se pueden encadenar bloques
- Configurables como de simple o doble puerto
- La lectura y escritura es siempre síncrona (?)





# Memorias en FPGAs: Bloques de RAM





2.4.2. Descripción de RAM en VHDL


#### Modos de escritura en memoria RAM

Write Mode: Se refiere a la política utilizada cuando se realiza una escritura simultánea con una lectura en una misma dirección (mismo puerto).

#### Tipos:

- ➤ Write First: El dato de entrada (DataIn) es escrito en la dirección de memoria especificada y simultáneamente está disponible en la salida. (DataOut).
- ➤ Read First: Dada la dirección de memoria, el dato guardado en esa dirección aparece en la salida, DataOut. El dato de entrada, DataIn, se almacena despues en esa dirección.
- ➤ No change: En un ciclo de reloj, o bien se lee, o bien se escribe. Si se escribe, la salida queda desabilitada (Output Enable).







```
entity RAM 16x4 is
port ( Clk, WE : in std logic;
          Address: in std logic vector(3 downto 0); -- Adress
          DataIn : in std logic vector(3 downto 0); -- Data in
          DataOut: out std logic vector(3 downto 0)); -- Data out
end RAM 16x4 ;
architecture behavioral of RAM 16x4 is
          type ram type is array 15 downto 0) of std logic vector (3 downto 0);
      signal RAM : ram type;
begin
process (Clk)
     Begin
      if rising edge(Clk) then
           -- Operación de LECTURA/ESCRITURA síncrona
          if WE = '1' then
             RAM (to integer (unsigned (Address))) <= DataIn ; -- Conversión en dos pasos de
                                                            -- std logic vector a
               3
                                                            -- integer(numeric std)
           DataOut <= DataIn; --El dato que se lee, es el mismo que se escribe
          else
          -- Operación de SOLO LECTURA
          DataOut <= RAM(to integer(unsigned(Address))); -- Valor leído en Address
          end if;
       end if;
end process;
end Behavioral:
```

#### Tipos de datos en VHDL: Datos definidos por el usuario (type)

1

En VHDL el usuario puede definir tipos de datos nuevos:

```
type <nombre_tipo> is <tipo_de_dato>;
type Cero_Siete is unsigned(2 downto 0);--0,1,2,...,7
```

2

En VHDL el usuario puede definir un array de elementos de un tipo compuesto:

ram\_type

15	"0110"
14	"1110"
•••	
1	"0000"
0	"0101"



#### Conversión entre tipos de datos en VHDL: std\_logic to integer

3

En VHDL el tipo de datos std\_logic\_vector puede convertirse a integer, <u>previa conversión</u> de std\_logic\_vector a signed/unsigned.

Aplicación: actuar como índice en arrays de elementos.

```
RAM(to_integer(unsigned(Address))) <= DataIn ;</pre>
```




#### **Synthesis Report**

```
HDL Synthesis
 Performing bidirectional port resolution...
 Synthesizing Unit <RAM 16x4>.
     Related source file is "C:/Users/usuario-uca/OneDrive/ProyectosTDC/Proyecto23/RAM 16x4.vhd".
     Found 16x4-bit single-port RAM <Mram RAM> for signal <RAM>.
     Found 4-bit register for signal <DataOut>.
     Summarv:
                    1 RAM(s).
        inferred
         inferred 4 D-type flip-flop(s).
 Unit <RAM 16x4> synthesized.
 HDL Synthesis Report
 Macro Statistics
# RAMs
                                                        : 1
  16x4-bit single-port RAM
 # Registers
  4-bit register
                                                        : 1
```



#### Technology schematic






```
-- Stimulus process
stim proc: process
Begin
 --EScribir DATO en DIR(0)
Address<="0000";
DataIn<="0101";
WE<='1';
wait for 20 ns;
 --EScribir DATO en DIR(1)
Address <="0001";
DataIn <="1111";</pre>
WE<='1';
--Leer DATO en DIR(0)
Address <="0000";
wait for 20 ns;
WE<='0';
wait for 40 ns;
--Leer DATO en DIR(1)
Address <="0001";
wait for 20 ns;
WE<='0';
wait for 40 ns;
end process;
```

**Testbench** 




Waveform



"DataOut (do)" toma el mismo valor que se está escribiendo en el mismo flanco de CLK La actualización de "DataOut (do)" siempre tiene lugar en el flanco positivo de CLK → Lectura Síncrona








```
process (Clk)
Begin
 if rising_edge(Clk) then
       -- ESCRITURA síncrona
      if WE = '1' then
         RAM(to integer(unsigned(Address))) <= DataIn;</pre>
      end if;
-- LECTURA síncrona (Tanto si hay escritura como si no)
      DataOut<= RAM(to integer(unsigned(Address)));</pre>
 end if;
end process;
```





"DataOut" NO toma el mismo valor que se está escribiendo.




2.4.3. RAM de escritura síncrona vs asincrona

## RAM asíncrona versus síncrona

```
process (Clk)
                                               RAM Lectura Asíncrona
Begin
 if rising edge (Clk) then
          if WE = '1' then -- ESCRITURA
            RAM(to integer(unsigned(Address))) <= DataIn;</pre>
          end if:
                                                   El process de escritura (síncrono) y la
 end if:
                                                   asignación de "DataOut" son
end process:
                                                   concurrentes. Siempre que cambie
 - LECTURA
DataOut <= RAM(to_integer(unsigned(Address))); Address(asíncrona) cambia la salida
end Behavioral,
                                                   (lectura)
```



## RAM asíncrona versus síncrona



0000

Cambia DataOut porque hay un cambio de dirección "Address".

UUUU

dataout[3:0]

0000

Cambia DataOut porque siempre muestra el contenido de Address.

1111




0011

2.4.3. Descripción de ROM en VHDL

```
entity rom 16x4 is
port ( Clk: in std logic;
          Enable: in std logic;
          Address: in std logic vector(3 downto 0);
          DataOut: out std logic vector(3 downto 0));
end rom 16x4;
architecture behavioral of rom 16x4 is
     type rom type is array (15 downto 0) of std logic vector(3 downto 0);
     constant ROM : rom type:=(X"1",X"2",X"3",X"4",X"5",
     X"6",X"7",X"8",X"9",X"A",X"B",X"C",X"D",X"E",X"F",X"1");
begin
                                X''A'' \rightarrow Formato Hex
                                                                    rom 16x4
process(Clk)
begin
     if rising edge(Clk) then
                                                           addr(3:0)
                                                                                         data(3:0)
          if Enable='1' then
           DataOut <= ROM(to integer(unsigned(Address)));</pre>
          end if;
                                                               Clk
     end if:
end process;
                                                                en
end behavioral:
                            Fnable='0' conserva el
                                                                    rom 16x4
                                valor anterior
```








Synthesis Report HDL Synthesis Performing bidirectional port resolution... Synthesizing Unit <rom 16x4>. Related source file is "D:/Mirian/My Dropbox/ProyectosTDC/Memor Found 16x4-bit ROM for signal <data\$rom0000> created at line 43 Found 4-bit register for signal <data>. Summary: inferred 1 ROM(s). inferred 4 D-type flip-flop(s) Unit <rom 16x4> synthesized. Advanced HDL Synthesis Synthesizing (advanced) Unit <rom 16x4>. DINFO:Xst:3034 - In order to maximize performance and save block RAM resc Unit <rom 16x4> synthesized (advanced). Advanced HDL Synthesis Report Macro Statistics # ROMs 16x4-bit ROM # Registers

Flip-Flops



#### **Technology schematic**





# TDC\_T1. VHDL

## Bibliografía

- Free range VHDL. Bryan Mealy, Fabrizio Tappero. (Creative Commons). <a href="http://www.freerangefactory.org">http://www.freerangefactory.org</a> (Mayo 2013)
- VHDL 101. William Kafig. Editorial Elsevier. 2011

