

OBJETIVOS DEL TEMA:

- ☐ Repaso de circuitos secuenciales
- ☐ Descripción VHDL de circuitos secuenciales básicos:
 - a. Flip-Flop tipo D
 - b. Registros
 - c. Contadores
- ☐ Testbenches para circuitos secuenciales

2.3.1. Repaso de Lógica secuencial

2.3.1. Repaso de Lógica secuencial

Hasta ahora solo hemos diseñado sistemas combinacionales.

"El valor de la salida en un instante <u>t</u>, solo depende del valor de las entradas en ese instante <u>t</u>"

☐ <u>Sistema secuencial</u>


"La salida depende de los valores de las entradas en ese instante <u>t</u> y también de los valores que tuvieron en los instantes anteriores <u>t-1</u>."

Son circuitos que "recuerdan" o tienen memoria de las situaciones por las que ha pasado el sistema.

A esas situaciones se les denominan estados.



2.3.1. Repaso de Lógica secuencial



X(t): entrada actual

Z(t): salida actual

S(t): estado actual

S(t+1): estado próximo

☐ Forma de operar de un sistema secuencial

Dado un estado S(t) y una entrada X(t) el sistema produce una salida Z(t) y el estado siguiente S(t+1).





2.3.2. Tipos de Sistemas secuenciales


☐ Asíncronos

- ➤ Pueden cambiar de estado en cualquier instante de tiempo en función de cualquier cambio en las señales de entrada.
- > Son más frecuentes en la vida real.
- ➤ No suelen implementarse en FPGAs.

☐ Síncronos

- ➤ Sólo pueden cambiar de estado en determinados instantes de tiempo, es decir, están "<u>sincronizados</u>" con una señal que marca dichos instantes y que se conoce como **señal de reloj** (Clk).
- ➤ El sistema sólo "hace caso de las entradas" en los instantes de sincronismo.
- Son más fáciles de diseñar y más controlables.





a) Combinacionales:

- > Asignación concurrentes de señales (Recomendado)
 - √ Simple o incondicional (<=)
 </p>
 - ✓ Condicional (when-else)
 - ✓ Selectiva (with –select- when)
- Procesos combinacionales (PROCESS)
 - ✓ Lista de sensibilidad (todas las entradas al proceso)
 - Case
 - If-then
 - ✓ Definir "Else" para evitar latches

b) Secuenciales (Siempre dentro de un proceso)

- Procesos secuenciales con una lista de sensibilidad
 - ✓ Sentencias síncronas



Plantilla VHDL

```
Ejemplo: process(CLK, RESET)
begin
     if RESET = '1' then
       Asignaciones Asíncronas (Solo RESET)
     elsif rising edge (CLK) then
     -- Asignaciones Síncronas
           O <= D;
     end if;
end process;
```

- > Todas las entradas asíncronas deben sincronizarse
- > Fuera de la zona de asignaciones síncronas NO debe escribirse nada



Consideraciones de codificación

- Tipos de sincronismo (flancos de reloj)
 - Flanco positivo → rising_edge (clock_name)
 - Flanco negativo → falling_edge (clock_name)
- La sentencia de reloj no debe incluir más condiciones

```
if clk'event and clk='1' then
if J='1' then
.....
```

```
if clk'event and clk='1' and J='1' then ....
```





Consideraciones de codificación

La sentencia de reloj debe de terminar con un end if y no debe de haber un else o elsif a continuación.

```
Biest_proc: Process (Reset, Clk)
begin
  if Reset = '0' then
    Q <= '0';
  elsif Clk'event and Clk='1' then
    Q <= Dato;
  else
    Q <= P;
  end if;
end process;</pre>
```

➤ En la lista de sensibilidad del proceso SOLO debe aparecer la señal de reloj. (Excepto RESET asíncrono)





2.3.4. Repaso: Biestables

■ Dispositivo capaz de almacenar un bit (H ó L).	

☐ Almacena un valor estable (H ó L) hasta que se produzca un cambio en las entradas.

☐ <u>Tabla de excitación</u>: refleja los valores de entrada que hacen evolucionar a la salida del estado actual al siguiente



2.3.4. Repaso: Biestables


- Clasificación del biestable por su sincronismo
 - Asíncrono (latch)
 - > Síncrono:
- Por nivel
- Por flanco (flip-flop)
- Clasificación según las entradas de datos (FF síncronos):
 - S-R: entradas de puesta a 1 (S, set) y puesta a 0 (R, reset)
 - > J-K: entradas de puesta a 1 (J, set) y puesta a 0 (K, reset)
 - D: entrada de datos (D)
 - > T: entrada de inversión o basculamiento (toggle)




2.3.4. Repaso: Flip-Flop D

Atendiendo a las entradas:

1. Flip-Flop D básico




- 2. Flip-Flop D con señales de control (RESET, SET, ENABLE):
 - RESET asíncrono
 - ENABLE síncrono





2.3.5. Descripción VHDL de FF tipo D

Flip-Flop D Básico



CLK	D	Q(t+1)
\uparrow	0	0
\uparrow	1	1
Resto	X	Q(t)






Flip-Flop D Básico


```
Entity FFD Basic is
    Port ( D : in STD LOGIC;
           CLK : in STD LOGIC;
             Q : out STD LOGIC);
end FFD Basic ;
architecture Behavioral of FFD Basic is
begin
  process (CLK)
  begin
      if rising edge(CLK) then
                 Q<=D; // Sentencia síncrona
      end if;
  end process;
end Behavioral;
```

Flip-Flop D Básico





Flip-Flop D con entrada de habilitación (Enable síncrono)



CLK	ENABLE	D	Q(t+1)
\uparrow	1	0	0
\uparrow	1	1	1
\uparrow	0	Χ	Q(t)






Flip-Flop D con entrada de habilitación (Enable síncrono)


```
Entity FFD E is
    Port ( D : in STD LOGIC;
            CLK : in STD LOGIC;
          ENABLE : in STD LOGIC;
            Q : out STD LOGIC);
end FFD E ;
                                          Al mantener en la lista de sensibilidad
architecture Behavioral of FFD E is
                                          solo la señal CLK, se consigue que la
begin
                                          entrada ENABLE solo se analice
  process (CLK)
                                          cuando llegue el flanco activo de reloj
  begin
                                          (sincronizado)
        if rising edge(CLK) then
               if (ENABLE='1') then
                                         Sentencias síncronas
                     O \leq D;
               end if:
       end if;
  end process;
end Behavioral;
```

Flip-Flop D con entrada de habilitación (Enable síncrono)






Flip-Flop D con entrada de puesta a cero (Reset asíncrono)



CLK	RESET	D	Q(t+1)
\uparrow	0	0	0
\uparrow	0	1	1
Resto	1	X	0






Flip-Flop D con entrada de puesta a cero (Reset asíncrono)


```
entity FFD R is
    Port ( D : in STD LOGIC;
            CLK : in STD LOGIC;
            RESET: in STD LOGIC;
            Q : out STD LOGIC);
end FFD R ;
architecture Behavioral of FFD R is
begin
                                             Se incluye la entrada RESET,
  process (CLK, RESET)
                                              por tanto un cambio en ella o
  begin
                                             en CLK inician el PROCESS
       if RESET='1' then ←
                Q \le 10';
                                              La construcción con
                                                                  IF
       elsif rising edge(CLK) then
                                              establece la prioridad
                                                                   de
                Q \leq D;
                                              RESET sobre CLK.
       end if;
  end process;
end Behavioral;
```

Flip-Flop D con entrada de puesta a cero (Reset asíncrono)






Flip-Flop D completo (Reset asíncrono y Enable Síncrono)



```
entity FFD is
    Port ( D : in STD LOGIC;
            CLK : in STD LOGIC;
           ENABLE : in STD LOGIC;
            RESET: in STD LOGIC;
            Q : out STD LOGIC);
end FFD;
architecture Behavioral of FFD is
begin
                                        Solo CLK y RESET aparecen en la
  process (CLK, RESET) ←
                                        lista de sensibilidad.
  begin
       if RESET='1' then
              Q<= \0';
       elsif rising_edge(CLK) then
              if ENABLE='1' then
                                        ENABLE se establece como
                                        síncrono y permite
              end if:
                                        actualización ó no de Q.
        end if;
  end process;
end Behavioral;
```





2.3.6. Sincronización de entradas. Ejemplo: Detector de flancos

Proyecto15. Diseño de circuito secuencial que detecte una transición de "0" a "1" en la entrada (Push) . Cuando se detecte el flanco positivo la salida(Pulse) tomará el valor "1".

Nombre del Proyecto: **Proyecto15**

Nombre del fichero y de la entidad VHDL: RisingEdge

- Entradas: Reset, Push, Clk

- Salidas: Pulse

	Push en t-1	Push en t	Salida Pulse
F1	0	0	0
Flanc positiv	0	1	1
Poortin	1	0	0
	1	1	0





Detector de flancos positivos (Fallos al no sincronizar la entrada Push)

```
-- SEQUENTIAL CIRCUIT
  -- Stores Previous Push (FFD)
  StorePrevPush:process (CLK, Reset)
                                         Almacena la entrada Push para actuar
  begin
    if Reset='1' then
                                         después como Previous Push. Es un bit
      PreviousPush<='0';
                                         que puedo guardar en un FFD.
    elsif rising edge (CLK) then
      PreviousPush <= Push:
     end if:
  end process;
                                                            La sentencia de asignación a Pulse
-- COMBINATIONAL CIRCUIT
                                                            se ejecuta cuando haya un
                                                            cambio en las entradas presentes
  Pulse<='1' when PreviousPush='0' and Push='1'
                                                            en la asignación: PreviousPush y
    else '0';
                                                            Push
end Behavioral;
```




Detector de flancos positivos (Fallos al no sincronizar la entrada Push)








Detector de flancos positivos (Entrada registrada)





Detector de flancos positivos (Entrada registrada)


```
architecture Behavioral of RisingEdge is
 signal RegisteredPush: std logic; -- To avoid async. input
 signal PreviousPush: std logic; -- To store "Push"
Begin
SEQUENTIAL CIRCUIT
-- Syncronizes the input "Push"
SincPush:process (CLK, Reset)
begin
 if Reset='1' then
       RegisteredPush<='0';</pre>
 elsif rising edge(CLK) then
        RegisteredPush<= Push;</pre>
 end if:
end process;
```





Contadores binarios

Circuito secuencial que genera una secuencia ordenada de salidas que se repite en el tiempo. Cuentan flancos de reloj.



<u>Tipos de contadores según el sincronismo</u>

- Síncronos: todos los biestables que lo componen comparten la misma señal de reloj
- > Asíncronos: no todos los biestables comparten la misma señal de reloj.



Contadores binarios síncronos


Tipos de Contadores según la cuenta (1/3)

- ➤ Ascendente → cuenta completa y creciente (De 0 a 2ⁿ -1)
- \rightarrow Descendente \rightarrow cuenta es completa y decreciente (De 2^n -1 a 0)
- > Reversible: la cuenta puede ser ascendente o descendente en función de una entrada de control.

$$UP \rightarrow 0,1,2,3,0,1,2,3....$$

DOWN
$$\rightarrow$$
 3,2,1,0,3,2,1,0.....


En cualquier momento es posible cambiar el sentido de la cuenta (UP/DOWN).






Contadores binarios síncronos

Síncrono ascendente




Contadores binarios síncronos



Contadores binarios síncronos

Tipos de Contadores según la cuenta


Con Precarga: habilita la carga de un dato de n bits en el contador para contar a partir de él (carga síncrona). Incluye una entrada LOAD para activar la carga y la entrada del DATO.





Contadores binarios síncronos

Contador con precarga






Contadores binarios síncronos

Tipos de Contadores según la cuenta(3/3)

➤ De Módulo 2ⁿ -1: no realiza la secuencia completa de cuenta, esto es no va de 0 a 2ⁿ -1 ó viceversa. Requiere de lógica combinacional adicional.

P.e.: La secuencia puede ser, en el caso de n=4, solo de 0 a 9, ó de 10 a 15






2.3.7. Contadores: Divisor de frecuencia

Contadores binarios síncronos (Aplicaciones)

Permite crear una frecuencia de reloj menor que la de referencia (P.e: de 10ns * 6 =60 ns)

- No es necesario usar sus salidas Q. <u>No deben usarse</u> como nueva señal de reloj
- Se usa una única salida que avisa del fin de la cuenta establecida.





2.3.8. Descripción VHDL de Contadores

2.3.8. Descripción VHDL de contadores

```
entity Counter 4 is
    Port ( CLK : in STD LOGIC;
           Reset : in STD LOGIC;
           Enable : in STD LOGIC;
           Q : out STD LOGIC VECTOR (3 downto 0));
end Counter 4 ;
architecture Behavioral of Counter 4 is
   signal CUENTA: unsigned (3 downto 0) > -- Señal donde se acumu
                                              --la cuenta
begin
       process (CLK, Reset)
       begin
               if Reset ='1' then -- reset asincrono
                       CUENTA <= "0000";
               elsif rising edge (CLK) then
                       if Enable='1' then
                             CUENTA <=CUENTA +1;
                       end if:
               end if;
       end process;
Q <= std logic Vector(CUENTA) > -- asignación al puerto de salida el
                       -- valor de la señal CUENTA. Conversión.
end Behavioral;
```

Concepto:


"Permite generar una señal de reloj de frecuencia inferior a la ofrecida por el CLK de sistema".

Aplicaciones:


- 1.- Controlar la entrada Enable de los elementos secuenciales de un sistema que deban funcionar/actualizarse a un "ritmo" inferior al reloj del sistema.
- 2.- Crear un CLK_de sistema de inferior frecuencia



Aplicación 1: Control de Enable









2.3.9. Descripción VHDL de un divisor de frecuencia

```
architecture Behavioral of Clk 1Hz is
 constant IndCount: integer )=50000000; -- Número de ciclos de CLK a contar.
  signal Count: integer range 0 to EndCount; -- Subrango para contar de 0 a 50 mill.
begin
 process (CLK, RESET)
 begin
    -- RESET pone a 0 el contador y la señal de salida
    if RESET='1' then
          Count <= 0;
          Out 1Hz <='0';
    -- Mantiene a 0 la salida hasta que transcurren 5000000 ciclos
    -- entonces asigna '1' a la salida durante un ciclo de CLK
    elsif rising edge(CLK) then
      if Count = EndCount -1 then -- Si ya ha contado 50.000.000 ciclos de CLK
                                      -- Pone el contador a 0
          Count <= 0;
                                       -- Manda un '1' durante un ciclo de CLK
          Out 1Hz <='1';
      else
          Count <=Count +1;
                                       -- Si no ha llegado al final de la cuenta
                                       -- incrementa la cuenta de ciclos
                                       -- Mantiene la salida a '0', no hay pulso.
          Out 1Hz <='0';
      end if:
    end if;
   end process;
 end Behavioral;
```

Tema 2.2. (T.35)



Tipos de datos en VHDL: integer

Tipos de datos: INTEGER (Predefinido VHDL)

- ☐ Está incluido en el lenguaje VHDL, en la librería Standard (Invocado por defecto en cualquier módulo VHDL).
- Enteros positivos y negativos si no se define un subrango.

$$[-(2^{31}-1), +(2^{31}-1)] = [-2.147.483.647, +2.147.483.647]$$

- Para usarlo en síntesis es recomendable definir un subrango.
 - signal Entero: integer range -2 to 12;
- Se recomienda usar solo para constantes




Tipos de objetos en VHDL: constantes

Tipos de <u>objetos</u> de datos en VHDL para síntesis

Constantes

- Se pueden declarar en cualquier ámbito (arquitectura)
- ☐ Similar a una constante "software"
- ☐ Su uso es interesante cuando se prevé la reutilización del módulo
- ☐ Hacen más claro el código






2.3.9. Parpadeo de un LED. Versión Behavioral (Dos procesos)

```
architecture Behavioral of BlinkLED_Behavioral is
 constant EndCount: integer :=50000000; -- Ciclos a contar.
 signal Count: integer range 0 to EndCount;
 signal out 1Hz: std logic; -- Salida del Counter Process
 signal CLK_1Hz: std_logic; -- Salida del FFTProcess
begin
-- COUNTER PROCESS
Counter: process (CLK, RESET)
 begin
  if RESET='1' then
   Count <= 0:
   Out 1Hz <='0':
  elsif rising_edge(CLK) then
   if Count = EndCount-1 then -- Si ya ha contado 50.000.000
                                      ciclos de CLK
    Count \leq 0;
                 -- Pone el contador a 0
    Out 1Hz <='1'; -- Manda un '1' durante un ciclo de CLK
   else
    Count <=Count+1; - Si no ha llegado al final de la cuenta
                         - incrementa la cuenta de ciclos.
    Out_1Hz <='0'; -- Mantiene la salida a '0', no hay pulso.
   end if:
  end if;
end process;
```

Proyecto21. Módulo BlinkLED_Behavioral




2.3.9. Parpadeo de un LED. Versión Behavioral (Dos procesos)






Aplicación 2: Reloj de menor frecuencia





Aplicación 2: Reloj de menor frecuencia para conectar al CLK sistema

Proyecto21: Hacer parpadear un LED. Añadiremos a este proyecto un tercer módulo denominado BlinkLED_1Process.





BIBLIOGRAFIA

- Free range VHDL. Bryan Mealy, Fabrizio Tappero. (Creative Commons). http://www.freerangefactory.org (Mayo 2013)
- Diseño de circuitos digitales con VHDL (URJC)

