Compendio de Microarquitectura: Pipeline MIPS de 5 Etapas y Hazards

Arquitectura de Computadoras (Ciclo V)

Aporte de: Lucía Arismendi - Ciencias de la Computación | Revisión y Validación Estudiantil Aprobada

MATERIAL OFICIAL VERIFICADO • ACCESO LIBRE PARA ESTUDIANTES UTP

1. Las 5 Etapas del Procesador Segmentado MIPS

IF (Instruction Fetch): Lectura de la instrucción de memoria con PC.
ID (Instruction Decode): Decodificación de instrucción y lectura de registros.
EX (Execute): Operación de la ALU o cálculo de dirección efectiva.
MEM (Memory Access): Lectura o escritura en memoria de datos.
WB (Write Back): Escritura del resultado en el banco de registros.

2. Clasificación de Riesgos (Hazards) y Soluciones

Estructurales: Múltiples instrucciones compiten por el mismo recurso de hardware (solución: memorias separadas de datos e instrucciones Harvard).
De Datos: Una instrucción depende del resultado de una previa aún no completada (solución: Forwarding / Bypassing o inserción de burbujas stall).
De Control: Decisiones de salto condicional (branch) cuyo destino aún no se conoce (solución: predicción de saltos estática/ dinámica o branch delay slot).