
# **Z-80 CPU (ZILOG)**

#### CARACTERÍSTICAS:

- ♦ El set de instrucciones contiene 158 instrucciones. Están incluidas las 78 instrucciones del 8080 y se mantiene la compatibilidad de software con el 8080.
- ♦ Reloj de 8, 6, 4 y 2.5 MHz. Para el Z80H, Z80B, Z80A y Z80 CPU, resultando una rápida ejecución de instrucciones con la consecuente transferencia elevada de datos.
- ♦ El extenso set de instrucciones incluye operaciones con palabras, bit, byte y cadena de caracteres. Búsqueda y transferencias de bloques a la vez mediante indexado y direccionamiento relativo, resultando el más competente y poderoso procesador de datos en la industria de los microcomputadores.
- ♦ El microprocesador Z80 y la familia asociada de periféricos controladores pueden ser enlazados por un sistema vectorizado de interrupciones. Este sistema podría ser Daisy-Chained que permita la implementacion de un esquema de interrupciones prioritario, se requiere poca lógica adicional para el acoplamiento.
- Set duplicado de registros de banderas y de propósito general.
- ♦ Dos registros índices de 16 bits.
- ♦ Contador de refresco de memoria dinámica.

#### **DESCRIPCION GENERAL**

Los registros internos contienen 208 bits de memoria lectura/escritura que son accesibles por el programador. Estos registros incluyen 2 sets de 6 registros de propósito general, los cuales podrian ser usados individualmente como registros de 8 bits o como pares de registros de 16 bits.



Además tiene dos sets registros acumulador y de bandera. Un grupo de instrucciones de intercambio que hacen que el registro principal o alternativo sean accesibles al programador. El set alternativo permite operaciones en modo foreground- background o podría ser reservado para respuesta muy rápida de interrupciones.

El Z80 ademas contiene un Stack Pointer, contador de programas, 2 registros índices, un registro de refresco (contador), y un registro de interrupciones.


La CPU es fácil de incorporar en un sistema, puesto que requiere una simple fuente de energía de 5 volt.

## FAMILIA DEL MICROPROCESADOR Z - 80

Zilog tiene diseñado cinco componentes que proporcionan un vasto soporte para el microprocesador Z-80. Estos son:

- PIO (Paralled Input / Output), opera en ambos modos de transferencia: de datos I / O (con hand shake), y en el modo bit (sin hand shake).
   El PIO podría ser configurado como interfaz con dispositivos periféricos paralelos standard como impresoras y teclados.
- CTC (Counter / Timer Circuit).
- DMA (Controlador de acceso directo a memoria), proporciona una puerta bidireccional
  para operaciones de transferencia de datos y tiene la facultad de terminar la trayectoria
  de datos como resultado de un acuerdo preestablecido.
- SIO (Serial Input / Output Controller), ofrece dos canales, capaces de operar en una variedad de modos programables, para ambos es síncrona y asíncrona la comunicación, incluyendo Bi – Sync y SDLC.
- DART (Dual Asynchonous Receiver / Trasmitter), dispotivo que provee comunicación serie asíncrona a bajo costo. Tiene dos canales y una interface de control de modem completa.

## REGISTROS DE LA CPU



La figura 4 muestra tres grupos de registros dentro de la CPU Z – 80:

• El primer grupo consiste de un set duplicado de registros de 8 bit: un set principal y un set alternativo. Ambos set constan de: registro acumulador, registro de banderas y seis registros de propósito general. La transferencia de datos, entre estos sets duplicados de registros, se efectúa mediante el uso de instrucciones de intercambio. El resultado es velocidad de

- respuesta para interrupciones e implementación fácil y eficiente de técnicas versátiles de programación como procesamiento de datos background-foreground.
- El segundo grupo de registros consiste de 6 registros con funciones asignadas. Estos son: I (registro de interrupción), R (registro de refresco), IX e IY (registros índices), SP (Stack Pointer) y el PC (contador de programa)
- El tercer grupo consiste de 2 flip-flops de estado de interrupciones, mas un par adicional de flip-flops. los cuales ayudan a identificar el modo de interrupción en un determinado momento.

La tabla 1 provee información adicional de estos registros.

Tabla 1 – Registros de la CPU

Registro	Longitud	Comentario
	en bits	
A,A' Acumulador	8	Almacena un operando ó el resultado de una operación.
F,F' Banderas	8	Ver set de instrucciones.
B,B' De propósito general	8	Puede ser usado individualmente o junto con C formando un
		registro de 16 bits.
C,C' De propósito general	8	Ver B.
D,D' De propósito general	8	Puede ser usado individualmente o junto con E formando un
		registro de 16 bits
E,E' De propósito general	8	Ver D.
H,H' De propósito general	8	Puede ser usado individualmente o junto con L formando un
	_	registro de 16 bits
L,L' De propósito general	8	Ver H.
		Nota. Los sets (BC), (DE) Y (HL) se combinan de la siguiente
		manera:
		B-Byte mas significativo. C-Byte menos significativo
		D-Byte mas significativo. E-Byte menos significativo.
		H-Byte mas significativo. L-Byte menos significativo
I Registro de interrupción.	8	Almacena los 8 bits más significativos de la dirección de
	_	memoria para procesamiento de interrupciones vectorizadas.
R Registro de refresco.	8	Provee, en forma transparente, el refresco de memorias
		dinámicas. Este registro se incremente automáticamente y se
		coloca en el bus de direcciones durante cada ciclo de
IX D	1.6	búsqueda de instrucción.
IX Registro índice.	16	Usado para direccionamiento indexado.
IY Registro índice.	16	Usado para direccionamiento indexado.
SP Apuntador de pila.	16	Contiene la dirección de la parte superior de la pila. Ver push
PC C + 1 1	1.0	o pop en el set de instrucciones.
PC Contador de programa.	16	Contiene la dirección de la próxima instrucción.
IFF <sub>1</sub> -IFF <sub>2</sub>	Flip-flops	Toman los valores 1 ó 0 (set o reset) para indicar el estado de
D.G. D.G.	771: CI	interrupción. Ver fig. 4
IMFa- IMFb	Flip-flops	Indican el modo de interrupción. Ver fig. 4.

## INTERRUPCIONES: OPERACIÓN GENERAL

La CPU acepta dos señales de interrupción de ent<u>rada</u>: NMI y INT. La NMI es la no enmascarable y tiene la mas alta prioridad. La INT es una interrup<u>ción</u> de menor prioridad y requiere ser habilitada por software para poder operar. INT puede ser conectada a múltiples dispositivos periféricos en una configuración wired-or.

El Z80 tiene un modo de respuesta único<u>par</u>a el servicio de interrupción no enmascarable. La interrupción enmascarable INT, tiene disponible tres modos de respuesta programable:

- Modo 0: Similar a microprocesador 8080
- Modo 1: Servicio de interrupción de periféricos para uso con sistemas que no sean 8080/Z80.
- Modo 2: Esquema de interrupción vectorizada, usualmente Daysy chayned para uso de dispositivos periféricos compatibles y de la familia Z80.

La CPU interrumpe el servicio muestreando las señales  $\overline{\text{NMI}}$  e INT en el flanco de subida del último pulso de reloj de una instrucción, luego el proceso de atención de interrupción depende del tipo de interrupción que fue detectada. Los detalles sobre la respuesta a interrupciones se muestran en la sección de diagramas de tiempo de la CPU.

## Interrupción no enmascarable (): NMI

Las interrupciones no enmascaradas no pueden ser deshabilitadas por programas de <u>cont</u>rol y por lo tanto serán aceptadas en cualquier momento por la CPU.

NMI es generalmente reservada solo para atender tipo de interrupciones de muy alta prioridad, tal como cerrar ordenadamente después que una falla de alimentación fue detectada.

Después del reconocimiento de la señal NMI (suponiendo BUSREQ no activa) la CPU salta para reiniciar al la dirección 0066H. Normalmente el software de inicio guarda en esta dirección la rutina de servicio de interrupción.

## Interrupción enmascarable (INT):

Independientemente del modo de interrupción elegido por el usuario, el Z-80 responde a la entrada de una interrupción enmascarable siguiendo un mismo ciclo de tiempo.

Después que la interrupción ha <u>sido detec</u>tada por la CPU (suponiendo que las in<u>ter</u>rupciones están habilitadas y BUSR<u>EQ es</u> no activo) c<u>omienz</u>a un ciclo especial (M1) <u>de</u> búsqueda en el cual se activa <u>IO</u>RQ ( en vez de MREQ, como en un ciclo normal M1) ,además este ciclo especial M1 va prolongado automáticamente por dos \_\_\_\_\_\_estados WAIT, para permitir el tiempo necesario de reconocimiento de solicitud de interrupción.

## Operación de interrupcion en modo 0

Este modo es similar al procedimiento de servicio de interrupción del microprocesador 8080. el dispositivo que interrumpe coloca una instrucción en el bus de datos, esta es normalmente una instrucción de reinicio, la cual realizará una llamada para seleccionar una de la ocho posiciones de reinicio en la pagina cero de memoria. Distinto al 8080, la CPU Z – 80 responde a la instrucción de llamada con un solo ciclo de reconocimiento de interrupción seguido de dos ciclos de lectura de memoria.

## Operación de interrupción en modo 1

La operación e modo 1 es muy similar al de NMI. La principal diferencia es que el modo 1 de interrupción tiene solo una dirección de reinicio, 0038H.

## Operación de interrupción en modo 2

Este modo de interrupción a sido diseñado para utilizar mas eficientemente la capacidad del microprocesador Z-80 junto con la familia de periféricos asociados. El dispositivo que interrumpe selecciona la dirección de comienzo de la rutina de interrupción.

Esto lo hace colocando un vector de 8 — bits en el bus de datos, durante el ciclo de reconocimiento; la CPU forma un puntero usando estos 8 bits como los más bajos y el contenido del registro I como los 8 bits mas altos, este (puntero) apunta a una entrada de una tabla de direcciones de rutinas; la CPU entonces salta a la rutina que esta en esa dirección.

Esta flexibilidad en la selección de la dirección de rutinas, permite a los dispositivos periféricos usar distintos tipos de rutinas; estas rutinas pueden ser ubicadas en cualquier posición disponible de memoria. Puesto que el dispositivo que interrumpe proporciona el byte inferior del vector de dos byte, el bit 0 (A) debe ser cero.

## Prioridad de las interrupciones (Interrupciones anidadas y Daisy chaining)

En una configuración daisy-chain, la prioridad de interrupciones de cada dispositivo periférico es determinada por la ubicación física del mismo, cada dispositivo tiene una línea de entrada de habilitación de interrupciones (IEI) y una línea de salida de habilitación de interrupción (IEO), la cual se conecta al siguiente dispositivo de menor prioridad. El primer dispositivo en la configuración (Daisy Caín) tiene su entrada IEI conectada a un nivel alto, este es el que tiene la más alta prioridad, y a cada dispositivo subsiguiente le corresponde una menor prioridad. Este arreglo le permite a la CPU seleccionar la interrupción de mayor prioridad entre varios periféricos que interrumpan simultáneamente; el dispositivo que interrumpe deshabilita la línea IEO del próximo dispositivo de menor prioridad hasta que este (el de menor prioridad) haya sido atendido, después de la atención la línea IEO se levanta, permitiendo a los periféricos de menor prioridad que soliciten atención o interrupción.

## Operación de habilitar / deshabilitar interrupciones

Los dos Flip – Flops, IFF<sub>1</sub> y IFF<sub>2</sub>, se usan para indicar a la CPU el estado de interrupción. La operación de los dos Flip – Flops se describe en la tabla 2. para mas detalles remitirse a Z-80 CPU Technical Manual y Z-80 Assenbly Language Manual.

Actino	IFF <sub>1</sub>	IFF <sub>2</sub>	Comments
CPU Reset	0	0	Maskable interrupt
			INT disabled
DI instrucción execution	0	0	Maskable interrupt
			INT' disabled
EI instrucción execution	1	1	Maskable interrupt
			INT' disabled
LD A, I instrucción execution	•	•	IFF <sub>2</sub> $\rightarrow$ Parity Flag
LD A, R instrucción execution	•	•	IFF <sub>2</sub> Parity Flag
Accept NMI'	0	•	Maskable interrupt
			INT' disabled
RETN instrucción execution	IFF <sub>2</sub>	•	IFF <sub>1</sub> IFF <sub>2</sub> at
			completion of an NMI'
			service routine

#### SET DE INSTRUCCIONES

El microprocesador tiene una de las más potentes y versátiles sets de instrucciones que cualquier microprocesador de 8 bits. Este incluye operaciones singulares tal como el movimiento de un bloque, lo cual permite transferencia de datos, rápidos y eficientes, dentro de la memoria o entre la memoria y una I/O. También permite operaciones sobre cualquier posición de la memoria.

A continuación se da un resumen de set de instrucciones, el cual muestra el lenguaje mnemónico assembler, la operación, los estados de bandera y comentarios sobre cada instrucción.

Las instrucciones se dividen en las siguientes categorías:

- Carga de 8 bits.
- Carga de 16 bits.
- Intercambio, transferencia y búsqueda de bloques.
- Operaciones aritméticas y lógicas de 8 bits.
- Aritméticas de propósito general y control de CPU.
- Operaciones aritméticas de 16 bits.
- Solución y desplazamiento.
- Bit set, reset y operaciones de testeo.
- Saltos (jumps).

- Llamadas, retornos y reinicios.
- Operaciones de entrada y salida.

Se implementa una variedad de *modos de direccionamiento* que permiten una rápida y eficiente transferencia de datos entre varios registro, ubicaciones de memoria y dispositivos de I/O. Estos modos de direccionamiento son:

- Inmediato.
- Inmediato extendido.
- Pagina cero modificado.
- Relativo.
- Extendido.
- Indexado.
- Registro.
- Registro indirecto.
- Implícito.
- Bit.

Tablas de los grupos de sets de instrucciones y del resumen de operaciones de banderas

	Symbolic				Fla	ge					Opcod	•		No. of	No. of M	No. of T		
Mnemonic	Operation	S	Z		H		PΛ	N	C	76	543	210	Hex	Bytes	Cycles	States	Com	mente
LD r, r'	1-1'	•		×	•	x	•	•	•	01	r	r.		1	1	4	41'	Reg
LD r, n	r = n			×		X			٠	00		110		2	2	7	200	В
											+-n						001	C
LDr. (HL)	1+(HL)	٠		×	٠	X		٠	*	01		110		1	2	7	010	D
LD c (IX+d)	1 (IX + d)	٠		X		X		•		11	011	101	DD	3	5	19	011	Ε
										0.1	e,	110					100	H
											d	000000					101	L
LDr. (Y+d)	$r \leftarrow (lY + d)$			X		X				11	111	101	FD	3	5	19	111	A
										01		110						
											-d-	1						
LD (HL), r	(HL) r		•	×		X		•	٠	01	110	r		1	5	7		
LD (IX + d), r	(IX+d) -r			X		X		•		11	011	101	DD	3	5	19		
										01	110							
											-d-							
LD (IY + d). r	(IY+d) -r			X		X		٠		11	111	101	FD	3	5	19		
										01	110	1						
											+d-							
LD (HL), n	(HL) - n			Х	•	X		٠	•	00	110	110	36	2	3	10		
											-n-							
LD (IX + d), n	(IX+d) - n			X		X				11	011	101	DD	4	5	19		
										00	110	110	36					
											+d-							
											+n+							

THE PART OF SHIP OF SHIP WAY	Symbolic	Mo'T	Fre !	100	Fle	ne.	A	dia.	44.4	17.64	Oncod		f-arms	27 M		Acres 14	0 0		10 0	TAN	200	3 2 3 3 4 5	1
Mnemonic	Operation	S	z	100	н.		P/V	N	C	.78	543	210.	Hex	В	yte	8 (	Cycl	es -	State	S Con	nmen	its.	97
LD (IY+d), n	(IY+d) + n	Water Tie		x		×	•			111	111	101	FD		4	1	5	1.0	19	i 4.			.5
The Lord SATE TO	A SALES	* * * *			150	1			. 3	00		110	36	٠.,	1		-		210			11	
4	to tright a second		3	-	10	3				1	+d-	1000		-	Š	1878							200
	977	100	٠.	100		18	3 (4			1 "	-n-	100	6:	,	٧	. 1	f			1024		-17:4	13
LD A. (BC)	A - (BC)			X		X				.00	001	010	QA	14.77	1	• .	2		7	13	••		1
LD A, (DE) '	A + (DE)			X		X	•	•	•	00	011	010	1A		1		. 2		7	200	+		
LDA, (nn)	A + (nn)	. •		X		X				00	111	010	3A		3		4	oa e	13		5720		
4		200			3		1	4	14	11 1			- · · ·	*	3			- 11		9 1		1 :40	
		.)		100	-		8			9 :	+n+	1		1000	- 10		1				- 197		
LD (BC), A	(BC) + A .			X		X	•	٠	•	00	.000	010	02		1	9	2		7	Targets		(1) (1) - 100	
LO (DE), A	(DE) - A			X		×		•	•	00	010	010	12	147	-1	•	2		7			* 47.1	
LD (nn), A	(nn) - A			X		х	•	•		00	110	0101	32	*	3		4	4	13	6.61.24		19-17	15
								4			+n-		100	ě.	. 3		, and			437			
											+n-												
LD A.I	A - 1	1		X	0	Х	IFF	0	•	11	101	101	ËD		2	٠.	2		9				
		ii.								01	010	111	57								-		
LDAR	A+R		#	X	0	X	IFF	0	٠	11	101	101	ED	-471	2		2		9				
										01	011	111	5F	-									
LDI, A	I ← A			X	•	Χ	•			11	101	101	ED		2		2		9				
										01	000	111	47	040							-00	(2)	
LDR, A	R-A		•	X		X		•		11	101	101	ED		2		2		9				
										01	001	111	4F							100			

NOTE: IFF, the content of the interrupt enable flip-flop, (IFF<sub>2</sub>), is copied into the P/V flag.

## ----16-BIT LOAD GROUP

Mnemonic	Symbolic Operation	s	z		Fle	gs	PΛ	N	С		Opcod 543		Hex		No. of M Cycles		Com	ments
LD dd, nn	dd ← nn	•	•	х	•	х	•	٠	٠	00	dd0	001	17	ż	3	10	đđ	Pair
											+- N -+		٠				00	BC
											+n-+						01	DE
_DIX. nn	IX ← nn			×	٠	X				11	011	101	DD	4	4	14	10	HL
										00	100	001	21				11	SP
									.00		+n+				2			
											-n-							
LD IY, no	iY + no	•		×	٠	X	•	٠	٠	11	111	101	· FD	4	4	14		
										00	100	001	21					
(6)											+n+							
	21 00									- 3	-n-		10					
DHL (nn)	$H \leftarrow (nn+1)$			X	•	X				00	101	010	2A.	3	5	16		
	L + (nn)										<b>+</b> n+							
											+n+							
Ddd, (nn)	$dd_H \leftarrow (nn + 1)$		•	X	•	X		•		11	101	101	ED	4	6	20		
5 300	dd <sub>L</sub> + (nn)									01	dd1	011					e e	
											n						-	
	17.14																	

NOTE: (PAIR)<sub>H</sub>, (PAIR)<sub>L</sub> refer to high order and low order eight bits of the register pair respectively, e.g., BC<sub>L</sub> = C, AF<sub>H</sub> = A.

128 March Charles In Theorem 12

	2/4/2/15	(C		4.4							**************************************		de talle	9	essous in a	120	(1.55	Agrin.	
Mnemonic	Symbolic	S	Z		H	ge	P/V	N.	C.	76	Opcoo	210	Hex	No. of Bytes	No. of M Cycles	No. of T	Con	nments	- 14 e
LDIX (nn)	X <sub>H</sub> ← (nn+1)	•	•	X	•	X	•	•	• :	11	011	101	DO	4	. 6 .	20 .		***	
F163-4	1912 1910 #						5.7		12.7		),101.	010	2A 1				258	20	
LDIY, (nn)	(Y <sub>H</sub> ← (nn+1)					¥			ું	11	111	101	FD	4		20		, n	
	- IY <sub>L</sub> (nn)			^	7	î	1	9	•	00	101	010	2A	4		20	103550		
	10 - 1			ŧ,	. 7	- 4	123	1-			-n-	0.2724		-	ğ %	100	.,	r 1	104.
9-20-0-00-00-0	V0000000000000000000000000000000000000									75110	+n-	•				B _ 3"	-		
LD (nn), HL	(nn+1) - H	•	•	×	•	×	· v	•	•	00		010	22	3	5	16			
* 10 10	(nn)L				: 3				. 7			8				24.82		55	
LD (nn), dd	(nn+1) +-dd <sub>N</sub>			x		x				11	101	101	ED	4	6	20		12.00	75.X
20 (11), 50	(nn) - ddi			0		•	1 .			01		011	555	, S				+	
			3								+n-				3	20 gre			
LD (nn), IX	(nn+1) ← (X <sub>H</sub>			x	•	x				11	011	101	00	4	6	20			
CO (ray, ne	(nn) + IX <sub>L</sub>		. e.s	**		**				00		010	22	157					
		-										•6							
10/		re-	-20	u	VI.285	v	522 5		201		-0-								
LD (nn), IY	(nn+1) ← IY <sub>H</sub> (nn) ← IY <sub>L</sub>		•	^	•	^	•	•	•	11.	111	010	FD 22	4	6 -	20			
	then									Ų.	+ n →	010					-		
									41.		+n→		- 100		11-61-5				
LD SP, HL	SP+HL	٠	•	x	•	X			•	11	111	001	F9	,	1	6			
LD SP, IX	«SP ← IX	•	٠	X		X				11	011	101	DD	2	2	70			
	5220 (State)									11	111	001	F9						
LDSP,IY	SP - IY	•	•	X		X	•			11	111	101	FD	2	2	10			
PUSHag	(SP-2) + cq.			v		×				11	111 qq0	101	F9	1	3	11	00	Pair BC	-
- 501194	(SP - 1) - qq <sub>H</sub>	581	35.30		98	^	· 8	e.	355	3.2	્યુવળ	1971		e.k	4	:.EE	C1	DE -	
	SP → SP - 2								55								10	HL	
PUSHIX .	(SP - 2) + IX			x	٠	X			٠	11	011	101	00	2	4	15	11	V:	
	(SP - 1) + IXH									11	100	101	E5						
PUSHIY	SP - SP - 2 (SP - 2) + iY			x	•	¥				11	111	101	FD	2	40	15			
. Contin	(SP - 1) - 1Y 1 SP - SP - 20	_		^		ி	(0)				100			•	*	,,,			
POP gg	qq <sub>H</sub> = (SP+1)			x	٠	x				11	Сор	001		1	3	10	1		
	qqL + (SP)					72			100	20	440			10	<b>5</b> 8			18	0.7
POPIX	SP → SP +2 IX <sub>H</sub> ← (SP+1)			×		x				11	011	101	00	2	4	14			
- OF IX	IX, - (SP)	***	•	^	-	^	- '			11	100		E1	-	41	14			
81.83.89	SP + SP +2			00	f ij					5.5	,,,,,,		.000						
POPIY	IYH - (SP + 1)	•	•	X	٠	х		0	•	11	111	101	FD	2	4	14			
	IYL + (SP)									11	100	001	EI						

NOTE: (PAIR)<sub>th</sub> (PAIR)<sub>th</sub> refer to high order and low order eight bits of the register pair respectively, e.g., BC<sub>1</sub> = C, AF<sub>H</sub> = A.

of the second second	Symbolic 6	12	to.	ill d	FI	ega	. V.	20	1	200	Орсо	de	200	- No. c	f No.	of M	No. of	T 44/4-1-1-1
Mnemonic	Operation	5.9	"Z	4	H	7.5	PΛ	N	C	-76	643	210	Hex	Byte	Cy	oles :	States	Comments "
EX DE, HL	DE ++ HL	en.		X	•	X		•	•	11	101	011	EB-	17.1	1 28 7 1	1	. 4	7.47
EX AF, AF	AF AF'	. •	•	X		X				1 00	001	000	.08	- 1		1	4	- No. 15
EXX	BC - BC'			X	•	X			•	. 11	011	001	D9	1	4.	1	4	Register bank
	DE - DE'	FOR	VI-	5,	1 2	. 15		. 17	4.	44.	. 24	1.00	401	Secre	1			and auxiliary
	_HL+HL4	1	Ť.						14		1.1.			110				register bank
	1.40.25	15		4		4	- 4	2.5	Her.			200	18 14	11.		-	er vie e	exchange /
EX (SP), HL	H(SP+1)	300		X	•	X	•	•		11	100	011	E3 '	1	1 1	5	_19	
4	L - (SP) -	300.0	1					3			-	7 84	The same				. Western	22
EX (SP), IX	IXH (SP + 1	) •	•	×		X	•	•	•	- 11	011	101	DĐ	- 2	, t 1	8	. 23	
**************************************	(SP)	À.				ş. <sup>3</sup>	100		15	- 11	100	011	E3		**		)	
EX (SP), IY	IYH + (SP+1	) •		X	•	X	٠.	•		11	111	101	FD-	. 5	(	5	23 -	
	IYL + (SP)				33	•	_		26	11	100	011	E3		. 90		-47.5	V.
		7					O	820		11.			- ·				1	
LDI	(DE) ← (HL)	•	•	X	0	X		0	•	11	101	101	ED	. 2	•	١.	16	Load (HL) into
77(9) 99	DE - DE + 1								18	10	100	000	AO					(DE), increment
	HL - HL+1							2										the pointers and
	BC + BC - 1									1								decrement the
20 PA - 1						115	-				·	89		(*)			18	byte counter
LOUD							(3)	9			11 II	1 100 Zivo	*******	10000				(BC)
LOIR .	(DE) (HL)	•	•	×	0	×	0	0	•	11	101	101	ED	. 2	5		21.	- IIBC ≠ 0
2	DE + DE+1						95			10	110	000	BO	2	- 4	8 3	16	If BC = 0
19	HL HL+1 BC BC 1	-		1	8 9	- 1	-	-										10
																		5.6
	Repeat until						-	. 41	V.14	el ee	10100		8502	(2001)	-0			
	BC = 0																	8
78						3	<b>a</b>											100 M
LDD	(DE) + (HL)			v	0	v	Ÿ	0		11	101	301	ED	2	- 124		16	
	DE + DE-1	0.70				^	•	•		- 33	101	000	AB	-	4		10	
	HL+HL-1										101	vvv	no					
	BC-BC-1														- 1			
						9	9											
LDDR	(DE) + (HL)			×	0	×	0	0		11	101	101	EO	2	5		21	#BC≠0
	DE + DE - 1					,,,		-		10	111	000	Ba	2	4		16	MBC = 0
	HL HL-1			į							1000	300	00	•	n 15		10	1100 - 0
-	BC-BC-1																	
-	Repeat until																38	
,	BC = 0																	
			(3)				(D)											
CPI	A - (HL)	1	Y	×		×	Y	1		11	101	101	ED	2			16	
1978/0	HL+HL+1	7.55	85	ैं	200			•	5	10	100	001	A1	888	1			
	BC+BC-1										100		100	0.00				

1. .

NOTE: 

P/V flag is 0 if the result of BC-1 = 0, otherwise P/V = 1.

P/V flag is 0 only at completion of instruction.

Z flag is 1 if A = HL, otherwise Z = 0.

Mnemo	nic	Symbolic	8	z	1.	Fla H	9.	P/V	N	C	76	543.	210	Hex	No.	of e	No. of M Cycles	No. of	T .	Comments	
-		10,000		3	-		-	0			- "										0
CPIR		A - (HL)		ĭ	x		X	ĭ	1		11	101	101	ED	2		5	21	1	BC # 0 and	,
	200	a							133			e mener		Ţ.,				10 000		A + (HL)	
		HL-HL+1	12	300				141	4.		10	110.	001	B1	. 2	- 3	4 .	16	. 1	IBC - O or	
		BC BC - 1			300											16	100			4 = (HL)	
		Repeat until							g en			The state of	1							330 0000	
		A = (HL) or	t			15				Page	1			20		-		10			-
	_8 °	BC = 0							-								25				
		100 m		3				0													
CPD		A- (HL)		Ŧ	X		X	1	1	•	11	101	101	ED	2		4	16	ar.		
	3	HL-HL-1						48			10	101	001	A9				- 22	SW.	10 W E	
		BC + BC - 1		8	3.								1136			50					+
	* * *			➂			-	0	+				100		30				1		
CPDR		A - (HL)	*	1	X		X	1	1	٠	11	101	101	ED	- 2		5	- 21		fBC ≠ 0 and A ≠ (HL)	į
		HL+HL-1									10	111	001	B9	2		4	16		BC - Oor	
		BC - BC - 1										40								4 (HL)	
	0.00	Repeat until		1																V.	
		A = (HL) or								100			4.0								
	200	BC = 0																			

NOTE: 

Ptv flag is 0 if the result of BC = 1 = 0, otherwise Ptv = 1.


Ptv flag is 0 only at completion of instruction.

Zflag is 1 if A = (HL), otherwise Z = 0.

## 8-BIT ARITHMETIC AND LOGICAL GROUP

Mnemonic	Symbolic Operation	s	z		Fla H	ge	P/V	N	C		Opeod 543		Hex	No. of Bytes	No. of M Cycles	No. of T States	Com	nents
ADD A, r	A+A+r			X	1	x	٧	0	1	10	[000]	•		1	1	4	r	Reg.
ADD A, n	A+A+n			X		X	٧	0	1	11	000	110		2	2	7	000	В
																7.	601	C
																	010	D
ADD A. (HL)	A+A+(HL)	#		X		X	٧	0		10	(00)	110		- 1	2	7	011	E
ADD A. (IX+c	) A+A+(IX+d)			X		X	٧	0		11	011	101	DD-	3	5	19	100	H
										10	000	110-	-	•			101	L
							94				+0+					30	111	A
ADD A (IY+c	(b+Y1)+A-A(			X		X	٧	0		11	111	101	FD	3	5	19		
			2							10	000	110						
											-d-							
ADC A, s	A-A+s+CY			X		X	٧	0			001						s is an	y of t, n,
SUB 4	A-A-1			X		X	٧	1			010						(HL), (	(X+d).
SEC A. s	A+A-s-CY			X	:	X	٧	1			011						(Y+0	0.8
* CMA	A-AAs	.1	1	X	1	X	P	0	٥		1.00						shows	for ADO
CR:	A-AY:			X	0	X	P	0	0		110						instru	ction. Th
XOR .	A - A+1			X	0	X	P	.0	0								indica	ted bits
OP:	A-1		1	X	ŧ	X	٧	1			111						replac	e the
											10 10						000	in the
	35																ADD I	at stov

#### 8-BIT ARITHMETIC AND LOGICAL GROUP (Continued)



NOTE: mis any of c (HL), (IX + d), (IY + d) as shown for INC, DEC same format and states as INC. Replace 100 with 101 in opcode.

## GENERAL-PURPOSE ARITHMETIC AND CPU CONTROL GROUPS

	Symbolic				Flo	90					Opcod	le :		No. of	No. of M	No. of T	
Mnemonic	Operation	s	Z		Н		P/V	N	C	79	543	210	Hex	Bytes	Cycles	States	Comments
DAA	٥	1	ŧ	x		X	P	٠	:	00	100	111	27	1	1	4	Decimal adjust accumulator.
CPL	A A	•	•	X	1	X	•	1	•	00	101	111	2F	1	1	4	Complement accumulator (one's complement).
NEG	A + D - A			Х	1	X	V	1	1	11	101	101	ED	2	2	8	Negate acc.
										01	000	100	44				(two's complement).
CCF	CY + CY	•	•	X	X	X	٠	0	1	00	111	111	3F	1	. 1	4	Complement carry flag.
SCF	CY+1	٠		X	0	X	٠	0	1	00	110	111	37	1	1	4	Set carry flag.
NOP	No operation	•		X		X				00	000	000	00	1	1	4	0.0
HALT	CPU halted			X		×				01	110	110	76	1	1	4	
DI *	IFF-0	•		X		×	٠			11	110	011	F3	1	1	4	
EI *	IFF +- 1			X		×				11	111	011	FB	1	1	4	
IM 0	Set interrupt	•		X	•	×	•	•	٠	11	101	101	ED	2	2	8	
	mode 0									01	000	110	46				
IM 1	Set interrupt	•	٠	X		×		•	٠	11	101	101	ED	2	2	8	
	mode 1									01	010	110	56				
M 2	Set interrupt	•	•	X	•	X		•	٠	11	101	101	ED	2	2	8	
	mode 2									01	011	1,10	5E				

NOTES: @ converts accumulator content into packed BCD following add or subtract with packed BCD operands. IFF indicates the interrupt enable sip-flop.

CY indicates the carry tip-flop.

★ indicates interrupts are not sampled at the end of £1 or DI.

# 16-BIT THMETIC GROUP

	Symbolic				Fla	gs					peed	e		No. of	No. of M	No. of T		8
Mnemonic	Operation	s	Z		н		P/V	N	C	76	543	210	Hex	Bytes	Cycles	States	Com	menta
ADD HL, ss	HL + HL+ss			X	X	X		0		00	ssl	001		1	3	11	ss	Reg
																	00	BC
ADCHL, ss	HI																01	DE
	HL+ss+CY	:		X	X	x	٧	0	ः	11	101	101	ED.	2	4	15	10	HL
										01	551	010					11	SP
SOC HL. 55	HL+																	
	HL-ss-CY		1	X	X	×	٧	1	:	11	101	101	ED	2	4	15		
										01	650	010						
ADDIX, pp	IX + IX + pp			Х	×	×	•	0	1	11	011	101	DD	2	4	15	pp.	Reg
372.0										01	pp1	001					00	BC
																	01	DE
																	10	(X
																	11	SP
TI,YI GGA	N - N + 11	•	•	X	X	X	*	0	+	11	111	101	FD	2	4	15	tt.	Reg.
										00	mt	001					00	BC
NC ss	55 = 55+1	٠	٠	X		X		•	٠	00	550	011		1	1	6	01	DE
INCIX	X +  X + 1			X		X				11	011	101	DD	2	2	10	10	IY
										00	100	011	23				11	SP
INC IY	1Y+1Y+1			X		X				11	111	101	PO	2	2	10		
										00	100	011	23					
DEC ss	ss + ss - 1	•		X		X		٠	٠	00	351	011		1	1	6		
DECIX	X  X - 1			X		X				11	011	101	DO	2	2	10		
										60	101	011	2B					
DEC IY	$(Y \leftarrow (Y - 1)$			X		X		٠		11	111	101	FD	2	2	10		
										00	101	011	28					

## ROTATE AND SHIFT GROUP

	Symbolic				Fla	gs				4	Opcod	e		No. of	No. of M	No. of T	
Mnemor	nic Operation	s	Z		H		P/V	N	c	76	543	210	Hex	Bytes	Cycles	States	Comments
RLCA	E1-(1+1)-)	•	•	x	0	×	•	0	1	00	000	111	07	1	1	4	Rotate left circular accumulator
RLA		•	•	X	0	X	٠	0	•	00	010	111	17	1	1	4	Rotate left accumulator
RACA	( ) ( ) ( )		٠	X	0	X	•	0	;	00	001	111	CF	1	1	4	Rotate right circular accumulator
RRA	المالية المالية	•	•	X	0	X	٠	0	#	00	011	111	1F	1	1	4	Rotate right accumulator

	Symbolic					ıgs					Opcod	0		No. of	No. of M	No. of T		-16]
olnomenM	Operation	\$	Z		Н		P/V	N	С	76	543	210	Hex	Byles	Cycles	States	Comr	nents
RLCr		•	:	x	0	x	Ρ	٥٠	1	11 00	001	011 r	СВ	2	2	8	Rotate circula registe	20
RLC (HL)		;	‡	X	0	×	P	0	1	11 00	001 000	011 110	CB	2	4	15	f 000	Peg.
RLC (IX+d)	r(HF)*(IX+4)*(IX+	ŧ	:	х	0	X	P	0	:	11 11		101	DD CB	4	6	23	001 010 011	C D E
Ng Services and the										00	[000]						001 101 111	H L A
RLC (IY+d)	)	1	1	X	0	X	P	0	*	11	111 001 d-	101 011	FD CB	4	6	23		
LIC III	(G+-{7+s}-) m+s(HL,(1X+d),(1	‡  Y+0	‡ d)	x	0	×	Р	0	•	00	(600) (010)	110					shown	and are as for
RRCm [	m = t(HL),(IX + d),(	‡ (1Y+		X	0	X	Р	0	•		(001)						new o	To form pcode e COO S with
	7 0 (eT) m-r,(HL),(iX+d),(	;  Y+	<b>:</b> d)	X	0	X	Ρ	0	ŧ		011							code.
	m = t(HL),(IX + d),(		‡ d)	X	0	X	Þ	0	;		100							
	m = c(HL).(IX + d).(			X	0	X	P	0	ŧ		101							
11.7	r→• → (ev) m = c(HL).(IX + d).(	‡  Y+		x	0	X	Р	0	•		TI	e <sup>K</sup>						
RLD 14	24 [14 ] 24	:	•	x	0	х	Р	0	٠	11 01	101 101	501 113	ED 6F	5	5	18	Rotate left and right b the acc lator ar	d etween cumu-
RED FA		•	ı	х	0	x	P	0	•	11 01	101	101 111	ED 67	2	5	18		n (HL). Intent Ipper the

Mnemonic	Symbolic Operation	s	z		Fla		PΝ	H	c		pcod 543	210	Hex	No. of Bytes	No. of M Cycles	No. of T States	Соп	ments
BIT b, r	Z-rb	х	+	х	1	x	×	0		11	001	011	Cfl	2	2	ê	r	Reg.
	CT-01-05-00-00-00-00-00-00-00-00-00-00-00-00-									01	b	ſ					000	В
BIT b, (HL)	Z + (HL) <sub>b</sub>	X	:	×	1	x	X	0		11	001	011	CS.	2	3	12	001	C
										01	b	110					010	D
OUT PURCH THE	Z+(IX+d)h	X	:	X	1	X	X	0		11	011	101	DD	4	5	20	011	E
19										11	001	011	C8				100	H
											-d-						101	L
										01	ь	110					111	A
																	b	Bit Tested
BIT b, (TY + d)h	2 +- (1Y + cho	X	4	x	1	x	X	0		11	111	101	FD	4	5	20	000	0
	CHI CHAIR	200		00.50		0.77				11	001	011	CB		447 300		001	1
											d					(0	010	2
										01	b	110					011	3
SEV b. r	r <sub>b</sub> = 1		6	X		х			٠	11	001	011	CB	2	2	8	100	4
						-				[11]	ь	1					101	5
SET b, (HL)	(HL) <sub>b</sub> +- 1			×		x				11	001	011	CB	2	4	15	110	6
						4				[11]	ь	110					111	7
SET b. (IX+d)	6X+db=1		40	x		×				11	011	101	DD	4	6	23		
										11	001	011	CB					
											d-	2						
										[1]	b	110						
SET b. (IY+d)	(0) + (0) = 1	্		x		×				11	111	101	FD	4	6	23		
52. 5.0	V									11	001	011	СВ					
											d-							
										11	ь	110						
RES b, m	mb - 0			X		X				[10]							Total	orm new
	m=r, (HL),									_							opc	ode replace
12	((X + d), ((Y + d))	):															11	of SET b, s
	77																with	10 Flags
																	and	time
,																	stat	es for SET
																	inst	ruction.

NOTE: The notation m<sub>b</sub> indicates location m, bit b (0 to 7).

## JUMP CHOUP

Mnemonic	Symbolic Operation	s	z		FI	ag:		VN	С	76	Opcoc 543		Hex	No. of Bytea	No. of M Cycles	No. of T States	Con	nments
JP nn	PC + nn	•		×		х				11	000	011	СЗ	3	3	10	cc	Condition
						200				185	+n-	777	-	~	-	,,,	000	NZ (rion-zero)
																	001	Z (zero)
JP oc. nn	If condition co	٠	٠	X		X			•	11	ca	010		3	3	10	010	ACC (non-carry)
	is true PC+nn,										-n-						011	C (carry)
-	otherwise								-		***				+			PO (parity odd)
	continue																101	
JR e	PC - PC+e			X		X				00	011	000	18	2	3	12		P (sign positive)
											-e-2	••				175		M (sign negative
JRC.e	MC+O.			X		×				co	111	000	38	2	2	7		idition not met.
	continue	9								+	-e-2	••					255 T25	
	NC-1,	Ŷ.												2	3	12	it cor	ncition is met.
	PC + PC + e																	34 34 34 34 34 <del>3</del> 4 3
JR NC, e	IFC-1,	٠	•	X	•	X	٠		•	00	110	000	30	2	2	7	If cor	cition not met.
	continue										-8-2	-						
	If C = 0,													2	3	12	If cor	idition is met.
	PC - PC + e																	
JP Z, e	If Z = 0	٠	٠	X	٠	X		•	•	00	101	000	28	2	2	7	If con	dition not met.
	continue										-e-2							
	lt Z = 1,													2	3	12	Il con	dition is met.
	PC+PC+e																	
	If Z = 1,	٠		Х	•	X	•		•	00	100	000	20	2	2	7	If con	dition not met.
	continue									•	e-2	•						
	II Z = 0,													2	3	12	It con	dition is met.
	PC+PC+e																	
	PC - HL	•	•	X		X		•	•	11	101	001	E9	1	1	4		
JP (IX)	PC + IX		٠	Х	٠	X		•		11	011	101	DO	2	2	8		
										11	101	001	E9					
JP (IY)	PC - IY		•	X	٠	X	٠	•	•	11	111	101	FD	2	2	В		
										11	101	001	E9					
	B + B - 1	٠	•	X	٠	X		•	•	00	010	000 .	10	2	2	8	#B=	0
	if B = 0,									*	e-2	•						
	continue																	
	lf B≠0,													2	3	13	MB+C	λ.
	PC - PC+e														0.00			

NOTES: e represents the extension in the relative addressing mode.
e is a signel two's complement number in the range < - 126, 129 >,
e - 2 in the opcode provides an effective address of po + e as PC is incremented by 2 prior to the addition of e.

12 sil	Symbolic					ıga					Opcod		133	No. of				
Mnemonic	Operation	S	Z		н		PΛ	/N	С	75	543	210	Hex	Byles	Cycles	States	Com	iments
CALL nn	(SP-1)PCH			X		X				11	001	101	CD	3	5	17		.57
	(SP-2)-PCL																	
	PC + nn.		+								-n-							
CALL oc,no	Reandition			X		X,		•		11		100		3	3	10	llea	is false.
	cc is false										+ U -							
	continue,										n			3	5	17	II cc	is true.
	Otherwise																	
	same as																	
	CALL rin																	
RET	PCL - (SP)	٠	٠	Х		×	•			11	001	001	CO	1	3	10		93
22200000 I	PCH+-(SP+1)															(2)		
RET cc	If condition	•	•	Х	•	Х	•		•	11	cc	000		1	1	5	If cc	ls talse.
	cc is false																	
	continue,													1	3	11	H oc	is true.
	otherwise																	2 22
	same as RET															54	CC	Condition
(=)	334																000	NZ (non-zero)
																	001	Ż (zero)
DETIC :	Data data	50	o go	w		v	004	70-27			101	404	co		104	042		
RETI	Return from	•	•		•	X	•	•		01	001	101	ED 4D	2	4	14	011	
RETN1	interrupt Return from	20	-	x		x		041	1021	11	101	101	ED.	2	4	14	101	PO (parity odd) PE (parity even)
HE IN	non-maskable	•	•	^	•	^	•	•	•	01	000	101	45	4	4	14	110	P (sign positive)
	interrupt									, W.J.	ÇÜÜ	101	43				111	
RSTp	(SP-1)-PCH			v		v				+4	to	111		1	3	11	t	b w faithefance
nai p	(SP-2)-PC:	-	- 5	^	-	^	-			1.1	63	SELE.		0.00	3	10.00	000	00H
	PCH = 0																001	CSH
	PC <sub>i</sub> + p																010	10H
	- P																011	18H
																	100	20H
																	101	
												90						30H
																		38H

NOTE: 1RETN loads IFF2 + IFF1

## INPUT AND OUTPUT GROUP

Mnemonic	Symbolic Operation	0	Z		FI	ада		٧N	_	76	Opcoc 543		1144	No. of			
		_	-		-			-	L			-		Bytes	Cycles	States	Comments
(N A, (n)	A (n)	•	•	×	•	X	•	•	•	11	011	01	DB.	2	3	11	n to A <sub>0</sub> ~ A <sub>7</sub>
IN c (C)	r = (C)		ŧ	v	-				100	00.00	-n-			12	201	5523	Acc. to Ag ~ A₁
nv c (C)	if r= 110 only	•	•	^		^	1	ိ	•	01	101	101	ED	2	3	12	C to A <sub>0</sub> ~ A <sub>7</sub>
										01	r	000					B to A <sub>B</sub> ~ A <sub>15</sub>
	the flags will																
	be affected		0										*				**************************************
INS	M. II. A MC4	×	(1)	9	· v	્ય	6	- 2		17.2	747				92	1224	200000000000000000000000000000000000000
10.43	(HL) ~ (C) B + B − 1	^	1	^	X	×	×	1	×	11	101	101	ED	5	4	16	C to $A_0 \sim A_7$
	HL+HL+1		a	e .						10	100	Oto	A2				B10A8~A15
INIR	(HL) ← (C)	v	2		v				~	aac.	- ARY				40	-	
113173	B = B - 1	^		^	A	7.	1		^	11	151	101	ED B2	2	5	21	C to A <sub>0</sub> ~ A <sub>7</sub>
	HL-HL+1									10	110	010	82		(F D+0)		B to A <sub>8</sub> ~ A <sub>15</sub>
	Repeat until													2	4	16	
	B=0								+						(118-0)		
	5-0		1														
IND	(HL) + (C)	×	~		v	x	v	34	х	11	101	101	ED		28		01-4-4
	B+B-1	0		^	^	^	^		ੰ	10	101	010	AA	2	4	16	C to A <sub>0</sub> ~ A <sub>7</sub>
	HL-HL-1		(2)	ř						300	101	010	700				B to A <sub>6</sub> ~ A <sub>15</sub>
INDR	(HL) + (C)	Y	1	v	v	v	х	-	х	11	101	101	ED	2	5		044
inon.	B = B = 1	^		^	^	^	^	-	^	10	111	010	BA	2	J( B≠0)	21	C to A <sub>0</sub> ~ A <sub>7</sub>
	HL - HL-1									10	111	UIU	CA.	2	4	16	B to A <sub>6</sub> ~ A <sub>15</sub>
	Repeat until			600							50			2	(If B = 0)	16	
	B=0														(III Birto)		
OUT(n). A		•		×		X	٠	٠		11	010	011	D3	2	3	11	n to Ao ~ Az
														_			Acc. to Ag ~ A13
OUT (C). r	(C) +- r	٠		X		X	6	٠		11	101	101	ED	2	3	12	C to Ao ~ Ay
	Sii									01	r	001			7/1		B to As ~ A15
			1	)								APPOINT.					0 1018
OUTI	(C) (HL)	X	;	X	X	X	X	1	X	11	101	101	ED	2	4	16	C to Ao ~ Az
	B + B - 1									10	100	011	A3				B to Ag ~ A₁5
	HL+HL+1		(2)	1						3							· · · · · · · · · · · · · · · · · · ·
OTIR	(C) + (HL)	X	ĩ	X	X	X	×	1	×	iı	101	101	ED	2	5	21	C to Ag ~ A7
	B+8-1									10	110	011	B3		(If B #0)		B to As ~ A15
	HL+HL+1													2	4	16	9 19
	Repeat until														(if B = 0)		
20 M	B-0														AT 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		
			0	Ē.,													
QUTD	(C) - (HL)	X	:	X	X	X	X	1	×	11	101	101	ED	2	4	16	C to Ao ~ A7
	B - B-1									10	101	011	AB				B to Ag ~ A15
	HL-HL-1		na de														
			0	É													
OTOR	$(C) \leftarrow (HL)$	X	1	X	X	X	X	1	X	11	101	101	ED	2	5	21	C to Ao ~ A7
	B - B-1									10	111	011			(# B≠0)		B to Aa ~ A15
	HL-HL-1													2	4	16	0.5
	Repeat until														(MB-0)		
	B-0																

NOTES: ① If the result of B = 1 is zero, the Z flag is set; otherwise it is reset. ② Z flag is set upon instruction completion only.

Instructions	D7 \$	z		н		P/V	N	C D <sub>0</sub>	Comments
ADD A, s; ADC A, s	t	1	X	1	X	ν	0	1	8-bit add or add with carry.
SUB's; SBC A, s; CP's; NEG	+		×	<b>‡</b>	X	٧	1	1	Shit subtract, subtract with carry, compare and negate accumulator.
ANDs	- 1	1	X	1	X	P	0	0	Logical operation.
OR s. XOR s		:	X	0	X	P	0	0	Logical operation.
INC s	:	:	X	0	X	y	0		B-Eitingroment.
DECs			×	1	X	V	1		8-bit decrement.
ADD DO, 38			×	X-	- 7.		0		16-bit acd.
ADCHL, 88	4		X	X	X	v	0	1	16-bit add with carry.
SBC HL, as			×	×	X	V	1	1	16-bit subtract with carry.
REA: RECA: RRA: RRCA			X	0	X		0	1	Rolate accumulator
PL m; PLC m; AR m; RRC m; SLA m; SRA m; SRL m	1		×	0	Х	Р	0	1	Rotate and shift locations.
RLD; RRD			X	0	X	P	0		Rotate digit left and right.
DAA			X		X	P		1	Decimal adjust accumulator.
CPL			X	1	X		1		Complement accumulator.
SCF			X	0	X		0	1	Set carry.
CCF			X	×	X		0		Complement carry.
IN r (C)			X	O X	X	P	0		Input register indirect.
INI: IND: OUTI: OUTD	X	1	XXX	X	X	X	1		Block input and output $Z = 1 \text{ if } B \neq 0$ , otherwise $Z = 0$ .
INIR; INDR; OTIR; OTDR	X	1	X	X	X	X	1		Block input and output, $Z = 1$ if $B \neq 0$ , otherwise $Z = 0$ .
LDI; LDD	X	X	X	0	X		0		Block transfer instructions, P/V = 1 if BC ≠ 0, otherwise P/V = 0.
LDIR LDDR	X	X	X	0	X	0	0		Block transfer instructions. P/V = 1 if BC ≠ 0, otherwise P/V = 0.
CPI; CPIR; CPD; CPDR	X	1	X	×	Х	1	1	•	Block search instructions, $Z = 1$ if $A = (HL)$ , otherwise $Z = 0$ . $P/V = 1$ if $BC \neq 0$ , otherwise $P/V = 0$ .
LOA; LLDA, R		:	×	0	X	IFF	0	•	IFF, the content of the interrupt enable flip-flop, (IFF <sub>2</sub> ), is copied into the P/V flag.
BIT b, e	X	:	X	1	×	X	0		The state of bit b of location s is copied into the Z flag.

# Notación simbólica:

Símbolo	Operación
S	Bandera de signo, S=1 si el MSB (bit más significativo) del resultado es 1.
Z	Bandera de cero, Z=1 si el resultado de la operación es 0.
P/V	Bandera de overflow o paridad. Paridad (P) y Overflow (V) comparten la misma
	bandera. Las operaciones lógicas afectan esta bandera con la paridad del resultado,
	mientras que las operaciones aritméticas afectan esta bandera con el overflow del
	resultado.
	Si p/v contiene paridad: P/V=1 si el resultado de la operación es par y P/V=0 si el
	resultado es impar. Si P/V contiene overflow: P/V=1 si el resultado de la operación
	produce un overflow y P/V=0 si no se produce un overflow.
Н*	Bandera de acarreo-mitad. H=1 si una operación de suma o resta produce un acarreo
	en, o desde, el bit 4 del acumulador.
N*	Bandera de suma-resta. N=1 si la operación previa fue una resta.
C	Bandera carry/linn. C=1 si la operación produce un acarreo del MSB del operando o
	resultado.
$\uparrow$	La bandera es afectada de acuerdo al resultado de operación.
•	La bandera no es modificada por la operación.
0	La bandera es reseteada por la operación.
1/2	La bandera es seteada por la operación.
X	La bandera indeterminada.
V	La bandera P/V es afectada según el overflow del resultado de operación.
P	La bandera P/V es afectada según la paridad del resultado de operación.
r	Cualquier registro de la CPU: A, B, C, D, E, H, L.
S	Cualquier posición de 8 bits, para todos los modos de direccionamiento permitido por
	la instrucción particular.
SS	Cualquier posición de 16 bits, para todos los modos de direccionamiento permitido
	por la instrucción particular.
ii	Cualquiera de los registros índices IX ó IY.

R	Contador de refresco.
n	Valor de 8 bits comprendido entre <0,255>
nn	Valor de 16 bits comprendido entre <0,65535>

<sup>\*</sup>Las banderas H y N se usan junto con la instrucción de ajuste decimal (DAA) para proporcionar resultados correctos en formato BCD condensado, permitiendo sumar y restar usando operandos con formato BCD condensado.

## DESCRIPCIÓN DE PINES

- □ A0 A15. Bus de direcciones (salida, activa en alto, de 3 estados). Forma un bus de direcciones de 16 bits. El bus de direcciones provee las direcciones para realizar intercambios en el bus de datos de la memoria (hasta 64 Kbytes) y en los dispositivos de I/O
- □ **BUSREQ**. Solicitud de bus, (entrada, activa en bajo). Solicitud de bus tiene mayor prioridad que NMI y siempre se la reconoce al finalizar el ciclo de máquina actual. BUSREQ obliga al bus de direcciones, al bus de datos y a las señales de control MREQ, IORQ, RD y WR de la CPU a pasar a estado de alta impedancia para que otros