Disciplina: Projeto com Circuitos Reconfiguráveis (período 2019.1).

Professor: Daniel Mauricio Muñoz Arboleda

e-mail: damuz@unb.br



# Folha de Dados Primeira Lista Exercícios Circuitos Sequenciais e Projeto RTL

## Entrega até sexta-feira 09 de maio de 2019 às 23:50 horas


### Instruções:

- 1. Organize o repositório em pastas para cada exercício.
- 2. Entregar todos os arquivos necessários para replicar o experimento.
- 3. Preencha os dados solicitados, imprima este documento em PDF e deixe no repositório.

Nome: JHONATHAN NICOLAS MOREIRA SILVA matrícula: 16/0031621

## Exercício 1. Ping-pong leds

1) Diagrama de blocos proposto.



e-mail: damuz@unb.br



2)	2) Diagrama esquemático (Análise RTL pré-síntese)				
		Figura	1.2. Esquemático R'	ΓL	
3)	Estimação consum	mo de recursos lóg	icos após a síntese	e lógica:	
	LUTs	FFs	Pinos de IOs	Blocos DSP	Blocos BRAM
	Total:	Total:	Total:	Total:	Total:
	(%)	(%)	(%)	(%)	(%)
	(%)	(%)	(%)	(%)	(%)
	(%)	(%)	(%)	(%)	(%)
4)			entação (processo A		
4)	Consumo de recu	rsos após implemo	entação (processo A	Place and Route -	PAR):
4)					
4)	Consumo de recu LUTs Total:	rsos após implemo FFs Total:	entação (processo A Pinos de IOs Total:	Place and Route - Blocos DSP Total:	PAR):  Blocos BRAM Total:
4)	Consumo de recu	rsos após implemo	entação (processo A	Place and Route - Blocos DSP	PAR): Blocos BRAM
4)	Consumo de recu LUTs Total:	rsos após implemo FFs Total:	entação (processo A Pinos de IOs Total:	Place and Route - Blocos DSP Total:	PAR):  Blocos BRAM Total:
	Consumo de recu  LUTs  Total:	rsos após impleme FFs Total:	entação (processo A Pinos de IOs Total:	Place and Route - Blocos DSP Total:	PAR):  Blocos BRAM Total:
	Consumo de recu  LUTs Total: (%)  Análise de timmi	rsos após implementes FFs Total:(%) ng:	Pinos de IOs Total:	Place and Route - Blocos DSP Total:	PAR):  Blocos BRAM Total:
	Consumo de recu  LUTs Total: (%)  Análise de timmi Wors negative sla Worst negative sla	rsos após impleme FFs Total:(%)  ng: ack (setup): ack (hold) :	Pinos de IOs Total:(%)  ns	Place and Route - Blocos DSP Total:	PAR):  Blocos BRAM Total:
	Consumo de recu  LUTs Total:  ———————————————————————————————————	rsos após implements FFs Total:(%)  ng: ack (setup): ack (hold) : eração do circuito:	Pinos de IOs Total:(%)  ns	Place and Route - Blocos DSP Total:	PAR):  Blocos BRAM Total:
	LUTs Total:  ———————————————————————————————————	rsos após implemo FFs Total:(%)  ng: ack (setup): ack (hold) : eração do circuito: et de origem):	Pinos de IOs Total:(%)  ns	Place and Route - Blocos DSP Total:	PAR):  Blocos BRAM Total:
	Consumo de recu  LUTs Total:  ———————————————————————————————————	rsos após implementes  FFs Total:  ( %)  ng: ack (setup): ack (hold) : eração do circuito: et de origem): et de destino):	Pinos de IOs Total:(%)  ns	Place and Route - Blocos DSP Total:	PAR):  Blocos BRAM Total:

Disciplina: Projeto com Circuitos Reconfiguráveis (período 2019.1).

Professor: Daniel Mauricio Muñoz Arboleda

e-mail: damuz@unb.br



6)	Layout do circuito após a implementação (após processo <i>Place and Route</i> – PAR):
	Figura 1.3. Layout do circuito
7)	Estimação do consumo de energia após a implementação do circuito:
	Potência total: (mW) Potência estática: (mW)
	Potência estática: (mW) Potência dinâmica: (mW)
	Gráfico de consumo de energia:
	Figura 1.4. Consumo de energia da solução obtida.

Disciplina: Projeto com Circuitos Reconfiguráveis (período 2019.1).


Professor: Daniel Mauricio Muñoz Arboleda

e-mail: damuz@unb.br




## Exercício 2. Ping-pong leds FSM

### 1) Diagrama de blocos




## 2) Diagrama de estados:



e-mail: damuz@unb.br



#### 3) Diagrama esquemático (Análise RTL pré-síntese)



### 4) Estimação consumo de recursos lógicos após a síntese lógica:

LUTs	FFs	Pinos de IOs	Blocos DSP	Blocos BRAM
Total:	Total:	Total:	Total:	Total:
63 (0.3%)	96 (0.23%)	31(29.25%)	0(0%)	0(0%)

### 5) Consumo de recursos após implementação (processo *Place and Route -* PAR):

LUTs	FFs	Pinos de IOs	Blocos DSP	Blocos BRAM
Total:	Total:	Total:	Total:	Total:
63 (0.3%)	96 (0.23%)	31(29.25%)	0(0%)	0(0%)

## 6) Análise de timming:


Worst negative slack (setup): 5.590 ns Worst negative slack (hold): 0.293 ns

Frequência de operação do circuito: 350 MHz

Caminho crítico (net de origem): Caminho crítico (net de destino): Maximo path delay:5.602 ns e-mail: damuz@unb.br




### 7) Layout do circuito após a implementação (após processo Place and Route – PAR):



8) Estimação do consumo de energia após a implementação do circuito:

Potência total: 0.074 (mW)
Potência estática: 0.074 (mW)
Potência dinâmica: 0.002 (mW)

Gráfico de consumo de energia:




e-mail: damuz@unb.br




## Exercício 3. Neurônio GMBH de segunda ordem usando IP-Cores em ponto flutuante

1) Diagrama de blocos proposto.



### 2) Diagrama esquemático (Análise RTL pré-síntese)



e-mail: damuz@unb.br



3) Erro quadrático médio usando Matlab como estimador estatístico para 100 amostras.

MSE =

0.00532451

Figura 3.4. Erro em função do tempo (amostra)

4) Estimação consumo de recursos lógicos após a síntese lógica:

LUTs	FFs	Pinos de IOs	Blocos DSP	Blocos BRAM
Total:	Total:	Total:	Total:	Total:
802 (3.86 %)	231 (0.56%)	37(34.91 %)	3 (3.33%)	0(0%)

5) Consumo de recursos após implementação (processo *Place and Route - PAR*):

LUTs	FFs	Pinos de IOs	Blocos DSP	Blocos BRAM
Total:	Total:	Total:	Total:	Total:
800 (3.33 %)	231 (0.56%)	37(34.91 %)	3 (3.33%)	0(0%)

6) Análise de timming:

Wors negative slack (setup): 5.990 ns

Disciplina: Projeto com Circuitos Reconfiguráveis (período 2019.1).

Professor: Daniel Mauricio Muñoz Arboleda

e-mail: damuz@unb.br




Worst negative slack (hold) :0.193 ns

Frequência de operação do circuito: 100 MHz

Caminho crítico (net de origem): R25 Caminho crítico (net de destino): R23

Maximo path delay: 6.00ns


7) Layout do circuito após a implementação (após processo Place and Route – PAR):



8) Estimação do consumo de energia apos a implementação do circuito:

Potência total: 0.092 (W)
Potência estática: 0.070(W)
Potência dinâmica: 0.022 (W)

Gráfico de consumo de energia:



Disciplina: Projeto com Circuitos Reconfiguráveis (período 2019.1).

Professor: Daniel Mauricio Muñoz Arboleda

e-mail: damuz@unb.br

