

同济大学计算机系

数字逻辑课程实验报告



学号 2353900

姓名 汪嘉晨

专业 计算机科学与技术（精英班）

授课老师 郭玉臣


一、实验内容

在本次实验中，我们将使用 Verilog HDL 语言实现数据选择器和数据分配器的设计和仿真。

实验分为三个部分：

1. 数据选择器实验


数据选择器（MUX）是一种多路输入、单路输出的标准化逻辑构件。所要建模的 4 选 1 数据选择器及其真值表如图 6.2.1 所示。选择器的开关由两根控制线 s_0 和 s_1 的编码控制，选择 4 路输入中的一路作为输出。输出 z 的逻辑值将和被选中的输入逻辑值相同。



2. 数据分配器实验


数据分配器（DMUX）的功能与多路选择器相反，它是一种单路输入、多路输出的逻辑构件。

图 6.2.2 为 1 线-4 线数据分配器的功能框图，表 3.2 为其真值表。图 3.2 中 c 为数据输入端， s_1, s_0 为选择控制输入端， $z_0 \sim z_3$ 为数据输出端。




3.8 路数据传输实验

在数据选择器和数据分配器实验基础上实现图 6.2.3 中 8 路数据传输模块的建模。数据的传输由输入控制端 ABC 的编码决定，例如当 $ABC=101$ 时，实现 $D5 \rightarrow f_5$ 的数据传输。




二、硬件逻辑图


1. 一位四选一数据选择器



2. 四位四选一数字选择器



3.1 线-4 线数据分配器



三、模块建模

1. 数据选择器实验

```
1. module selector41(
2.     input [3:0] iC0, // 四位输入信号 c0
3.     input [3:0] iC1, // 四位输入信号 c1
4.     input [3:0] iC2, // 四位输入信号 c2
5.     input [3:0] iC3, // 四位输入信号 c3
6.     input iS1, // 选择信号 s1
7.     input iS0, // 选择信号 s0
8.     output reg [3:0] oZ // 四位输出信号 z
9. );
10.
11. always @(*) begin
12.     case ({iS1, iS0})
13.         2'b00: oZ = iC0;
14.         2'b01: oZ = iC1;
15.         2'b10: oZ = iC2;
16.         2'b11: oZ = iC3;
17.         default: oZ = 4'b0000; // 默认输出
18.     endcase
19. end
20.
21. endmodule
```

2. 数据分配器实验

```
1. module de_selector14(
2.     input iC, // 输入信号 C
3.     input iS1, // 选择信号 S1
4.     input iS0, // 选择信号 S0
5.     output oZ0, // 输出信号 Z0
6.     output oZ1, // 输出信号 Z1
7.     output oZ2, // 输出信号 Z2
8.     output oZ3 // 输出信号 Z3
9. );
10.
11. assign oZ0 = (~iS1 & ~iS0 & iC) | (iS1 | iS0);
12. assign oZ1 = (~iS1 & iS0 & iC) | (iS1 | ~iS0);
13. assign oZ2 = (iS1 & ~iS0 & iC) | (~iS1 | iS0);
14. assign oZ3 = (iS1 & iS0 & iC) | (~iS1 | ~iS0);
15.
16. endmodule
```

3.8 路数据传输实验

```
1. module transmission8(
2.     input [7:0] iData, // 输入信号 D7~D0
3.     input A,          // 选择信号 S2
4.     input B,          // 选择信号 S1
5.     input C,          // 选择信号 S0
6.     output [7:0] oData // 输出信号 f0~f7
7. );
8.
9. // 根据选择信号 A, B, C 的不同组合来设置输出信号 oData 的每一位
10. assign oData[0] = (~A & ~B & ~C & iData[0]) | (A | B | C);
11.    // 当 A, B, C 都为 0 时, 传输 iData[0]
12. assign oData[1] = (~A & ~B & C & iData[1]) | (A | B | ~C);
13.    // 当 A, B 为 0, C 为 1 时, 传输 iData[1]
14. assign oData[2] = (~A & B & ~C & iData[2]) | (A | ~B | C);
15.    // 当 A 为 0, B 为 1, C 为 0 时, 传输 iData[2]
16. assign oData[2] = (~A & B & ~C & iData[2]) | (A | ~B | C);
17.    // 当 A 为 0, B 为 1, C 为 0 时, 传输 iData[2]
18. assign oData[3] = (~A & B & C & iData[3]) | (A | ~B | ~C);
19.    // 当 A 为 0, B 为 1, C 为 1 时, 传输 iData[3]
20. assign oData[4] = (A & ~B & ~C & iData[4]) | (~A | B | C);
21.    // 当 A 为 1, B 为 0, C 为 0 时, 传输 iData[4]
22. assign oData[5] = (A & ~B & C & iData[5]) | (~A | B | ~C);
23.    // 当 A 为 1, B 为 0, C 为 1 时, 传输 iData[5]
24. assign oData[6] = (A & B & ~C & iData[6]) | (~A | ~B | C);
25.    // 当 A 为 1, B 为 1, C 为 0 时, 传输 iData[6]
26. assign oData[7] = (A & B & C & iData[7]) | (~A | ~B | ~C);
27.    // 当 A, B, C 都为 1 时, 传输 iData[7]
28.
29. endmodule
```

四、测试模块建模

1. 数据选择器实验

```
1. module tb_selector41;
2.
3.     // 测试平台中的信号
4.     reg [3:0] iC0;
5.     reg [3:0] iC1;
6.     reg [3:0] iC2;
7.     reg [3:0] iC3;
8.     reg is1;
```

```

9.      reg iS0;
10.     wire [3:0] oZ;
11.
12. // 实例化被测试模块
13. selector41 uut (
14.     .iC0(iC0),
15.     .iC1(iC1),
16.     .iC2(iC2),
17.     .iC3(iC3),
18.     .iS1(iS1),
19.     .iS0(iS0),
20.     .oZ(oZ)
21. );
22.
23. // 初始化信号并生成测试向量
24. initial begin
25.     // 初始化输入信号
26.     iC0 = 4'b0001;
27.     iC1 = 4'b0010;
28.     iC2 = 4'b0100;
29.     iC3 = 4'b1000;
30.     iS1 = 0;
31.     iS0 = 0;
32.
33.     // 监视输出信号
34.     $monitor("Time = %0t, iS1 = %b, iS0 = %b, oZ = %b", $t
ime, iS1, iS0, oZ);
35.
36.     // 生成测试向量
37.     #10 iS0 = 1; // 选择 iC1
38.     #10 iS1 = 1; iS0 = 0; // 选择 iC2
39.     #10 iS0 = 1; // 选择 iC3
40.     #10 $finish; // 结束仿真
41. end
42.
43. endmodule

```

2.数据分配器实验

```

1. module tb_de_selector14;
2.     // 测试平台中的信号
3.     reg iC;
4.     reg iS1;
5.     reg iS0;
6.     wire oZ0;

```

```

7.      wire oZ1;
8.      wire oZ2;
9.      wire oZ3;
10.
11.     // 实例化被测试模块
12.     de_selector14 uut (
13.         .iC(iC),
14.         .iS1(iS1),
15.         .iS0(iS0),
16.         .oZ0(oZ0),
17.         .oZ1(oZ1),
18.         .oZ2(oZ2),
19.         .oZ3(oZ3)
20.     );
21.
22.     // 初始化信号并生成测试向量
23.     initial begin
24.         // 初始化输入信号
25.         iC = 0;
26.         iS1 = 0;
27.         iS0 = 0;
28.
29.         // 监视输出信号
30.         $monitor("Time = %0t, iC = %b, iS1 = %b, iS0 = %b, oZ0
= %b, oZ1 = %b, oZ2 = %b, oZ3 = %b",
31.                 $time, iC, iS1, iS0, oZ0, oZ1, oZ2, oZ3);
32.
33.         // 生成测试向量
34.         #10 iC = 1; iS1 = 0; iS0 = 0; // 期望 oZ0 = 1, 其余
为 1
35.         #10 iC = 0; iS1 = 0; iS0 = 1; // 期望 oZ1 = 0, 其余
为 1
36.         #10 iC = 1; iS1 = 1; iS0 = 0; // 期望 oZ2 = 1, 其余
为 1
37.         #10 iC = 0; iS1 = 1; iS0 = 1; // 期望 oZ3 = 0, 其余
为 1
38.         #10 $finish; // 结束仿真
39.     end
40.
41. endmodule

```

3.8 路数据传输实验

```

1. module transmission8_tb;
2.

```

```
3.      // 输入信号
4.      reg [7:0] iData;
5.      reg A, B, C;
6.
7.      // 输出信号
8.      wire [7:0] oData;
9.
10.     // 实例化被测试模块
11.     transmission8 uut (
12.         .iData(iData),
13.         .A(A),
14.         .B(B),
15.         .C(C),
16.         .oData(oData)
17.     );
18.
19.     // 初始化输入信号
20.     initial begin
21.         // 打印标题
22.         $display("A B C | iData      | oData");
23.         $display("-----");
24.
25.         // 测试不同的选择信号组合
26.         iData = 8'b10101010; // 示例输入数据
27.
28.         // 测试所有选择信号组合
29.         {A, B, C} = 3'b000; #10;
30.         $display("%b %b %b | %b | %b", A, B, C, iData, oData);
31.         {A, B, C} = 3'b001; #10;
32.         $display("%b %b %b | %b | %b", A, B, C, iData, oData);
33.         {A, B, C} = 3'b010; #10;
34.         $display("%b %b %b | %b | %b", A, B, C, iData, oData)
35.         {A, B, C} = 3'b011; #10;
36.         $display("%b %b %b | %b | %b", A, B, C, iData, oData)
37.         {A, B, C} = 3'b100; #10;
38.         $display("%b %b %b | %b | %b", A, B, C, iData, oData)
39.         {A, B, C} = 3'b101; #10;
40.         $display("%b %b %b | %b | %b", A, B, C, iData, oData);
41.         {A, B, C} = 3'b110; #10;
42.         $display("%b %b %b | %b | %b", A, B, C, iData, oData)
43.         {A, B, C} = 3'b111; #10;
44.         $display("%b %b %b | %b | %b", A, B, C, iData, oData);
45.         // 结束仿真
46.         $finish;
```

```


47.      end
48.
49. endmodule

```


五、实验结果


1. 数据选择器实验

modelsim 仿真如图所示：在 S1,S0 取值不同情况时，输出端输出不同数据




综合下板，通过按压 S1,S0 代表的按钮，可以发现：







2.数据分配器实验

modelsim 仿真如图所示：





综合下板，可以发现与真值表相同：



3.8 路数据传输实验

modelsim 仿真如图所示：在 S1,S0 取值不同情况时，输出端输出不同数据



综合下板，通过改变 S0,S1,S2 按钮，可以发现显示不同的内容，与真值表相同：

