



速度: 快
容量: 小
价格: 高

慢
大
低


1. 存储器层次结构: ①存储器3个主要特征的关系:

②层次结构主要体现缓存、主存和辅存三个层次上。CPU和缓存、主存均可直接交换信息;缓存可直接与CPU、主存交换信息;主存可以和CPU、缓存、辅存交换信息



程序访问的局部性原理: 指令和数据在主存内往往连续存放, 有些指令及数据往往会被多次调用, 它们的地址分布呈簇聚的, 使得CPU执行程序时, 访问有相对的局部性。

2. S空间



$\Delta t = 10 \text{ ns}$
段数 $m = 5$
指令数 $n = 12$

$$\therefore \text{加速比 } Sp = \frac{nm \cdot \Delta t}{m \Delta t + (n-1) \Delta t} = \frac{nm}{n+m-1} = \frac{60}{5+12-1} = \frac{60}{16} = \frac{15}{4}$$

$$\text{实际吞吐率 } Tp = \frac{n}{m \Delta t + (n-1) \Delta t} = \frac{12}{5 \times 10 \text{ ns} + 11 \times 10 \text{ ns}} = \frac{12}{160 \text{ ns}} = \frac{3}{40} \text{ (ns}^{-1}\text{)}$$

重新划分后 $m = 11, \Delta t = 5 \text{ ns}, n = 12$

$$\therefore Sp = \frac{nm}{n+m-1} = \frac{55}{15} = \frac{11}{3}, Tp = \frac{n}{m \Delta t + (n-1) \Delta t} = \frac{12}{(11+11) \times 5 \text{ ns}} = \frac{6}{55} \text{ (ns}^{-1}\text{)}$$

3. 求16位运算器A清零, Q未清零, 求16位后根据 Q_n 及 Q_{n+1} 决定是否进位
进位: 进位是加是减, 或是既不加也不减, 而后按补码规则算术移位, 重复上述过程
n次. 最后根据Q未两次进位相加或相减或既不加也不减, 但不必移位得最后结果, 符号位左移形成。

移位次数: n次; 加法次数: n+1次。

$[x]_{\text{补}} = 1.0011$

部分积	乘数 y_n	附加位 y_{n+1}	说明
00.0000 + 11.0011	01011	0	$[z_0]_{\text{补}} = 0$ + $[x]_{\text{补}}$
11.0011 11.0001 11.1100 + 00.1101	10101 11010	1 1	$\rightarrow 1$ $\rightarrow 1$ + $[x]_{\text{补}}$
00.1001 00.0100 + 11.0011	11 11101	0	$\rightarrow 1$ + $[x]_{\text{补}}$
11.0111 11.1011 + 00.1101 00.1000	111 11110 1111	1	$\rightarrow 1$ + $[x]_{\text{补}}$ 不移位

$$\therefore [x \cdot y]_{\text{补}} = 0.10001111$$



中国科学院大学

答题纸

学号: 2020K8004907032

姓名: 唐嘉良

考试科目: 计算机组成原理

4. (1) 每条指令 20 条指令, 需 $20 \times 5 = 100$ cycle.

共应传输 $1000000 / 4 = 250000$ 次

\Rightarrow 共需 $250000 \times 100 = 2.5 \times 10^7$ cycle

\therefore CPU 用于 I/O 时间占 CPU 时间的百分比 = $\frac{2.5 \times 10^7}{5 \times 10^8} \times 100\% = 5\%$

(2) ~~需传 1000000/5~~ 需传 $10^7 / 5 \times 10^3 = 2000$ 次

传输 5000 B 需 $5000 \text{ B} / 10000000 \text{ B/s} = 5 \times 10^{-4} \text{ s} = 0.0005 \text{ s}$

辅助操作共 500 $/ 0.0005 \text{ s} = 10^6$ cycle


\therefore 占比 = $\frac{10^6}{500 \times 10^6} \times 100\% = 0.2\%$

(3) 结论: DMA 由于可直接访问内存, 跳过 CPU, 因此占用 CPU 时间更少, DMA 方式更快。

5. (1) 共有 $32 \text{ KB} / 64 \text{ B} = 2^9$ 个缓存块。

每组 4 块, 共有 $2^9 / 4 = 2^7$ 组。

(2)



主存容量 $2^{32} \text{ bit} = 2^{29} \text{ B} = 2^{23} \text{ 块} = 8 \text{ MB 块} \therefore m = 23$

2^9 个字块, 分为 2^7 组

\therefore 组地址 7 位 又每 4 块, 每块 64 B, 共 256 B

按字块编址, 则有 6 位字块内地址, 则字块标识有 $32 - 13 = 19$ 位

(3)

6. (1) 指令字编址, 因为每条指令占 2 字节, 顺序执行时 PC 增量为 2

(2) 7 位补码, 范围 $-2^6 \sim 2^6 - 1$, 最多向后跳 2^6 条指令。

(3) 检查 ZF, ZF=0, 检查 NF, NF=0, 不跳转, 执行后 PC 值为 2002H。

(5) C、Z、N 编码 各是 1、1、0。



扫描全能王 创建