中国科学院大学计算机组成原理实验课

实 验 报 告

学号：2020K8009907032 姓名：唐嘉良 专业：计算机科学与技术

实验序号：05 实验名称：深度学习算法与硬件加速器

注1：撰写此Word格式实验报告后以PDF格式保存在~/COD-Lab/reports目录下。文件命名规则：prjN.pdf，其中“prj”和后缀名“pdf”为小写，“N”为1至4的阿拉伯数字。例如：prj1.pdf。PDF文件大小应控制在5MB以内。此外，实验项目5包含多个选做内容，每个选做实验应提交各自的实验报告文件，文件命名规则：prj5-projectname.pdf，其中“-”为英文标点符号的短横线。文件命名举例：prj5-dma.pdf。具体要求详见实验项目5讲义。

注2：使用git add及git commit命令将实验报告PDF文件添加到本地仓库master分支，并通过git push推送到GitLab远程仓库master分支（具体命令详见实验报告）。

注3：实验报告模板下列条目仅供参考，可包含但不限定如下内容。实验报告中无需重复描述讲义中的实验流程。

1. **逻辑电路结构与仿真波形的截图及说明（比如关键RTL代码段{包含注释}及其对应的逻辑电路结构图、相应信号的仿真波形和信号变化的说明等）**


本实验主要操作就是对3D图像进行卷积、池化和硬件加速。先说卷积！

关键代码段如下：






局部注释如下：




本代码的卷积思路和PPT上有所不同，PPT上是将输出图像轮巡式地填写（观察循环顺序即可知道），而此处我选择了仅仅一次遍历，每次都将输出图像的一格完全填好。这样可以让最后out指针寻址偏移量仅需加1，而非每次还要单独计算一遍偏移量。


1657271063781




关于Padding的计算，画出示意图如上，可以发现（0，0）这一基点事实上没有变动，而填充面临着滑动前后格子覆盖的问题，于是分为两类：滑动时恰好不覆盖和滑动时覆盖，无论哪种，经过推导发现公式均是一致的。下面的截图笔记展示了我的思路。



但是本实验测试用例没有设置padding，于是关于正确性的验证我也有考虑：我推导出的公式与PPT中所给的“输出图像大小计算公式”是自洽的。由此可见这种计算方法具备正确性。于是仅需判定是否落在0或者最大边长以外，若是则加0（也就是不执行任何算数操作）即可。如下。




关于数值计算，由于本次实验采取16bit定点小数，计算方法较为特殊：



显然地，两个16bit定点小数（short）乘积得到32位数，我们需要将小数点附近15位取出（保持整数与小数位数不变），并将符号位拼接到最高位。这一“截取”的过程可见上面的示意图。



至于池化，则与卷积算法极度相似，只不过将out同时作为输入和输出，为此需要设置两个指针。事实上池化kernel同卷积kernel之理。所以仅需对卷积算法稍加修改即可，甚至还更简单。关键代码段如下：





与卷积最大的区别在于每次要找到每个kernel映像的最大值，为此，先设置short最小值变量max = 0x8000，按朴素的找最大值的遍历算法寻找最大值（每个格子的value与max比较，大则替换）。

**本实验我最主要的优化之处在于乘法外提和乘法变循环加和。**



乘法外提的效果是比较明显的，毕竟乘法指令相对于加法指令需要更多的cycle来完成，所以将循环里要用的乘法语句提出来事先计算好，避免多次的重复计算。乘法外提前后效果对比如下：

（优化前sw） （优化后sw）


（优化前hw） （优化后hw）


（优化前sw\_mul） （优化后sw\_mul）

这里存在一个问题：是否该cycle性能计数是有意义的？答案是对于sw和hw来说没有，因为sw和hw时钟周期数太多，有溢出风险。这也是运行时间与周期数不匹配的原因之一。


后来我又尝试了乘法改循环加和，结果居然更糟糕了！



（增加乘法变循环加和优化后hw）




（增加乘法变循环加和优化后sw，可以看到cycle数溢出了）



（增加乘法变循环加和优化后sw\_mul）

根据我的分析，这应当是因为本实验事实上已经将CPU的时钟节拍设置成了100ns/cycle,这导致有时乘法并不能显著快于加法，又考虑到增加循环这一层因素，所需时间反而更多。所以，**尽管这是一个基本且经典的优化手段，本实验参数设置的特殊性也决定了该方法没法完成预期中的优化效果。**

硬件加速算法如下：



此处非常简单，一开始将start末位设置成1，一直等到done末位为1时结束退出即可

1. **实验过程中遇到的问题、对问题的思考过程及解决方法（比如RTL代码中出现的逻辑bug，逻辑仿真和FPGA调试过程中的难点等）**

没有遇到什么很值得讨论的问题。本实验应当是选做实验中最简单的实验。

1. **对讲义中思考题（如有）的理解和回答**

无思考题。

**四、在课后，你花费了大约\_\_\_10\_\_\_小时完成此次实验。**

**五、对于此次实验的心得、感受和建议（比如实验是否过于简单或复杂，是否缺少了某些你认为重要的信息或参考资料，对实验项目的建议，对提供帮助的同学的感谢，以及其他想与任课老师交流的内容等）**

本次实验的PPT完整度很高，但是dma实验缺少很多重要信息，如写自动机并没有给出，并且较难通过给出的读自动机类推，同时PPT上还存在一些错误，极具误导性。之所以在dnn实验报告中提出，是因为我正是因为这些重要信息的缺失而未能完成dma实验。

另外，希望助教验收时多进行本实验相关的提问，如卷积实现思路、padding计算方法等，这些才是实验核心，更能体现思考。