数字电路 Digital Circuits and System

李文明 liwenming@ict.ac.cn





硬件描述语言





Reference

- David Culler, EECS 150 Components and Design Techniques for Digital Systems
- Ronald Fearing, EECS150 Digital Design, http://www-inst.eecs.berkeley.edu/~cs150
- Philip Levis, EE108A: Digital Systems I,
 http://web.stanford.edu/class/archive/ee/ee108a/ee108a.1082/
- Verilog® HDL Quick Reference Guide, Sutherland HDL, Inc.
- IEEE Std 1364-2001, IEEE Standard Verilog® Hardware Description Language, IEEE Computer Society, Sponsored by the Design Automation Standards Committee





HDL发展过程

- 1985年起源于Gateway, 1989年被Cadence收购
- 起初作为仿真语言,后成为可综合,Berkeley在80年代开发,90年代 商用
- 同一时代,VHDL在DoD支持公开使用,使其快速流行
- 为避免失去市场份额,Cadence公司1990也把Verilog公开
- 1993年IEEE成立标准工作组,于1995年发布IEEE-1394(Verilog),目前标准是IEEE 1364-2001
- 硅谷的大部分公司采用Verilog,类C语言,具有更广的仿真工具软件 支撑
- VHDL仍在大学、欧洲、日本等使用
- 目前大多数EDA工具对两种语言都支持
- 最新的Verilog语言是System Verilog
- 最新的HDL: 基于C++, OSCI(Open System C Initiative)





Abstraof: a set of extensions to the IEEE 1364-2001 Verlog Hardware Description Language to aid in the creation and verification of abstract architectural level models







Verilog与VHDL比较

VHDL:采用自顶向下原则,把一个设计分解成小块"Components"

- Entity: 描述接口信号和基本构件模块
- Architecture: 描述行为,每个Entity可以包括多个Architecture
- Configuration: 部件列表, 其行为可被Entity使用
- Package: 用于构建一个设计的工具 箱

Verilog:整个设计一个构建模块

- Module: 通过端口实现模块间连接
- 一般每个文件描述一个Module
- 最顶层Module通过例化包含其他 Module
- Module可以采用行为级,或结构化方法描述电路
- 行为级描述规范定义的数字系统行为
- 结构规范采用分级的方法连接各个子模块





Verilog与VHDL的相似性


- 两种语言都可以实现从顶层逻辑抽象,到底层逻辑实现细节的描述
- "仿真"和"综合"是两种最基本的设计工具都可以采用Verilog和VHDL语言类似实现
- 语言本身不是设计工具集,也不是设计方法,但语言必须与工具集和设计方法结合发挥作用
- 最新的语言: System C, Universal Verification Methodology(UVM), 和 IP-XACT





Accellera 生态系统

https://www.accellera.org/downloads







Verilog与VHDL是否有区别?

- 从语言的能力角度看,两者没有区别
- 语言的选择主要取决于设计或者自身的偏好,以及能够获得的可用工具链或 商业上的考虑等
- VHDL相对"难"学,像ADA语言
- Verilog比较"容易"学,像C语言





综述

- 摩尔定律,芯片内晶体管数每18个月翻一翻,新技术的推动改变了设计取舍的原则
- ASIC,可编程器件,微处理器技术
- 可编程逻辑器件,缩短了设计开发和上市时间
- FPGA技术
 - 互连可编程
 - -逻辑可配置: LUT+存储
 - 块RAM
 - IO块





提纲

- 网表
- 设计流程
- 什么是HDL
- Verilog
 - 声明
 - 结构模型
 - 行为模型
 - 语言的元素
 - 若干举例






牢记:设计是一种表示


- 如何表示一个数字逻辑系统?
- 部件
 - 逻辑表达式,真值表
 - 存储的符号, 时序图
- 连接关系
 - 电路图
- 最重要的问题:面向人的可读性,还是面向机器的可读性?





设计流程-从需求到实现










网表(Netlist)

- 网表是设计过程中实现设计表示的关键数据结构,网络连接表
- 网表是部件端点、以及端点间连接关系的数据表示
- 逻辑仿真和实现时都需要网表
- 网表可以是门级, 也可以是晶体管级
- 可以是层级的, 也可以是无层级平铺的
- 问题:如何生成网表?

g1 "and" n1 n2 n5 g2 "and" n3 n4 n6 g3 "or" n5 n6 n7



另一种格式 n1 g1.in1 n2 g1.in2 n3 g2.in1 n4 g2.in2 n5 g1.out g3.in1 n6 g2.out g3.in2 n7 g3.out "and" g2 "and" "or





设计流程—电路如何表示

● 电路的描述和表示方法

- 几何法: 电路图


- 文本法: HDL

● 电路的规范和编译结果是网表

- 通用部件:逻辑门、触发器

- 与特定技术相关的部件: LUT/CLBs, 晶体管、分散门

- 高层库原件:加法器、ALUs、寄存器堆、译码器等








设计流程—高层分析

- 高层分析的目的
 - 功能正确性
 - 初步进行
 - 时序分析
 - 功耗分析
 - 成本分析(资源占用、芯片规模、实现方式)
- 采用的通用工具
 - 模拟器: 检查功能正确性
 - 静态时序分析:基于时间模型、以及库原件参数初步估算电路延迟时间








设计流程一实现与底层分析

- 芯片实现 (技术相关)
 - 把网表转化成详细的技术实现
 - 扩展库原件
 - 性能相关的细节: 分区、摆放、连线
- 底层分析
 - 仿真和分析工具用来实现底层检查
 - 精确的时序模型
 - 线延时
 - 对FPGA来说,这一步可以用实物芯片测试








网表在设计流程中的作用

网表:

用来实现各设计步骤内部、以及设计步骤间的数据交互








设计输入

- 电路图是工业界广泛采用的标准, 其特点为
 - 电路图直观,能很好匹配门级或框图级描述
 - 一定程度上是面向物理实现的
 - 需要专用的编辑软件来画
 - 对复杂系统,除非使用很好的层级设计方法,电 路图很难被理解
- 芯片设计领域,硬件描述语言(HDLs)是新的标准
- 但对于板级设计, 仍使用电路图







硬件描述语言(HDLs)

- 基本想法
 - 采用两种基本形式的语言结构来描述电路
 - 结构描述类似于于层级网表
 - 行为描述采用高层结构模型(类似于传统的编程)
- 起源于用来帮助进行设计抽象、以及仿真
 - 现在通过"综合工具"可以自动把HDL描述的电路行为直接转换成门级网表
 - 极大提高了设计者的生产率
 - 这可能会使人误以为硬件设计已经退化到编程

```
Decoder (output x0, x1, x2, x3;
                   inputs a,b)
3 { wire abar, bbar;
         inv(bbar, b);
         inv(abar, a);
         nand(x0, abar, bbar);
       nand(x1, abar, b );
         nand(x2, a, bbar);
         nand(x3, a, b);
10
     "Behavioral" example:
11
    Decoder (output x0, x1, x2, x3;
                    inputs a,b)
13
         case [a b]
               00: [x_0 \times 1 \times 2 \times 3] = 0 \times 0;
15
               01: [ \times 0 \times 1 \times 2 \times 3 ] = 0 \times 2;
16
               10: [ \times 0 \times 1 \times 2 \times 3 ] = 0 \times 4;
17
               11: [ \times 0 \times 1 \times 2 \times 3 ] = 0 \times 8;
18
        endcase:
19
20
```





设计方法学

设计的结构和 功能(行为) Specification

Simulation

设计验证:电路行为是否与需要功能一致的?

- · 功能、I/O状态
- 寄存器级 (结构Architecture)
- 逻辑门级(门)
- 晶体管级 (电气特性)
- 时序波形行为

Synthesis

生成门级网表 映射到具体的 电路实现





Verilog 简介


- Module 用于描述电路的一个部件
- 采用两种方法
 - 结构化 (Structural Verilog)
 - 列出元件以及他们之间的连接关系
 - 与电路图类似,所不同是采用文本:网表
 - 写起来繁琐, 很难读懂
 - 如果没有集成设计工具,这种方法很必要
 - 行为级 (Behavioral Verilog)
 - 描述部件做什么,而不是怎么做
 - 综合成具备该行为的电路
 - 生成电路的结果取决于综合工具的质量
- 用多个Module 建立一个层次化的设计





结构模型- XOR

```
1 module xor_gate ( out, a, b );
2 input
            a, b;
3 output
            out;
            abar, bbar, t1, t2;
4 wire
           inverter invA (abar, a);
5
           inverter invB (bbar, b);
6
          and_gate and1 (t1, a, bbar);
7
          and_gate and2 (t2, b, abar);
8
          or_gate or1 (out, t1, t2);
9
10 endmodule
```



- 采用基本门电路,组成更复杂的电路
- 注意使用声明的线 (Wire)
- 默认标识符是线






结构模型: 2-to1 mux

```
1 //2-input multiplexor in gates
2 module mux2 (in0, in1, select, out);
     input in0,in1,select;
     output out;
     wire s0, w0, w1;
6
     not (s0, select);
     and (w0, s0, in0),
         (w1, select, in1);
     or (out, w0, w1);
10
11 endmodule // mux2
                              in1
```

- 注释
- "module"
- 端口列表
- 端口声明
- 线类型
- 基本门
- 实例名称
- 类型声明







简单的行为级模型

• 组合逻辑

5 endmodule

- 描述输出是输入的逻辑函数
- 注意使用 assign 关键词,连续赋值

When is this "evaluated"?





2-to-1 mux 的行为级描述

```
1 // Behavioral model of 2-to-1
2 // multiplexor.
3 module mux2 (in0,in1,select,out);
4 input in0,in1,select;
5 output out;
6 //
                     Sensitivity list
7 reg out;
8
9 always @ (in0 or in1 or select)
      if (select) out=in1;
10
  else out=in0;
11
12
13 endmodule // mux2
```

- 行为级描述采用关键词*always*, 随后是一个赋值过程块
- 赋值的目标输出必须是Reg类型
- 但不是真正的寄存器
- 与 wire 类型不同,wire类型的目的端口的赋值可以连续更新, Reg类型的目的端口赋值只有在 赋值执行时才会更新
- 初始化声明可选择





行为级描述 4-to1 mux

```
1 // Does not assume that we have
2 //defined a 2—input mux.
3 //4—input mux behavioral description
4 module mux4 (in0, in1, in2, in3, select, out);
     input in0 , in1 , in2 , in3 ;
   input [1:0] select;
  output out;
  reg out;
9
   always @ (in0 in1 in2 in3 select)
      case (select)
11
          2' b00: out=in0;
          2' b01: out=in1;
13
          2' b10: out=in2;
14
          2' b11: out=in3;
15
    endcase
   endmodule // mux4
```

- 没有实例化其他Module
- Case 结构与嵌套的 if 结构等价
- 定义:结构描述是指由多个例化的 子模块及其连接关系定义的,实现 特定逻辑功能的模块
- 行为描述使用高级语言的结构体和 操作符实现
- Verilog程序可以包含行为结构体 、以及子模块例化的混合描述





结构和行为描述混合的模块

```
module full_addr (S, Cout, A, B, Cin );
                                          4-bit ripple adder
 input A, B, Cin;
з output S, Cout;
                                              行为描述
assign \{Cout, S\} = A + B + Cin;
5 endmodule
module adder4 (S, Cout, A, B, Cin);
2 input [3:0] A, B;
з input Cin;
4 output [3:0] S;
5 output Cout;
6 wire C1, C2, C3;
7 full_addr fa0 (S[0], C1, A[0], B[0], Cin);
8 full_addr fa1 (S[1], C2, A[1], B[1], C1);
                                             注意:加法器的端口顺序
9 full_addr fa2 (S[2], C3, A[2], B[2], C2);
10 full_addr fa3 (S[3], Cout, A[3], B[3], C3);
11 endmodule
```





Verilog数据类型和取值

- Bits wire上的允许取值
 - -0,1
 - X 无关/步确定
 - Z 未驱动, 三态
- Vectors of bits
 - A[3:0] 4位向量: A[3], A[2], A[1], A[0]
 - 当作无符号整型值处理
 - 例如, A < 0 ??
 - 合并多个bits或vectors成为一个新的向量(vector)
 - e.g., sign extend
 - B[7:0] = {A[3], A[3], A[3], A[3], A[3:0]};
 - $B[7:0] = {3{A[3]}, A[3:0]};$
 - Style: Use a[7:0] = b[7:0] + c;Not: a = b + c; // 需要看一下声明





Verilog 数

- 14 普通十进制数
- -14 2的补码表示
- 12′ b0000_0100_0110 12 bits 二进制数,忽略 "_"
- 12′ h046 12 bits 16进制数

- Verilog 中的值是无符号数
 - 例如, C[4:0] = A[3:0] + B[3:0];
 - if A = 0110 (6) and B = 1010(-6)

C = 10000 not 00000

其中B 在高位补 "O" ,而不是符号位扩展





Verilog 操作符

. > >= < <=	greater than greater than or equal to less than less than or equal to	Relational Relational Relational Relational
== !=	logical equality logical inequality	Equality Equality
=== !==	case equality case inequality	Equality Equality
&	bit-wise AND	Bit-wise
^ ^~ or ~^	bit-wise XOR bit-wise XNOR	Bit-wise Bit-wise
	bit-wise OR	Bit-wise
&&	logical AND	Logical
11	logical OR	Logical
?:	conditional	Conditional

Verilog Operator	Name	Functional Group
()	bit-select or part-select	
()	parenthesis	
! ~ & ~& ~ ^ ~^ or ^~	logical negation negation reduction AND reduction OR reduction NAND reduction NOR reduction XOR reduction XNOR	Logical Bit-wise Reduction Reduction Reduction Reduction Reduction Reduction
+	unary (sign) plus unary (sign) minus	Arithmetic Arithmetic
{}	concatenation	Concatenation
{{ }}	replication	Replication
* / %	multiply divide modulus	Arithmetic Arithmetic Arithmetic
+	binary plus binary minus	Arithmetic Arithmetic
<< >>	shift left shift right	Shift Shift





Verilog 变量

- wire
 - Wire变量用于实现部件端口信号间的连接
- reg
 - Reg变量,在行为描述中用于存储一个值
 - 通常与电路中的一个线对应
 - Reg变量并不意味着在电路中一定需要一个寄存器
- 使用注意
 - 不要把reg赋值与组合逻辑中的连续赋值混淆
 - Reg 一定用在Always模块中(时序逻辑,后续会讲到)






Verilog Module

- 与一个电路的部件对应
 - 参数列表 (Parameter list) 是该部件对外连接的端口列表
 - 端口声明为三种: "input", "output" or "inout"
 - "inout" 端口用于实现三态总线
 - 端口声明隐含着该端口是一个wire型变量,如果用在Always模块中,需要单独声明称 reg类型

```
module full_addr (A, B, Cin, S, Cout);
input A, B, Cin;
output S, Cout;
assign {Cout, S} = A + B + Cin;
endmodule
```







Verilog 连续赋值

- 赋值计算是连续的
- 赋值与某个连接对应,或者与一个给定的简单功能部件关联
- 赋值目标不是一个reg变量
- 是一种数据流特征

```
使用布尔操作符
                                   逐位取反,!逻辑非)
                                 每一位可以有4种取值
assign A = X \mid (Y \& \sim Z);
                                 (0, 1, X, Z)
assign B[3:0] = 4'b01XX;
                                 变量可以多位数据宽度
assign C[15:0] = 4'h00ff;
                                 (MSB:LSB)
assign #3 {Cout, S[3:0]} = A[3:0] + B[3:0] + Cin;
                                       使用算数操作符
                   多个赋值语句可以合并成一个
                      延迟执行计算操作,只用于仿真,不可综合
```





Comparator 举例(1)

```
module Compare1 (A, B, Equal, Alarger, Blarger);
input A, B;

output Equal, Alarger, Blarger;

assign Equal = (A & B) | (~A & ~B);

assign Alarger = (A & ~B);

assign Blarger = (~A & B);

endmodule
```

什么时候执行计算?

综合后生成什么?





Comparator 举例(2)

```
1 // Make a 4—bit comparator from 4 1—bit comparators
   module Compare4(A4, B4, Equal, Alarger, Blarger);
3 input [3:0] A4, B4;
4 output Equal, Alarger, Blarger;
5 wire e0, e1, e2, e3, Al0, Al1, Al2, Al3, B10, Bl1, Bl2, Bl3;
        Compare 1 cp0 (A4\begin{bmatrix} 0 \end{bmatrix}, B4\begin{bmatrix} 0 \end{bmatrix}, e0, Al0, Bl0);
        Compare 1 \, \text{cp1}(A4[1], B4[1], e1, Al1, Bl1);
        Compare 1 cp2(A4[2], B4[2], e2, Al2, Bl2);
        Compare 1 cp3 (A4[3], B4[3], e3, Al3, Bl3);
   assign Equal = (e0 \& e1 \& e2 \& e3);
   assign Alarger = (Al3 \mid (Al2 \& e3) \mid
                         (All & e3 & e2) |
12
                                                         是否有更好的方法?
                         (AlO & e3 & e2 & e1));
13
                                                         行为级描述如何写?
   assign Blarger = (\sim Alarger & \sim Equal);
```



endmodule



简单行为模型- always 块

● *always* 块

endmodule

- 总是等待触发信号的变化
- 然后执行块内的赋值操作

```
module and_gate (out, in1, in2);
input in1, in2;
output out;
reg out;
always @(in1 or in2)
begin
out = in1 & in2;
end
```

不是一个真正的寄存器 因为赋值目标在"Always"块内, 所有需要一个register型变量

指明块内的语句什么时候执行, 哪些信号会触发执行过程





always 块

- 用于描述电路功能的一段程序
 - 可以包含很多语句,如if,for,while,case等
 - 在 "Always" 块中的语句顺序执行
 - 阻塞赋值
 - 连续赋值 "<="会并行执行, 非阻塞
 - 整个"Always"块会在同一时刻立即执行
 - 但其执行含义会被顺序解释
 - 仿真时的微时刻,和宏时刻
 - 综合
 - 电路功能的最终输出取决于当前的一组输入
 - 中间的赋值结果不重要, 只关心最终结果
- begin/end 是块的起始和结束标志语句





Verilog 生成什么存储元件

- 语句的表达方式生成组合逻辑
 - -完成输入到输出间的映射关系


● 存储元件携带相同的值及时向前传输





状态举例——阻塞赋值

```
module shifter (in, clk, A, B, C);
  input in, clk;
  output A,B,C;
  reg A, B, C;
   always @ (posedge clk)
       begin
6
           C = B;
           B = A;
           A = in;
9
       end
10
   endmodule
11
```




阻塞赋值语句顺序解释 但执行动作同时发生





状态举例-非阻塞赋值

```
module shifter (in, clk, A, B, C);
   input in, clk;
   output A,B,C;
  reg A, B, C;
   always @ (posedge clk)
        begin
6
            C \leq B;
            B \ll A;
            A \leq in;
9
        end
10
   endmodule
11
```



- 非阻塞: 所有语句被并行解释
 - 所有赋值语句右侧的计算先完成
 - 然后所有赋值语句同时





"完全" 赋值

- 如果一个"Always"块执行了,某个变量未被赋值
 - 变量将保留原来的取值(设想隐含的状态)
 - 非组合逻辑,会插入锁存器(隐含着存储器)
 - 这通常不是所期望的,尤其对新手来说
- 每个在"Always"块内被赋值的变量都应该包含了该变量可能发生改变的所有 情况





"不完全" 触发

- 遗漏输入触发条件会导致生成时序逻辑
- 如,以下代码中的"与"门输出依赖于输入的历史取值

```
module and_gate (out, in1, in2);
 input in1, in2;
 output
       out;
           out;
4 reg
 always @(in1)
                       这段代码会生成什么样的硬件电路?
     begin
        out = in1 \& in2;
     end
 endmodule
```





多位向量行为模型

```
//Behavioral model of 32—bitwide 2—to—1 multiplexor.
   module mux32 (in0,in1,select,out);
  input [31:0] in0, in1;
  input
         select;
 output [31:0] out;
6 reg [31:0] out;
   always @ (in0 or in1 or select)
       if (select) out=in1;
8
       else out=in0;
9
   endmodule // Mux
10
11
  //Behavioral model of 32—bit adder.
12
   module add32 (S,A,B);
13
  input [31:0] A,B;
14
  output [31:0] S;
15
  reg [31:0] S;
   always @ (A or B)
17
       S = A + B:
18
   endmodule // Add
```



输入、输出都是32位向量



层级描述与位向量

```
例化方法类似于元件引用
1 // Assuming we have already
                                          Select信号两位宽
2 // defined a 2—input mux (either
3 // structurally or behaviorally,
                                          采用命名的端口赋值方法
4 //4—input mux built from 3 2—input muxes
  module mux4 (in0, in1, in2, in3, select, out);
  input in0,in1,in2,in3;
  input [1:0] select;
  output
         out;
  wire w0,w1;
  mux2
10
      m0 (.select(select[0]), .in0(in0), .in1(in1), .out(w0)),
11
      m1 (.select(select[0]), .in0(in2), .in1(in3), .out(w1)),
12
      m3 (.select(select[1]), .in0(w0), .in1(w1), .out(out));
13
   endmodule // mux4
```





Verilog if

```
_{1} // Simple 4—1 mux
2 module mux4 (sel, A, B, C, D, Y);
3 \text{ input } [1:0] \text{ sel}; // 2-\text{bit control signal}
4 input A, B, C, D;
5 output Y;
6 reg Y; // target of assignment
     always @(sel or A or B or C or D)
                                          ● 与C语言的 if语句语法相同
  if (sel = 2' b00) Y = A;
      else if (sel == 2' b01) Y = B; ● 顺序语义,同时执行
9
  else if (sel \Longrightarrow 2' b10) Y = C;
10
       else if (sel = 2' b11) Y = D;
11
   endmodule
12
```





Verilog if

```
_{1} // Simple 4—1 mux
2 module mux4 (sel, A, B, C, D, Y);
\frac{1}{3} input [1:0] sel; \frac{1}{2} bit control signal
4 input A, B, C, D;
5 output Y;
6 reg Y; // target of assignment
     always @(sel or A or B or C or D)
  if (sel[0] == 0)
        if (sel[1] = 0) Y = A;
        else Y = B;
10
  else
11
        if (sel[1] = 0) Y = C;
12
        else Y = D;
13
  endmodule
```





Verilog case

```
_{1} // Simple 4-1 mux
 module mux4 (sel, A, B, C, D, Y);
  input [1:0] sel; // 2—bit control signal
  input A, B, C, D;
  output Y;
  reg Y; // target of assignment
     always @(sel or A or B or C or D)
                                        ● 顺序执行的 cases
      case (sel)
        2' b00: Y = A;
9
         2' b01: Y = B;
10
        2' b10: Y = C;
11
         2' b11: Y = D;
12
       endcase
13
  endmodule
```

- - 只有第一个匹配的Case条 件才会被执行
 - 可以用默认的Case
- Case条件自顶向下逐一检查





Verilog case

```
1 // Simple binary encoder (input is 1—hot)
 module encode (A, Y);
 input [7:0] A; // 8—bit input vector
4 output [2:0] Y; // 3—bit encoded output
5 reg [2:0] Y; // target of assignment
                                        ● 如果没有默认case选项,本例
    always Q(A)
  case (A)
                                          将为Y逻辑变量生成锁存器
       8' b00000001: Y = 0;
       8' b00000010: Y = 1;
                                        ● 牢记,我们是在设计硬件,不
9
       8' b00000100: Y = 2:
10
                                          是在写程序!
       8' b00001000: Y = 3:
11
       8' b00010000: Y = 4;
12
                                        ● 为变量赋值 "X",意味着综合
       8' b00100000: Y = 5:
13
                                          器可以为该变量分配任何值
       8' b01000000: Y = 6;
14
       8' b10000000: Y = 7;
15
       default: Y = 3' bX; // Don't care when input is not 1—hot
16
     endcase
17
  endmodule
```



Verilog case (续)

```
1 // Priority encoder
2 module encode (A, Y);
_{3} input [7:0] A; // 8—bit input vector
4 output [2:0] Y; // 3—bit encoded output
5 reg [2:0] Y; // target of assignment
6 always \mathbb{Q}(A)
7 case (1' b1)
A[0]: Y = 0;
                                   ● Cases语句被顺序执行
9 A[1]: Y = 1;
A[2]: Y = 2;
                                   ● 例中的Case会实现一个
A[3]: Y = 3;
                                     优先级编码器
A[4]: Y = 4;
13 A[5]: Y = 5;
      A[6]: Y = 6;
14
 A[7]: Y = 7;
15
     default: Y = 3' bX; // Don' t care when input is all 0' s
16
     endcase
17
18 endmodule
```





并行 Case

```
1 // simple encoder
2 module encode (A, Y);
3 input [7:0] A; // 8—bit input vector
4 output [2:0] Y; // 3—bit encoded output
5 reg [2:0] Y; // target of assignment
  always Q(A)
    case (1' b1) // synthesis parallel—case
  A[0]: Y = 0;
       A[1]: Y = 1;
       A[2]: Y = 2;
10
A[3]: Y = 3;
A[4]: Y = 4;
  A[5]: Y = 5;
  A[6]: Y = 6;
14
       A[7]: Y = 7;
       default: Y = 3' bX; // Don' t care when input is all 0' s
     endcase
```

- 优先级编码器要比简 单编码器占用更多逻 辑咨源
- 如果已知编码器输入 是单bit有效,可以告 诉综合器
- 并行case写法表示 Case条件的顺序无关 ,可以用普通编码器 实现该设计

endmodule

Verilog casex

● 与case类似,但Casex条件中允许包含 "X" 取值

● 当计算Case条件时,取值为 "X" 的条件不考虑

● 换句话说,可以不考虑那些位的取值





casex 举例

```
1 // Priority encoder
2 module encode (A, valid, Y);
3 input [7:0] A; // 8—bit input vector
4 output [2:0] Y; // 3—bit encoded output
5 output valid; // Asserted when an input is not all 0's
6 reg [2:0] Y; // target of assignment
7 reg valid;
     always @(A) begin
    valid = 1;
       casex (A)
        8' \text{ bXXXXXXX1}: Y = 0;
         8' \text{ bXXXXXX10}: Y = 1;
         8' bXXXXX100: Y = 2;
         8' bXXXX1000: Y = 3:
        8' \text{ bXXX10000}: Y = 4;
        8' bXX100000: Y = 5;
         8' \text{ bX1000000}: Y = 6;
17
         8' b10000000: Y = 7;
       default: begin
          valid = 0;
           Y = 3' bX; // Don' t care when input is all 0' s
         end
     endcase
     end
   endmodule
```





Verilog for

```
1 // simple encoder
2 module encode (A, Y);
3 input [7:0] A; // 8—bit input vector
4 output [2:0] Y; // 3—bit encoded output
5 reg [2:0] Y; // target of assignment
6 integer i; // Temporary variables for program only
7 reg [7:0] test;
  always \mathbb{Q}(A) begin
     test = 8b' 00000001:
  Y = 3' bX;
  for (i = 0; i < 8; i = i + 1) begin
        if (A == test) Y = N;
      test = test << 1:
   end
14
  end
15
16 endmodule
```

- 与C中的for类似
- for 语句在编译的时候执 行(类似宏扩展)
- 只关注计算结果
- 不关注如何计算
- 只用在测试用例中,不可综合





另一种行为模型例子

```
1 module life (neighbors, self, out);
                                 ● 计算conway游戏的生命规则
2 input self;
                                    - 一个没有邻居、或有4个邻居的
3 input [7:0] neighbors;
                                     细胞会死亡
4 output
         out;
                                    - 有2个、或3个邻居的细胞会活命
        out;
 reg
 integer count;
                                      整数是编译时的临时变量
 integer i;
  always @(neighbors or self) begin
     count = 0:
     for (i = 0; i < 8; i = i+1) count = count + neighbors [i];
10
  out = 0;
11
                                       Always块会立即执行,如
  out = out \mid (count == 3);
12
                                       果没有延迟, 会使用最后
   out = out \mid ((self == 1) & (count == 2));
13
     end
14
```



endmodule



Verilog while/repeat/forever

- while (expression) statement
 - Execute statement while expression is true
- repeat (expression) statement
 - Execute statement a fixed number of times

- forever statement
 - Execute statement forever





完全case 与并行 case

- // synthesis parallel_case
 - 告诉编译器Case中的条件顺序无关紧要
 - 也就是Case中的条件选项不会相互覆盖
 - 如在状态机中,不可能同时处于多个状态,某一时刻只能处于某一个状态
 - 可给出一种最简单的实现方式


- // synthesis full_case
 - 通知编译器漏掉了某些无关紧要的Case条件
 - 从而避免不完全声明而导致的锁存器





时序逻辑

```
1 // Parallel to Serial converter
2 module ParToSer(LD, X, out, CLK);
з input [3:0] X;
4 input LD, CLK;
5 output out;
6 reg out;
7 reg [3:0] Q;
8 assign out = Q[0];
9 always @ (posedge CLK)
       if (LD) Q=X;
10
       else Q = Q >> 1;
  endmodule // mux2
13
   module FF (CLK,Q,D);
  input D, CLK;
  output Q; reg Q;
       always @ (posedge CLK) Q=D;
17
  endmodule // FF
```



- "always @ (posedge CLK)" 强制 使 Q 寄存器的输出在每个仿真周期被 更新
- ">>"操作符不是算数右移,算数右 移时左侧补"0"
- 在非寄存器变量右移时可以用合并方 法实现,例如:
 - wire [3:0] A, B;
 - assign $B = \{1' b0, A[3:1]\}$





测试用例

Top-level modules written specifically to test sub-modules. Generally no ports.

```
module testmux:
                                                  ● initial模块与always模
2 reg a, b, s;
                                                   块很像,只是在仿真开
з wire f:
4 reg expected;
                                                   始时仅执行一次
  mux2 myMux (.select(s), .in0(a), .in1(b), .out(f));
                                                  •#n 指延迟n个单位时间
      initial
6
                                                     (仿真周期)
          begin
7
             s=0; a=0; b=1; expected=0;
8
                                                  • $monitor 打印输出
           \#10 \ a=1; \ b=0; \ expected=1;
                                                  ●还有很多其他系统功能
           \#10 \text{ s}=1; a=0; b=1; expected}=1;
10
                                                   用来实现输出显示,以
          end
11
     initial
12
                                                    及仿真控制
          $monitor(
13
             "select=%buin0=%buin1=%buout=%b,uexpecteduout=%butime=%d",
14
              s, a, b, f, expected, $time);
15
      endmodule // testmux
16
```





总结

- Verilog看起来和C很像,但它是用来描述硬件的
 - 多种物理元素,并行的动作
 - 严格的时间关系
 - 仿真与可综合的基本功能
 - 先设计出你所期望的电路,再用Verilog表达出来
- 理解语言的元素
 - Modules, ports, wires, reg, primitive, continuous assignment, blocking statements, sensitivity lists, hierarchy
 - 通过实验来学习,能更好地理解
- 行为模型描述方法可以隐藏具体的电路结构,但设计者仍需掌控电路结构、 数据通信、并行执行、以及时序设计等关键要素





问题和建议?



