ADS1118

注:本翻译是为电子爱好者提供参考用,但由于是第一次翻译芯片数据文档,自己英文水平也不乍样,所以在翻译中会就存在一些,还望各位多多赐教。此翻译仅供参考用,最终必须以 TI 的官方数据手册为准。

特点:


- 1、Ultra-Small QFN Package: 2mm × 1,5mm × 0,4mm
- 2、宽电压供电: 2.0v---5.5v
- 3、低电流消耗: 连续模式 150ua 单次模式 自动断电
- 4、可编程数据速率: 8sps 到 860sps
- 5、单时钟。。。
- 6、内部精度电压参考
- 7、内部温度传感器:最大 0.5℃误差
- 8、内部时钟发生器
- 9、内部可编程放大器
- 10、四个单端信号输入或两个差分输入

描述:

ADS118 是一个超小体积 16bit 精密的 AD 转换器。此款芯片对精度和供电进行了特别的设计。它以自带了电压参考和时钟发生器为特色。通过 SPI 接口传输数据。操作电压可从 2.0v 到 5.5v。

ADS118 的转换速率可以达到 860 次每秒 (SPS)。内部带有可编程增益放大器,可使输入范围提供更低±256mv。这个设计可以使更大或小的信号被测量到。还有一个特点是这款芯片输入端带有复用器,可以实现两个差分及四个单端输入。芯片内部带有一个高精度的温度传感器,这个温度传感器可以用在系统级的温度显示或辅助连接点的热电偶传感器。

ADS118 允许连续或单次操作模式,带有自动断电功能,可以在转换完毕后自动切断电源。单端模式可以在空闲时减少不必要的电流消耗。工作温度范围-40℃到+120℃。



内部结构图、热电偶连接


ABSOLUTE MAXIMUM RATINGS(1)

		ADS1118	UNIT
VDD to GND		-0.3 to +5.5	٧
Analog input current		100, momentary	mA
Analog input current		10, continuous	mA
Analog input voltage	to GND	-0.3 to VDD + 0.3	V
DIN, DOUT/DRDY, S	CLK, CS voltage to GND	-0.3 to +5.5	V
50D #	Human body model (HBM) JEDEC standard 22, test method A114-C.01, all pins	±4000	V
ESD ratings	Charged device model (CDM) JEDEC standard 22, test method C101, all pins	±1000	V
Operating temperatur	perating temperature range -40 to +125		°C
Maximum junction temperature		+150	°C
Storage temperature	range	-60 to +150	°C

⁽¹⁾ Stresses above those listed under *Absolute Maximum Ratings* may cause permanent damage to the device. Exposure to absolute maximum conditions for extended periods may affect device reliability.

电气特性参数见 TI 官方数据手册 3 页

PIN CONFIGURATIONS



引脚号	名称	描述
1	SCLK	时钟输入
2	CS/	片选,低电平有效
3	GND	地
4	AIN0	差分 1,正极性或单端通道 1 输入
5	AIN1	差分 1, 负极性或单端通道 2 输入
6	AIN2	差分 2, 正极性或单端通道 3 输入
7	AIN3	差分 2, 负极性或单端通道 4 输入
8	VDD	供电 2v 到 5.5v
9	DOUT/DRDY	串行数据出于数据读,低电平有效
10	DIN	串行数据输入

SPI TIMING CHARACTERISTICS




Figure 1. Serial Interface Timing

SYMBOL	DESCRIPTION	MIN	MAX	UNIT
tcssc	CS low to first SCLK: setup time ⁽¹⁾	100		ns
tsclk	SCLK period	250		ns
t _{SPWH}	SCLK pulse width: high	100		ns
	SCLK pulse width: low ⁽²⁾	100		ns
t _{SPWL}	SCEN pulse width, low ?		28	ms
t _{DIST}	Valid DIN to SCLK falling edge: setup time	50		ns
t _{DIHD}	Valid DIN to SCLK falling edge: hold time	50		ns
t _{DOPD}	SCLK rising edge to valid new DOUT: propagation delay ⁽³⁾		50	ns
t _{DOHD}	SCLK rising edge to DOUT invalid: hold time	0		ns
tcspop	CS low to DOUT driven: propagation delay	100		ns
t _{CSDOZ}	CS high to DOUT Hi-Z: propagation delay	100		ns
t _{CSH}	CS high pulse	200		ns
t _{sccs}	Final SCLK falling edge to CS high	100		ns

(2) Holding SCLK low longer than 28ms resets the SPI interface.

(2) Holding SCLK low longer than 28ms re(3) DOUT load = 20pF || 100kΩ to DGND.

数据测试参数图见手册7到12页

OVERVIEW

ADS1118 是一个小体积,低电压,16bit,delta-sigma ($\Delta\Sigma$) AD 转换器。它可以通过简单的配置和设计而应用在很多地方,支持高精度的测量。

ADS1118 包含一个 delta-sigma (ΔΣ) AD 转换器和可调增益放大器,一个内部电压参考,一个时钟发生器,一个 SPI 接口。ADS118 拥有一个高线性度的温度传感器。这些设计可以减小外部电路的设计,提高性能。




Figure 38. ADS1118 Functional Block Diagram

ADS118 AD 内核测量差分信号,Vin,差分端 AINp 和 AINn。这个转换结构组成一个差分结构,数字滤波器的开关电容 Δ Σ 调制器。这个结构可以提高抑制共模信号的能力。输入信号与内部参考电压进行比较。这个数字滤波器从调制器接收到高速数据流然后按输入电压比例输出数字量。

ADS118 有两种有效转换模式:单端模式和连续模式。在单端模式,ADC 执行一次转换后存贮一个变量在 AD 芯片的一个内部寄存器内,然后芯片进入低功耗掉电模式。这样的设计可以节约电量,芯片只在需要的时候才开始转换。在连续模式,ADC 在上一个转换完成时自动的开始下一次转换。连续转换的速率取决于编程设定的速率。转换的结果总是可以被

读取的,这个数据也是反映的最近完成的数据转换。

MULTIPLEXER

ADS118 输入端由一个复用器组成。具有四个单端信号输入端或两个差分输入端。另外,AINO 和 AIN1 的测量可能不同于 AIN3.复用器的配置使用了三位的寄存器。当单端模式用于测量时,反向端通过复用器配置连接到 ADC 内部 GND。




Figure 39. ADS1118 MUX

当使用反向端测量输入信号时,要注意输出代码的负极性的范围是无效的。这些代码被用于反向差分输入信号测量,如(AINP - AINN) < 0。 在输入端有 ESD 二极管连接到 VDD和 GND 保护输入口。所以输入信号的范围应在 GND - 0.3V < AINx < VDD + 0.3V 内,否则将使这些二极管导通而达到保护的目的。

如果外部信号可能超过允许值,则应在输入信号端口加上肖特基二极管及电阻,限制电流保证信号在输入范围。ADS118 未使用的其它外部引脚也可能影响转换,所以推荐在其上外加肖特基二极管。

ANALOG INPUTS

ADS118 使用了开关电容,在输入状态时其将被连续充电直到被充满,然后测量 AINp 到 AINn 之间的电压。这个电容容量非常小,电流值由外部负载情况决定。这个结构的等效电阻值取决于电容的值及输入信号频率。第二图说明了在开关 S1 S2 是的情况。在采样时,S1 断开。这种情况改变了 CA1 与 AINp 的连接,CA2 连接 AINn,Cb (AINp - AINn).在信号变化时期,首先 S1 闭合然后 S2 闭合。CA1 和 CA2 之间的电压变化到了约 0.7v,Cb 为 0v。这个图展示了 ADC 的信号输入端的信号源于内部结构间的一个非常小的电流。这个电流的平均值可以用来计算电阻 Reff Reff=Vin/I ave .




Figure 40. Simplified Analog Input Circuit




Figure 41. S₁ and S₂ Switch Timing for Figure 40

共模模式的阻抗计算,使用共模信号到 AINp 和 AINn 然后分别计算两脚的平均电流。这个共模阻抗的变化取决于 PGA 的增益设定,在 PGA 默认增益情况下阻抗在 $6M\Omega$ 左右。上图共模输入阻抗 Zcm。

差分输入阻抗的计算使用 AINp 和 AINn 并且要保证输入信号保持在 0.7v。这个电流取决于与 0.7v 连接的引脚及 PGA 的设定。差分输入阻抗表示为 Zdiff。

1 4510 11 1	rubio ii biiioroniaa iiipat iiipadanoo								
FS (V)	DIFFERENTIAL INPUT IMPEDANCE								
±6.144V ⁽¹⁾⁽¹⁾	22ΜΩ								
±4.096V ⁽¹⁾⁽¹⁾	15ΜΩ								
±2.048V	4.9ΜΩ								
±1.024V	2.4ΜΩ								
±0.512V	710kΩ								
±0.256V	710kΩ								

Table 1. Differential Input Impedance

 This parameter expresses the full-scale range of the ADC scaling. In no event should more than VDD + 0.3V be applied to this device.

这些典型的输入阻抗值是不能被忽略的,除非输入信号源阻抗较低。这个输入阻抗会 影响测量的精确度。对于高阻抗的信号源,缓冲器是有必要的。对于动态缓冲会引入噪声, 也会导致误差及增益错误。在高精度测量时这些因素必须考虑。

因为时钟发生器的频率受温度的影响,所以阻抗也会受到影响。但对于大多数应用, 这个影响是可以忽略的,在上图中给出了这个典型的输入阻抗有效值。

FULL-SCALE INPUT

PGA 的增益可以被设置为 gains of 2/3, 1, 2, 4, 8,16。PGA 的配置使用了寄存器的三位。PGA=2/3 用于在 VDD 大于 4v 时,输入的信号能被测量。然而,在如情况(as well as for PGA = 1 and VDD < 4V)时是不能满量程输出数字量的。模拟输入信号电压不能超过电气特性中规定的电压值。

Table 2. PGA Gain Full-Scale Range

PGA SETTING	FS (V)
2/3	±6.144V ⁽¹⁾⁽¹⁾
1	±4.096V ⁽¹⁾
2	±2.048V
4	±1.024V
8	±0.512V
16	±0.256V

This parameter expresses the full-scale range of the ADC scaling. In no event should more than VDD + 0.3V be applied to this device.

DATA FORMAT

ADS118 提供 16bits 二进制补码格式数据格式。在正极性满量程输入时为 7FFFh, 负极性满量程输入时为 8000h。

Table 3. Input Signal versus Ideal Output Code

INPUT SIGNAL, V _{IN} (AIN _P – AIN _N)	IDEAL OUTPUT CODE(1)
≥ FS (2 ¹⁵ – 1)/2 ¹⁵	7FFFh
+FS/2 ¹⁵	0001h
0	0
-FS/2 ¹⁵	FFFFh
≤ –FS	8000h

(1) Excludes the effects of noise, INL, offset, and gain errors.




Figure 42. ADS1118 Code Transition Diagram

TEMPERATURE SENSOR

ADS118 温度测量模式使用 14bits 配置寄存器。16bits 的数据存储。第一字节(MSB)接着是第二字节。首 14bits 用于表示温度值。这 14bits 的结果是左对齐的 16 位结果寄存器内和最后两位总是回读成"0"。一个 14 位等于 0.03125°C.负数用二进制补码形式表示。

Table 4. 14-bit Temperature Data Format

TEMPERATURE (°C)	DIGITAL OUTPUT (BINARY)	HEX		
128	01 0000 0000 0000	1000		
127.96875	00 1111 1111 1111	0FFF		
100	00 1100 1000 0000	0C80		
80	00 1010 0000 0000	0A00		
75	00 1001 0110 0000	0960		
50	00 0110 0100 0000	0640		
25	00 0011 0010 0000	0320		
0.25	00 0000 0000 1000	0008		
0	00 0000 0000 0000	0000		
-0.25	11 1111 1111 1000	3FF8		
-25	11 1100 1110 0000	3CE0		
-55	11 1001 0010 0000	3920		

温度转换数据格式

正温度 两位补足数不适用于正温度。因此,将二进制的 14bits 码左对齐,最高位 (MSB=0)表示正数。如: (+50℃) / (0.03125℃/COUNT) =0640h = 00 0110 0100 0000

负温度 一个负数的补码互补的二进制数和绝对添加 1,其中 MSB=1 表示负温度。

如(|-25°C|)/(0.03125°C/count) = 800 = 0320h = 00 0011 0010 0000 取反加 1 得到下面结果 Twos complement format: 11 1100 1101 1111 + 1 = 11 1100 1110 0000

数值转温度 首先看 MSB 是 0 还是 1 如果是 0 codes*0.03125℃=temperature 如果 是 1 先将 codes 减 1 后再补足所有位,然后 codes* -0.03125℃=temperature

Example: ADS1118 reads back 0960h: 0960h has an MSB = 0.

 $(0960h)(0.03125^{\circ}C) = (2400)(0.03125^{\circ}C) = +75^{\circ}C$

Example: ADS1118 reads back 3CEOh: 3CEOh has an MSB = 1.

Complement the result: $3CEOh \rightarrow 0320h (\sim (3CEOh-1) = 0320h)$

 $(0320h)(-0.03125^{\circ}C) = (800)(-0.03125^{\circ}C) = -25^{\circ}C$

ALIASING (混淆现象)

对于任何数据转换,如果被采集的信号频率超过了采样频率的一半,将会出现混淆现象。 要消除这种现象必须采取限制。一些信号具有固有的限制,如热电偶的输出速率限制。然而 这些信号会包含干扰及噪声信号。这些信号会混杂而被采集。

ADS1118 的数字滤波器提供一些减小高频噪声的方法,但是这个从滤波器输出的数字信号频率响应不能完全替代 anti-aliasing filter。对于一些应用,可能需要加一些外部滤波处理,如一个简单的 RC 滤波器即可满足。

OPERATING MODES

ADS118 具有两种操作模式:连续模式或单次模式。在连续模式下,ADS1118 连续进行转换。一次转换结束,转换结果存于转换寄存器并马上开始下一次转换。在单次模式下,芯片会等待 OS 位置高。一次转换开始,标志位被置 0,表示转换正在进行。一次转换数据准备,OS 位复位芯片进入掉电模式。在转换进行过程时对 OS 写 1 是无效的。

RESET AND POWER-UP

当 ADS118 上电,芯片将复位。芯片复位会使其寄存器恢复默认配置。默认情况下,该 ads1118 进入关机状态等待启动。设备接口是开启的,但没有发生转换配置写入到寄存器。初始化的掉电状态使其功耗更低并且减少上电初的涌浪电流。

DUTY CYCLING FOR LOW POWER

对于多数应用,以低速率来提高数据精度是不必要的。对于这些应用,ADS118 周期循环,可以通过定期要求高数据率的读数在有效地降低数据率的产量显着节省功耗。例如通过MCU 设置在掉电模式数据速率 860SPS,单次模式 8SPS(125ms)。因为在 860SPS 时仅仅需要 1.2ms,而单次模式会进入掉电模式会多消耗 123.8ms 的时间。对于这种配置,单次模式消耗了连续模式大约 1/100th 的电能。循环采集是随意的,通过主控器控制即可。

SERIAL INTERFACE

兼容的 SPI 串口包含了四个数据接口线: CS/, SCLK, DIN, and DOUT/DRDY/;其中三个是信号线,剩余的一个是位选,低电平有效。这个接口用于读取转换的数据,读和写寄存器,对芯片进行操作。

CHIP SELECT (CS)

片选信号线用于选中芯片通讯。通常用于总线上有多个设备时。在通讯期间 CS 必须一直有效。当 CS 置高时,接口将被复位,SCLK 无效,DOUT/DRDY/高阻这样通过 CS 就可以实现总线复用。

SERIAL CLOCK (SCLK)

SCLK 接口设有施密特触发器,这个端口的时钟用于 DIN 和 DOUT/DRDY/引脚的数据输出和输入。即使输入具有滞后,建议保持 SCLK 尽可能防止故障意外移动数据。如果 SCLK 保持低达到 28ms,串行接口将被复位然后等待下一个时钟。这个超时可用于恢复中断的串行通讯。当串行接口休眠时,保持 SCLK 为低。

DATA INPUT (DIN)

数据输入 pin,与 SCLK 同时使用,用于发送数据到 ADS1118 (控制指令和寄存器数据)。 在 SCLK 下降沿是 DIN 会锁存数据。DIN 用于传向 ADS118 数据使用。

DATA OUTPUT AND DATA READY (DOUT/DRDY)

数据输出和数据准备 pin 用于与 SLCK 配合使用来读取 ADS118 转换数据和寄存器数据。在连续数据读模式时,DOUT/DRDY 置低,当转换数据准备并且达到 8us 之前,这个数据时准备信号数据。数据在 SCLK 下降沿从 DOUT/DRDY 移出。在 CS 置高时 DOUT/DRDY 为高阻。DOUT/DRDY 可以在 CS 为高时配置为弱上拉状态。这样可以提高数据稳定,减小对主控的漏电流。如果 ads1118 不与其他设备共用串行总线,CS 置低。

POWER-DOWN MODE

当配置寄存器的 PWDN 位被置为 1, AD 芯片进入低功耗模式。由于 ADS1118 的默认值即为此,因此在初次给芯片上电时就会进入此种工作模式。在此种模式下工作电流不会超过 2ua。在此期间设备响应命令但不做任何数据转换。要退出这种模式只需简单的对 PWDN 位清 0 即可。

REGISTERS

此芯片有两个可供 SPI 接口操作的寄存器。转换寄存器包含上一次转换的结果。配置寄存器用于实现修改操作模式和了解芯片工作状态。

Conversion Register

这个寄存器存储转换结果,这个结果总是上一次的转换结果,使用补码形式存放。在上 电时被清 0,直到首次转换完成。

Table 5. Conversion Register (Read-Only)

BIT	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
NAME	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0

Config Register

这个寄存器为 16 位,用于配置寄存器的操作模式、输入选择、数据速率、PGA 设置、比较模式。默认值为 Default = 8583h.

Table 6. Config Register (Read/Write)

					•	•		
BIT	15	14	13	12	11	10	9	8
NAME	OS	MUX2	MUX1	MUX0	PGA2	PGA1	PGA0	MODE
BIT	7	6	5	4	3	2	1	0
NAME	DR2	DR1	DR0	TS_MODE	PULL_UP_ EN	NOP1	NOP2	CNV_RDY_FL

Default = 8583h.

BIT15 OS: 芯片当前工作操作状态/单次转换开始 此位允许在掉电模式时被写入

写状态: 0 无影响 1 开始单次转换(在掉电模式)

读状态: 0 设备当前正在转换 1 设备未转换

BIT[14:12] MUX[2: 0]输入复用器配置 配置输入复用器,在温度模式不对其影响

 $\begin{array}{lll} 000:AIN_P=AIN0 \text{ and }AIN_N=AIN1 \text{ (default)} & 100:AIN_P=AIN0 \text{ and }AIN_N=GND\\ 001:AIN_P=AIN0 \text{ and }AIN_N=AIN3 & 101:AIN_P=AIN1 \text{ and }AIN_N=GND\\ 010:AIN_P=AIN1 \text{ and }AIN_N=AIN3 & 110:AIN_P=AIN2 \text{ and }AIN_N=GND\\ 011:AIN_P=AIN2 \text{ and }AIN_N=AIN3 & 111:AIN_P=AIN3 \text{ and }AIN_N=GND\\ \end{array}$

......

BIT[11:9] PGA[2:0]:可编程增益放大器配置 对增益进行控制,在温度模式不对其影响

 $000 : FS = \pm 6.144V^{(1)}$ $100 : FS = \pm 0.512V$ $001 : FS = \pm 4.096V^{(1)}$ $101 : FS = \pm 0.256V$ $010 : FS = \pm 2.048V$ (default) $110 : FS = \pm 0.256V$ $011 : FS = \pm 1.024V$ $111 : FS = \pm 0.256V$

(1) This parameter expresses the full-scale range of the ADC scaling. In no event should more than VDD + 0.3V be applied to this device.

BIT 8 MODE: 设备操作模式

0: 连续转换模式 1: 掉电,单次转换模式 (默认)

BIT[7:5] DR[2:0]: 数据速率

These bits control the data rate setting.

 000 : 8SPS
 100 : 128SPS (default)

 001 : 16SPS
 101 : 250SPS

 010 : 32SPS
 110 : 475SPS

 011 : 64SPS
 111 : 860SPS

BIT 4 TS_MODE: 温度传感器模式

0: ADC mode (default)

1: Temperature sensor mode

BIT 3 PULL_UP_EN: 上拉模式

这位允许在 CS 置高时 DOUT 被弱上拉。当此位被允许 CS 置高时,总线上将有一个 $400k\Omega$ 的电阻连接到电源。当此位关闭时,CS 置高 DOUT 将浮空。

0 : Pull-up resistor disabled on DOUT pin (default)

1: Pull-up resistor enabled on DOUT pin

BIT[2:0] NOP: No operation

NOP 位用于控制配置数据是否写入配置寄存器。为了使数据被写入配置寄存器,NOP 位必须写入"01",其它值都是无效的。这意味着配置寄存器没有数 据写入时,DIN 将在 SCLK 脉冲时保持低或高。

01: Valid data, update the Config Register (default)

BITO CNV_RDY_FL: 转换就绪标志位

此位为低时表示转换就绪,当为高时意味着转换正在处理中。这个标志位的目的在于返回一个高电平到 DOUT,准备一个下降沿用于下一次数据。


0: 转换完毕,没有转换处理 1:正在转换(默认)

DATA RETRIEVAL

数据的读取有两种模式: 单次转换及连续转换,模式的选择取决于配置寄存器的 OS 位。

Continuous Conversion Mode

在连续转换模式,数据从设备读取而不需要命令。当 DOUT/DRDY 为低时表明新的一次数据准备就绪。转换数据的读取通过 DOUT 数据的移出来进行。MSB 在前,在 SCLK 上升沿时输出。 如图所示,转换结果由两字节构成,额外的两字节是寄存器配置值。数据的读取操作必须在 DOUT 输出数据后 16/clk 时钟内完成。




(1) $\overline{\text{CS}}$ may be held low. If $\overline{\text{CS}}$ is low, DOUT/ $\overline{\text{DRDY}}$ asserts low indicating new data.

Figure 43. Continuous Conversion Mode Timing

One-Shot Mode

在单次转换模式时数据将被存至缓冲寄存器直到有新的转换数据代替。数据的读取应先向 OS 为写"1",接着数据被位移出。转换结果由两字节构成,额外的两字节是寄存器配置值。与连续模式不同点在于 DOUT 不会置低。



(1) \overline{CS} may be held low. If \overline{CS} is low, DOUT/ \overline{DRDY} asserts low indicating new data.

Figure 44. One-Shot Mode Timing

APPLICATION INFORMATION

BASIC CONNECTIONS AND LAYOUT CONSIDERATIONS

对于大多数应用,线路时比较简单的。下图是一个基本的应用电路。很多微控制器具有 SPI 接口可用于控制 ADS1118。这里使用了 SPI 的模式 1 即 CPOL = 0 and CPHA = 1。在模式 1 只有在时钟上升沿时数据被锁存,为控制器通过下降沿读取数据。Although it is not required, it is a good practice to place 49.9 Ω resistors in series with allof the digital pins. This resistance smooths sharp transitions, suppresses overshoot, and offers some overvoltage protection.




Figure 45. Typical Connections of the ADS1118

要较好的采集电压信号除使用差分信号外,还应该使信号源的内阻较小,如热电偶和热敏电阻。同时 ADS1118 也可以识别极性不同的电压信号,在其它输入端口不能输入负极性的电压,应为内部有 ESD 保护二极管。当输入电压信号高于 VDD 或低于 GND 时,将使输入的保护二极管导通。