JOURNAL OF SOUTHEAST UNIVERSITY (Natural Science Edition)

doi: 10.3969/j. issn. 1001 - 0505. 2012. S1.006

基于 FPGA 的变频控制系统的实现

冒建亮 叶 桦 张舒哲

(东南大学自动化学院,南京 210096) (东南大学复杂工程系统测量与控制教育部重点实验室,南京 210096)

摘要:针对采用 DSP 实现空间矢量脉宽调制算法存在的时序错乱、相位抖动的问题,提出了一种基于 FPGA 实现变频控制的新思路.结合空间矢量脉宽调制(SVPWM)技术,采用 DDS 算法代替传统的 DSP ,产生 SVPWM 的正弦电压调制信号,并对传统的 SVPWM 算法进行了优化设计.在利用五段式原理进行空间电压矢量合成时,对开关矢量时间进行分配与重构,减少了 FP-GA 逻辑单元的占用率.最终利用 Quartus II 进行软件仿真分析,并在实际硬件电路中进行了实验验证.实验结果表明,提出的 SVPWM 信号发生算法实时性好、可靠性高,可实现精确的变频调速,满足一般变频控制系统的要求.

关键词: FPGA; SVPWM; DDS; 变频

中图分类号: TP272 文献标志码: A 文章编号: 1001 - 0505(2012) S1-0025-06

Design of frequency control system based on FPGA

Mao Jianliang Ye Hua Zhang Shuzhe

(School of Automation , Southeast University , Nanjing 210096 , China)

(Key Laboratory of Measurement and Control of Complex Systems of Engineering of Ministry of Education ,

Southeast University , Nanjing 210096 , China)

Abstract: To solve the problems of timing disorder and phase jitter existing in the space vector pulse width modulation (SVPWM) realized by digital signal processor (DSP), a new idea is put forward for the frequency control system based on field programmable gate array (FPGA). Combining the SVPWM, direct digital synthesizer (DDS) is used to generate sinusoidal voltage modulation instead of DSP and the traditional SVPWM algorithm is optimized. Furthermore, the switching vector time is allocated and reconstructed when the five-style principle is utilized to synthesize space voltage vector, which reduces the occupancy rate of logic units for FPGA. Finally, the algorithm is simulated in Quartus II and verified by experiments. The experimental results show that the proposed SVPWM algorithm is real-time and reliable, and it can be used to achieve precise frequency control, which meets the requirements of the variable frequency control system.

Key words: field programmable gate array (FPGA); space vector pulse width modulation (SVP-WM); direct digital synthesizer (DDS); frequency conversion

传统的正弦脉宽调制技术(SPWM)是工业上应用较广的一种逆变电源控制方式,一般利用正弦调制波和三角载波相比得到.然而这种技术不能充分利用逆变器的直流电压,逆变器最大相电压基波幅值与逆变器直流电压比值为 1/2 ,直流电压利用

率低. 空间矢量脉宽调制技术(SVPWM)的思想是将逆变器和电机视为一个整体作为执行机构 着重于产生恒定的圆形旋转磁场. 与 SPWM 相比 SVP-WM 不仅直流电压利用率提高了 15. 47% ,并且总谐波畸变率变小,开关频率也得到降低. 目前,

收稿日期: 2012-05-20. 作者简介: 冒建亮 (1989—), 男,硕士生; 叶桦(联系人),男,博士,教授,zhineng@seu.edu.cn.

基金项目: 国家自然科学基金资助项目(61175091)、江苏省徐工集团院士工作站资助项目(BM2009562).

引文格式: 冒建亮 叶桦 涨舒哲. 基于 FPGA 的变频控制系统的实现[J]. 东南大学学报: 自然科学版 2012 42(S1): 25-30. [doi: 10.3969/j.issn.1001-0505.2012.S1.006]

SVPWM 技术已广泛应用于变频调速控制领域.

国内的变频控制器一般由微处理器(MCU和DSP)或专用控制芯片(ASIC)承担.德州仪器(TI)公司的C2000系列DSP在交流电机控制方面的出色性能也受到了设计者们的青睐[13].然而,DSP本身存在固有的缺陷。其串行时序的运算方式在中低速变频领域性能很好。在高速环境下却很容易出现时序问题。导致程序失控;此外,微处理器中不确定的中断响应也会导致PWM脉冲的相位抖动问题。

近年来 现场可编程门阵列(FPGA)的迅猛发展为交流伺服系统提供了新的思路 但当前大多数控制器在设计中,FPGA 仍然需要 DSP 等其他微控制器的辅助^[4-5] 其一般的实现方式都是以 DSP产生两路正弦电压调制信号,通过与 FPGA 的通信,实现变频调速功能.这样的结合在高速通信过程中,难免出现时序问题;同时容易受到噪声或电磁干扰,使得控制的稳定性受到影响,并且成本较高.

本文结合直接频率合成技术(DDS),由 FPGA产生两路正弦电压调制信号,避免了传统设计存在的与 DSP 在通信过程中的数据传输问题.采用五段式空间电压合成原理,优化了传统的 SVPWM算法,对开关矢量时间进行重构,减少了 FPGA的逻辑控制单元, 弥补了其在复杂数据运算方面的不足.实验结果表明,利用 FPGA实现 SVPWM的新型算法实时性好、可靠性高,有着重要的现实意义.

1 新型 SVPWM 控制原理

SVPWM 控制的原理是利用逆变器各桥臂开关控制信号的不同组合,使逆变器输出电压矢量的运行轨迹尽可能接近圆形. 传统的 SVPWM 算法^[6] 是利用 Clarke 变换,实现三相平面坐标系 ABC 向两相平面直角坐标系 αβO 的转换,通过 8种电压产生的磁链矢量追踪基准磁链圆,得到六边形电压空间矢量,如图 1 所示,但这并不能得到所期望的圆形旋转磁场. 因此,本文利用 8 个基本电压矢量的线性组合来得到更多的 PWM 开关状态.

在空间电压矢量合成过程中,为了减少功率元器件的开关损耗,加入零矢量以满足最小开关损耗要求.将逆变器的一个工作周期用 8 个电压矢量分成 6 个扇区,每个区域再分成若干对应于时间 T_s 的区间. 如图 2 所示,当调制时间 T_s 越小,所得到的电压空间矢量越接近于圆.




图 1 空间电压矢量合图




图 2 空间电压矢量以周期 T_s 细分后的矢量图

为了实现最小开关损耗 零矢量添加原则应使得逆变器每次切换开关状态时,只切换一个功率开关器件. 作者分析了七段式与五段式^[7-8] 空间电压合成基本原理,得出: 七段式合成谐波含量低,但算法较为复杂,利用 FPGA 实现将会占用更多的逻辑空间; 五段式合成开关损耗及谐波含量相对较低,且算法较为简单.

因此在系统实现时采用了五段式空间电压合成矢量,并且在矢量时间分配上提出了适合于 FP-GA 的矢量时间重构算法. 采用五段式空间电压矢量合成法 添加的零矢量被分成 2 段,各扇区的矢量序列如表 1 所示. 在进行空间电压矢量扇区与时间的计算时,关键是如何产生两路正弦电压调制信号 U_a 和 U_B .

表 1 扇区开关矢量序列对应表

扇区号	开关矢量序列
I	$U_0(000) \rightarrow U_1(100) \rightarrow U_2(110) \rightarrow U_2(100) \rightarrow U_0(000)$
II	$U_0(000) \rightarrow U_3(010) \rightarrow U_2(110) \rightarrow U_3(010) \rightarrow U_0(000)$
Ш	$U_0(000) \rightarrow U_3(010) \rightarrow U_4(011) \rightarrow U_3(010) \rightarrow U_0(000)$
IV	$U_0(000) \rightarrow U_5(001) \rightarrow U_4(011) \rightarrow U_5(010) \rightarrow U_0(000)$
\mathbf{V}	$U_0(000) \rightarrow U_5(001) \rightarrow U_6(101) \rightarrow U_5(001) \rightarrow U_0(000)$
VI	$U_0(000) \rightarrow U_1(100) \rightarrow U_6(101) \rightarrow U_1(100) \rightarrow U_0(000)$

本文利用 DDS 原理产生上述 2 路调制信号,调制信号的数据表存储于 FPGA 的 ROM 单元中,采用 Matlab 离线方式计算得到,结合五段式空间

电压合成矢量的优化算法 降低 FPGA 逻辑单元占用率 ,由此提出的 SVPWM 变频控制的新思路将具有更高的实时性与稳定性.

2 变频控制系统的实现

采用 FPGA(EP2C8Q208C8)设计变频控制系统 利用 Verilog 图形化编程,实现程序模块化.系统总体设计框图如图 3 所示.




图 3 变频控制系统实现框图

系统实现的关键在于 DDS 算法与 SVPWM 算法的结合,通过给定变频器的频率值,可以确定 DDS 的频率控制字,经正弦波调制模块,分别输出 10 位分辨率的正弦波与余弦波,作为 SVPWM 的电压调制信号.另外,采用恒压频比变频调速算法(VVVF),可得出系统的输出电压幅值大小.SVP-WM 调制方式由扇区判断、波形发生、死区延迟实现,这部分在设计过程中对算法进行了优化.最终,通过输出的6路 SVPWM 波控制功率开关器件,实现变频调速功能.

2.1 VVVF 恒压频比控制

恒压频比(VVVF) 控制的基本思想是在基频以下时通过始终保持电动机的电压和频率之比为恒定的数值,以此来保证转子磁通恒定. 在基频以上时,电压不能超过额定电压,因而通过减弱磁通来提高频率,属于恒功率调速. 另外,在低速运行时,由于定子电阻压降不容忽视,须进行适当的电压补偿^[9].

采用 FPGA 实现恒压频比调速 即建立恒压频比控制特性曲线. f 与 U、的函数关系式为

$$U_{s} = \frac{U_{\text{smax}} - U_{\text{sl}}}{f_{s}} f + U_{\text{sl}} \qquad f \leq f_{s}$$

$$U_{s} = U_{\text{smax}} \qquad f > f_{s}$$
(1)

式中 U_{smax} 和 U_{sl} 分别为电压的最大幅值和最小幅值; f_{s} 为基频率; f 为输出信号的频率.

当频率f给定时,可根据式(1)得出电压 U_s .

2.2 DDS 正弦波调制

DDS 是从相位出发,直接合成所需频率波形,其内部包括地址发生模块和波形存储器ROM 模块,基本结构如图 4 所示. 相位累加器在

系统时钟控制下,产生波形存储器 ROM 的地址,相位溢出频率即正弦波输出频率. 因此,通过改变频率控制字大小,即可以调节波形数据的频率,实现系统的变频. 记频率控制字为 K ,正弦波相位上精度为 N 位,系统时钟为 f_c ,则系统输出频率 f_c 为

$$f_{\rm o} = \frac{f_{\rm c}}{2^N} K \tag{2}$$




图 4 DDS 正弦波发生基本思想

系统实现时,采用相位精度 N = 32 位,为了减少 FPGA 的 ROM 值 在进行 ROM 值查询时,采取截断式方法,取相位累加器的高 10 位,则 ROM 内共存取 1024 个值,可完全满足设计需要.

FPGA 部分 ROM 值数据如图 5 所示,由 Mat-lab 生成,并采用 FPGA 宏功能模块进行 ROM 值定制.

Addr	+0	+1	+2	+3	+4	+5	+6	+7
0	256	256	256	256	256	256	256	255
8	255	254	254	254	253	253	252	252
16	251	250	250	249	248	248	247	246
24	245	244	243	242	241	240	239	238
32	236	235	234	233	231	230	229	227
40	226	224	223	221	219	218	216	214
48	213	211	209	207	205	204	202	200
56	198	196	194	192	189	187	185	183
64	181	178	176	174	172	169	167	164
72	162	160	157	155	152	150	147	144
80	142	139	137	134	131	128	126	123
88	120	117	115	112	109	106	103	100
96	97	95	92	95	86	83	80	77
104	74	71	68	65	62	58	55	52
112	49	46	43	40	37	34	31	27
120	24	21	18	15	12	9	6	2
128	-1	-4	-7	-10	-13	-17	-20	-23
136	-1	-29	-32	-35	-38	-42	-45	-48

图 5 FPGA 存储 ROM 值数据表

2.3 扇区判断

由 SVPWM 产生思想 8 个空间电压矢量将空间分为 6 个扇区,要合成参考电压,首先需确定其所在的扇区位置^[10].

假设有中间变量 A B C 则

$$A=U_{\beta}$$
 , $B=\frac{\sqrt{3}}{2}U_{\alpha}-\frac{1}{2}U_{\beta}$, $C=-\frac{\sqrt{3}}{2}U_{\alpha}-\frac{1}{2}U_{\beta}$

式中 U_{α} 和 U_{β} 为参考电压 U_{s} 的分量. 扇区计算公式为

$$P = \operatorname{sign}(A) + 2\operatorname{sign}(B) + 4\operatorname{sign}(C)$$
 (4)
其中 $\operatorname{sign}(x) = \begin{cases} 1 & x > 0 \\ 0 & x < 0 \end{cases}$

根据 P 值查表 2 则可得当前参考电压所在的扇区.

表 2 扇区号对应表

P	1	2	3	4	5	6
扇区号	II	VI	I	IV	Ш	V

2.4 SVPWM 时间分配与重构

参考电压所在扇区确定后,根据 SVPWM 控制原理,需实现表 1 中各扇区中的开关矢量输出,即确定各开关状态的时间.本文采用五段式空间电压合成矢量,则 I 区的 SVPWM 波如图 6 所示.




图 6 I区的 SVPWM 波形图

2.4.1 开关矢量时间分配

图 6 中,对开关矢量在时间上进行了平均分配,以使产生的 PWM 对称,从而有效地降低 PWM 的谐波分量,且 $T_0 = T_s - T_1 - T_2$,其中 T_0 为零矢量作用时间, T_1 , T_2 为有效矢量作用时间.

假设有中间变量 X X Z 定义

$$X = \frac{\sqrt{3} U_{\beta}}{U_{d}} T_{s} \quad Y = \frac{3U_{\alpha} + \sqrt{3} U_{\beta}}{2U_{d}} T_{s}$$

$$Z = \frac{-3U_{\alpha} + \sqrt{3} U_{\beta}}{2U_{d}} T_{s}$$
(5)

其中 U_{α} 和 U_{β} 为参考电压 U_{s} 的分量 T_{s} 为调制周期 $^{[11]}$.

则可得各扇区矢量作用时间分配如表 3 所示.

表 3 各扇区有效矢量作用时间

扇区号	I	${ m I\hspace{1em}I}$	Ш	IV	\mathbf{V}	VI
T ₁	- Z	Z	X	- X	- Y	Y
T_2	X	Y	-Y	Z	-Z	-X

当合成电压矢量端点落在正六边形与外接圆之间时,如图7所示,即合成电压矢量发生过调制,此时输出电压将发生失真,必须采取过调制处理,本文采用比例缩小算法.




图 7 空间电压矢量图调制区与过调制区

当 $T_1 + T_2 \leq T_8$ 时,电压矢量处于调制区,当 $T_1 + T_2 > T_8$ 将发生过调制,设将电压矢量端点轨迹端点拉回至正六边形内切圆内时两非零矢量作用时间分别为 T_1', T_2' 则有比例关系:

$$\frac{T_1'}{T_1} = \frac{T_2'}{T_2} \tag{6}$$

因此 ,当发生过调制时 ,矢量作用时间为

$$T_1' = \frac{T_1}{T_1 + T_2} T_s$$
, $T_2' = \frac{T_2}{T_1 + T_2} T_s$ (7)

2.4.2 开关矢量时间重构

以上是对空间电压矢量时间分配的理论分析,但设计过程中发现,FPGA 在计算乘法时会占据更多的逻辑单元,因此在计算 T_0 , T_1 , T_2 时,作者将时间分配重新作了优化,大大降低了逻辑单元的利用率.

 $U_{\rm s}$ 在调制区时 调制比 M 为

$$M = \frac{\sqrt{3} U_{\rm s}}{U_{\rm d}} \le 1 \tag{8}$$

可得 $U_{\rm d} = \sqrt{3} U_{\rm smax}$.

结合式(1) ,以计算时间量 X 为例 ,当 $f \leq f_s$ 时 .化简后有

$$X = \frac{U_{\beta}}{U_{\text{smax}}} T_{\text{s}} = \frac{U_{\text{s}} \sin \alpha}{U_{\text{smax}}} T_{\text{s}} = \left(\frac{U_{\text{smax}} - U_{\text{sl}}}{f_{\text{s}}} f + U_{\text{sl}}\right) \frac{\sin \alpha}{U_{\text{smax}}} T_{\text{s}} = \frac{(1 - \eta) f + \eta f_{\text{s}}}{f_{\text{s}}} T_{\text{s}} \sin \alpha$$

$$(9)$$

式中 $\eta = U_{\rm s1}/U_{\rm smax}$.

分析式(9) 可知 ,开关矢量的时间在计算中与输出电压值的大小没有直接关系,仅与输出电压幅值的最大值与最小值之比有关。 因此 ,可以按照 2^n ($n \ge 1$ 且 n 为整数) 设定电压最大值和最小值 ,这样在编程时 FPGA 可以进行移位运算.

除进行上述简化运算 在图 7 中 冷

$$T_{L0} = \frac{T_{s} - T_{2}}{2} , T_{L1} = T_{1} + T_{2}$$

$$T_{S1} = T_{2} , T_{S0} = \frac{T_{s} - T_{1} - T_{2}}{2}$$
(10)

通过计算式(10),确定 4 个时间点: $T_{\rm S0}$, $T_{\rm L0}$, $T_{\rm S0}$ + $T_{\rm L1}$, $T_{\rm L0}$ + $T_{\rm S1}$. 再结合式(9) 计算开关矢量作用时间,简化了运算过程中的加法与乘法,避免FPGA 进行大量的冗余运算.

另外,分析式(3)与式(5)不难发现,扇区判断与时间分配计算拥有共同因子,因此在程序设计中将两者同时计算,避免了重复运算.

2.5 死区延迟

由于功率开关元件存在开启与关断的延时 因此在逆变器同一桥臂上、下两个功率元件在切换状态时容易出现直通 造成电路损坏 为了避免这种情况的

发生 在驱动逆变器上、下桥臂的 SVPWM 脉冲之间 加入死区控制 本文采用的 IGBT 死区时间为 4 us.

设计思路为: 当检测到 SVPWM 脉冲信号上升沿时,FPGA 输出保持低电平,延迟 4 us 时间后输出高电平. 由此产生的 6 路脉冲信号将不会使得上、下桥臂直通.

3 实验仿真与论证

3.1 Quartus II 仿真

利用 Quartus II 进行软件仿真 ,验证 SVPWM 控制思想的正确性 ,仿真波形图如图 8 所示.




图 8 SVPWM 仿真波形图

由图 8(b)、(c)可看出,随着正弦波调制信号的周期变化,空间电压矢量的扇区号也是按照顺序依次变化,各区 SVPWM 波形输出与理论分析一致. 在程序中设定频率初始值为 50 Hz,仿真时间 40 ms,由图 8(c)可知,SVPWM输出信号为2个周期,与频率设定值相对应,从而验证了本文所述的 SVPWM 变频控制器的正确性.

3.2 实验论证

为验证本文所提出的新型 SVPWM 控制思想在实际应用中的效果 实验在型号为 EP2C8 的 FP-GA 硬件电路上实现. 通过按键来设定输入频率,

初始化频率值为 50Hz.

图 9 分别为频率 50 Hz 和 45 Hz 时 ,A ,B 两相输出的 SVPWM 波经过 LC 低通滤波器的电压波形.

4 结语

本文在分析了目前一般的基于 DSP 的变频控制器劣势的基础上,提出一种基于 FPGA 的 SVP-WM 变频控制器. 系统设计中采用 DDS 产生正弦电压调制信号,具有高效、实时的特性,并且优化了传统的 SVPWM 算法,使得输出谐波更小,转矩脉动更低. 最终利用 Quartus II 进行软件仿真分析,并




图 9 A B 相输出 50 Hz 及 45 Hz 的 SVPWM 波形

在实际硬件电路中进行实验验证. 实验结果表明本 文提出的 SVPWM 变频控制器实时性好、可靠性 高 具有一定实用价值.

参考文献 (References)

- [1] 陈粟宋. 基于 DSP 和 SVPWM 控制的变频调速系统设计及实现[J]. 制造自动化,2011,33(5): 19-21. Chen Susong. The realization of digital vector controlled SVPWM frequency-variable speed-adjustable system [J]. Manufacturing Automation,2011,33(5): 19-21. (in Chinese)
- [2] Zhang Weifeng, Zhang Yanhui, Wang Ruichun, et al. A model-based DSP control platform for rapid prototype of SVPWM [C]//Proceedings of the 2010 IEEE 10th International Conference on Signal Proceeding. Beijing, China, 2010: 2523-2526.

- [3] Du Zhiyong, Wang Xianfang. SVPWM speed governing system of introduction motor based on DSP[C]// Proceedings of the International Conference on "Computer as a Tool". Warsaw, Poland, 2007: 45-49.
- [4] 郑飞,费树岷,周杏鹏,等.基于 DSP 和 FPGA 的 SVPWM 算法及其在变频调速中的应用[J]. 电力自 动化设备,2010,30(11):61-64.

 Zheng Fei, Fei Shumin, Zhou Xingpeng, et al. SVP—WM algorithm based on DSP & FPGA and its application in variable frequency drives [J]. Electric Power Automation Equipment, 2010,30(11):61-64. (in Chinese)
- [5] Holtz J, Nikolaos F. Neutral point potential balancing algorithm at low modulation index for three-level inverter medium voltage drives [J]. IEEE Transactions on Industry Applications , 2007, 43(3): 761-768.
- [6] 祁超,王庆章,赵耀 筹. 基于 FPGA 的三项 SVPWM 调制算法的实现 [J]. 南开大学学报: 自然科学版, 2011,44(4): 26-30.
 Qi Chao, Wang Qingzhang, Zhao Yao, et al. The realization of three-phase SVPWM based on FPGA [J]. Acta Scientiarum Naturalium Universitatis Nankaiensis: Natural Science Edition, 2011,44(4): 26-30. (in Chinese)
- [7] Li Xiaoning , Huang Dagui. Design of an FPGA-based 3-Phase SVPWM controller [C]//Proceedings of the 2010 International Conference on Electrical and Control Engineering. Wuhan , China , 2010: 3565-3568.
- [8] Oscar Lopez, Jacobo Alvarez, Jesus Doval-Gandoy, et al. Multilevel multiphase space vector PWM algorithm with switching state redundacy [J]. IEEE Transactions on Industrial Electronics, 2009, 56(3): 792-804.
- [9] 阮毅,陈伯时. 电力拖动自动控制系统——运动控制系统 [M]. 4版.北京: 机械工业出版社,2006: 122-123.
- [10] Shu Zeliang, Tang Jian, Guo Yuhua, et al. An efficient SVPWM algorithm with low computational overhead for three-phase inverters [J]. IEEE Transactions on Power Electronics, 2007, 22(5): 1797-1805.
- [11] 韩宝江. 基于 FPGA 的 SVPWM 信号发生器设计 [D]. 哈尔滨: 哈尔滨理工大学,2009.