國立臺灣科技大學 電機工程系



計算機組織 作業報告 PA1

各模組程式碼截圖並說明

PART 1 乘法器(Multiplier)

a. ALU

```
module ALU(Src1, Src2,Result,Carry,Funct); jiehong, a week ago * update from mac input [31:0]Src1; input [31:0]Src2; input [5:0]Funct; output reg [31:0]Result; output reg Carry;


always@(Src1 or Src2 or Funct) begin

// I use case to implement ALU, because ALU usually do a lot of jobs. case (Funct[5:0]) 6'b 001001: {Carry,Result} = Src1 + Src2; default: // 如果今天LSB=0→不用加的話,就不要加。 begin

Carry = 0; Result = 0; end endcase end
```

```
module tb_ALU();
reg [31:0]Src1;
reg [31:0]Src2;
reg [5:0]Funct;
wire [31:0]Result;
wire Carry;
ALU Arithemetic_Logical_Unit(
    .Src1(Src1),
    .Src2(Src2),
    .Funct(Funct),
    .Result(Result),
    .Carry(Carry)
initial #20 $finish;
#5 Funct = 6'b 001001; // 依照HW1規定的ADDU function code
#5 Src1 = 32'h 0F0F_0F1F; // 第一個測資們,我讓他們爆炸
#5 Src2 = 32'h F0F0_F0F0;
#10 Funct = 6'b 0;// 如果funct不為MIPS所規定的function code,那Result與Carry就該為O。
#15 Funct = 6'b 001001;
#15 Src1 = 32'h 200; // 第二個就用正常的測資
#15 Src2 = 32'h 1800;
endmodule
```

ALU所做的事情非常簡單,如果FUNCT[5:0] = 6'b001010(這6個bit是照著HW1所提供之MIPS function code),就單純做unsigned的加法,因為是32bit+32bit,因此我們還需要一個Carry,來避免其overflow. 若function code不是ADDU所規定之function code的話,就令Result與Carry為0。下圖為由testbench產生之模擬結果。




- 1. 為OFOF OF1F + FOFO FOFO, 因為是設計用來overflow, 因此Carry會跳1,
- 2. 是因為Funct = 0, 所以ALU輸出為0
- 3. 是1800+200=1a00H

b. Multiplicand

```
module tb_Multiplicand();
reg Reset,W_ctrl;
reg [31:0]Multiplicand_in;
wire [31:0]Multiplicand_out;
     .Reset(Reset),
.W_ctrl(W_ctrl),
      .Multiplicand_in(Multiplicand_in),
      .Multiplicand_out(Multiplicand_out)
#10 Reset = 0; // 因為W_ctrl是由Controller所發送,所以一定會與Reset相同,那在這裡
#0 W_ctrl = 0; // 我們就依照我們設計正確的前提下,去進行test bench的測試
#0 Multiplicand_in = 32'h FFFF_FFFF; // 兩者皆為0的時候改任何值,輸出都不應該改變
#10 W_ctrl = 1;
#12 Multiplicand_in = 32'h FF00_F0F0;
#15 Reset = 0;
#15 W_ctrl = 0;
#15 Multiplicand_in = 32'h 00FF_00FF;
// 以下測試為,系統錯誤時會發生的狀況,也就是Reset與W_ctrl不同步。
#20 Reset = 1;
#20 W_ctrl = 0;
#20 Multiplicand_in = 32'h 0;
#25 Reset = 0:
#25 W_ctrl = 1;
#25 Multiplicand_in = 32'h 0;
endmodule
```

Multiplicand 主要是用來接受外部來的乘數,如果Reset訊號為1,那就代表我要讀取新的值進來了,因此我先利用一個reg來儲存這個值,到下一個 clock才將值送入ALU,如果說今天輸入的狀況不如預期,我就認為是我設計錯 誤而將高阻抗送入ALU。下圖為由testbench產生之模擬結果。



12前reset=1,輸出是don't care. $1\sim2$ 的時候因為reset = 1,因此輸出是0,而 $2\sim3$ 的時候因為在 $1\sim2$ 之間Multiplicand_in有值進來,因此此時會有reg將這個值給記錄起來在 $2\sim3$ 的時候將他放到Multiplicand_out當作結果輸出,而在3以後,因為Reset與W_ctrl不同步,因此結果輸出高阻抗。

c. Control


```
end
else
begin

W_ctrl = 0; // Write control → 是否要取新的值違对 → 因為有可能Reset完,Run還沒跳起來
ADDU_ctrl = ADDU_ctrl; // Function → ALU要不要工作
SRL_ctrl = SRL_ctrl; // Shift control → 要不要shift
Ready = Ready; // Ready signal → 結果完成
counter = counter;
end
end
end
end
end
end
end
end
end
```

Control.v 代表著整個系統的controller,負責控制所有訊號的傳送,所有模組都以它為號令來決定工作與否,一開始外部訊號送Reset進來,整個系統進行初始化,代表說要讀一個新的乘數與被乘數進來了,於是將 $W_{\rm ctrl}=1$ 送出,來讀取值,ADDU_ctrl = 0送出,告訴ALU現在不用工作,SRL_ctrl=0告 訴Product現在不用右移,Ready=0代表結果還沒做完,counter = 0,代表現在 還沒開始做。Reset訊號送完,系統會再送一個Run訊號進來,此時我會二次確 認現在Ready尚未等於1,確定系統正在執行時,我會將 $W_{\rm ctrl}$ 關掉,代表不可 以讀新的值進來了,請把現在的值鎖住,接著將SRL_ctrl打開,因為在每次執行的時候,Product都會進行右移的動作,接著我會判斷LSB是否為1,若為1就 使ALU進行加法的工作,反之則讓ALU輸出為0,做完一次counter進行+=1的動作,共計數32次,若32次就告訴系統,結果已完成,令Ready為1。若以上條件都不符合,我們就先讓 $W_{\rm ctrl}$ 為0,確保不會影響其他。讓其他東西都是自己的 狀態,也不會影響。

```
module tb_Control();
reg Run,Reset,clk,LSB;
wire W_ctrl, SRL_ctrl, Ready;
wire [5:0]ADDU_ctrl;
   .Run(Run),
    .Reset(Reset),
    .LSB(LSB),
.W_ctrl(W_ctrl),
.ADDU_ctrl(ADDU_ctrl),
    .SRL_ctrl(SRL_ctrl),
    .Ready(Ready)
initial #350 $finish;
    #0 LSB = 0;
forever #10 LSB = ~LSB;
initial fork
    #0 Run = 0;
    #0 Reset = 0;
    #5 Reset = 1; // 以reset為主,所以下面為多少理論上都不會影響
    #5 Run = 1;
    #15 Reset = 0;
    #15 Run = 0;
    #25 Run = 1;
endmodule
```

下圖為由testbench產生之模擬結果。



動作會計數32次,從25秒開始RUN,在345秒(25+32*10(一個clk))的時候Ready 會完成。

d. Product

```
module Product(SRL_ctrl,W_ctrl,Ready,Reset,clk,ALU_carry,ALU_result,Multiplier_in,Product_out);
input W_ctrl;
input Ready;
input clk;
input ALU_carry;
input [31:0]ALU_result;
input [31:0]Multiplier_in;
always@(negedge clk or posedge Reset)
    if (Reset = 1 \&\& W_ctrl = 1)
         begin
              Product_out = 64'b0;
Product_out[31:0] = Multiplier_in[31:0];
         end
    else if(SRL_ctrl = 1 \& Ready = \emptyset)
         begin
                   if(Product_out[0] = 1) // means that LSB = 1;
                            Product_out[63:32] = ALU_result[31:0]; // 才要把Result放進Product_out
                   Product_out = Product_out >> 1; // 只有shift訊號為1的時候才可以做shift
Product_out[63] = ALU_carry; // shift 完以後把carry放到第63個bit
         begin
              Product_out = Product_out ;
         end
endmodule
```


Product這個module沒什麼太複雜的工作,比較特別的是在這個地方,我是利用 clk的負緣觸發,因為我的想法是clk正緣觸發後,controller會工作。從ALU正緣觸發,Product負緣觸發,我就可以在一個clk內做完一次的動作。在Reset觸發的時候,會讀乘數進來。在Ready還沒完成之前且SRL_ctrl = 1,如果此時 LSB = 1,我們會把Result放進Product_out,接著,就會右移一次,接著將 Carry放進我們的Product_out. 待Ready跳起時,輸出就維持不變,直到Reset訊 號觸發。

```
1 module tb_Product(); You, 5
2 reg SRL_ctrl;
3 reg W_ctrl;
4 reg Ready;
5 reg Reset;
6 reg clk;
7 reg ALU_carry;
8 reg [31:0]ALU_result;
9 reg [31:0]Multiplier_in;
10 wire [63:0]Product_out;
11
```

```
Product pro
    .SRL_ctrl(SRL_ctrl),
    .W_ctrl(W_ctrl),
    .Ready(Ready),
    .Reset(Reset),
    .clk(clk),
    .ALU_carry(ALU_carry),
    .ALU_result(ALU_result),
    .Multiplier_in(Multiplier_in),
    .Product_out(Product_out)
);
initial #100 $finish;
initial begin
#0 clk = 0;
forever #5 clk = ~clk;
end
```


```
32 v initial fork
         #0 ALU_result = 32'd10;
         #0 W_ctrl = 0;
#0 Reset = 0;
#0 Ready = 0;
         #0 SRL_ctrl = 0;
         #0 ALU_carry = 0;
         #0 Multiplier_in = 0;
         #15 W_ctrl =1;
         #15 Multiplier_in = 32'h FFFF_FFFF;
         // 系統開始執行
#30 Reset = 0;
         #30 SRL_ctrl = 1;
         #30 ALU_carry = 1; // 這裡的話輸出的MSB應該會是1
         #40 ALU_carry = 0; // 到這裡MSB應該要是0
#40 Reset = 1; // 因為要把Product_out歸0,所以要重新Reset
#40 W_ctrl = 1;
         #50 Reset = 0;
         #50 W_ctrl = 0;
         #50 Ready = 0; //這時候要讓輸出乘法器工作
         #80 Ready = 1; // 讓輸出維持不變
    join
    endmodule
```

下圖為由testbench產生之模擬結果,此處無特別之地方,模擬結果皆與註解所標註相同。



e. CompMultiplier

而最後,關於CompMultiplier這個模組,我做的則是去把Control、ALU、Multiplicand、Product這幾個模組組合起來,再藉由wire把他們從內部連接起來。Testbench直接使用助教所提供的檔案,下圖為由測試指令之in檔截圖及testbench產生之模擬結果。乘數與被乘數輸入a,Product_out經過32次的運算得到最終結果64H(10*10=100)。



PART 2 除法器(Divider)

a. ALU

這個是ALU的模組,由case來決定是否執行減法的動作,依照除法器的要求,如果Src1 < Src2 ,輸出就是Src1,不然輸出不會改變,其他狀況輸出為0。輸出的carry可以讓Remainder知道這個輸出是否為負值。




1. 在t=5,因為Src1 < Src2,因此輸出= Src1,且告訴下面的module 我這個輸出是負的,所以carry=1

- 2.1800-200=1600H, carry=0(結果為正)
- 3. function = 0 , ALU不工作。

b. Divisor


此部分根據w_ctrl來決定是否讀取除數,才讓數字進入ALU運算。但是除數有可能會在Reset訊號觸發之前進來,所以我有一個reg來儲存除數。



- 1. t=0 的時候輸出是 don't care,因為系統剛開始沒有發送 reset=1 的初始化。
- 2. 在 t=10 的時候因為 reset=1 ,所以輸出為 0 ,進行整個系統的初始化。
- T=15,輸出會吃之前的 t=12 的 $divisor_in$,因為 reset 訊號是 在 t=10 觸發,但是在 t=12,輸入就被送進來了。
- 4. 因為 Reset 與 W_ctrl 不同步,所以輸出是高阻抗,如果有這種狀況代表我設計錯誤。

c. Control

```
if(counting = 0)
                                                                                                                                                                      begin
                                                                                                                                                                                                 SLL_ctrl = 1;
counting = 1;
                                                                                                                                                                    begin
                                                                                                                                                                                                                                                            \overline{\mathsf{SLL}}_{\mathsf{ctrl}} = 1; \ // \ 3.a \rightarrow \mathsf{Remainder}[0] = 1;
                                                                                                                                                                                                                             end
                                                                                                                                                                                                                             begin
                                                                                                                                                                                                                                                            \overline{\mathsf{SLL}}_{\mathsf{ctrl}} = \mathbf{1}; \ // \ 3.b \rightarrow \mathsf{Remainder}[0] = 0;
                                                                                                                                                                       end
                                                      begin
                                                                               W_ctrl = 0; // Write control → 是否要取新的值進來 → 因為有可能Reset完<sup>,</sup> Run還沒跳起來
SUBU_ctrl = 0; // Function → ALU要不要工作
SRL_ctrl = 0; // Shift right control → 要不要shift
SLL_ctrl = 0; // Shift right control → Parady - Parady 
                                                                                  Ready = Ready; // Ready signal → 結果完成
                                                                                   counting = counting;
                                                      end
end
```



- 1. T=5的時候, Reset觸發, 系統初始化
- 2. T=15的時候, Reset訊號已結束, 開始等待Run訊號跳起
- 3. T=25的時候, Run=1, 系統開始執行。

d. Remainder

這裡跟Product相同,我利用clk的負緣觸發來使整個系統可以在一個clk 內做完一次,而以下分為四種部份。

- 1. Reset=1,系統初始化,把被除數讀進來。
- 2. 在確認Ready=0之下,SLL_ctrl=1,如果counting=0,代表程式還未計數,這時候代表流程圖中的Shift Remainder register left 1 bit,做完後進入計數的部分,因此令counting=1。Counting=1後開始計數32次,由ALU_carry來判斷Remainder的正負。
- 3. line 50 因為做完32次還不代表真正結束,這時候要右移Remainder的左半部 lbit.
- 4. Ready跳起後,令輸出維持不變。

```
input SRL_ctrl,SLL_ctrl,W_ctrl,Ready,Reset,clk,ALU_carry,ALU_result,Dividend_in,Remainder_out);
input SRL_ctrl,SLL_ctrl;
input W_ctrl;
input Ready;
input Reset;
input clk;
input clk;
input dLU_carry;
input [31:0]ALU_result;
input [31:0]Dividend_in;
output reg[63:0]Remainder_out;
reg counting; // start to count or not.
```

```
always@(negedge clk or posedge Reset)

begin

Remainder_out = 64'b0;
Remainder_out[31:0] = Dividend_in[31:0];
counting = 0;
end
else if(SLL_ctrl = 1 66 Ready = 0)

begin

if(counting = 0)
begin

if(sLL_ctrl = 1)

begin

Remainder_out = Remainder_out ≪ 1;
counting = 1;
end
else // start to count 32 times

begin

Remainder_out[63:32] = ALU_result[31:0];

**

Subtract Divisor register from the
left half of Remainder register, and place the
result in the left half of Remainder register

**

Remainder_out = Remainder_out ≪ 1;
if(ALU_carry = 0) // means that Remainder ≥ 0;
begin

Remainder_out[0] = 1;
end
else
begin
Remainder_out[0] = 0;
end
end
end
end
```

```
module tb_Remainder();
reg SRL_ctrl;
reg W_ctrl;
reg Ready;
reg Reset;
reg clk;
reg ALU_carry;
reg [31:0]ALU_result;
reg [31:0]Dividend_in;
wire [63:0]Remainder_out;
Remainder remain
    .SRL_ctrl(SRL_ctrl),
    .SLL_ctrl(SLL_ctrl),
    .W_ctrl(W_ctrl),
    .Ready(Ready),
    .Reset(Reset),
    .clk(clk),
    .ALU_carry(ALU_carry),
    .ALU_result(ALU_result),
    .Dividend_in(Dividend_in),
    .Remainder_out(Remainder_out)
```

```
initial #100 $finish;
initial begin
#0 clk = 0;
forever #5 clk = ~clk;
end

initial fork

// 初始化
#0 ALU_result = 32'd10;
#0 Ready = 0;
#0 Ready = 0;
#0 SRL_ctrl = 0;
#0 SRL_ctrl = 0;
#0 AU_carry = 0;
#0 Dividend_in = 0;

// 系統開始初始化 · remainder_out[31:0] = Dividend_in [31:0] ≪ 1


#15 Reset = 1;
#15 W_ctrl = 1;
// 系統開始初始化 · remainder_out = Remainder_out < 1;
#15 StL_ctrl = 1; // start to run

// 系统開始執行
#15 StL_ctrl = 1; // remainder_out = Remainder_out < 4;
#40 ALU_result = 32'h FF00_F0F0; // 此時於remainder out 會時於 ALU_Result ≪ 1

#40 ALU_carry = 0; // remainder_out[0] = 1;

#50 ALU_carry = 1; // remainder_out[0] = 0;

#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
#60 SRL_ctrl = 0;
```



- 1. T=15系統開始初始化
- 2. 直到T=30, Reset訊號不為0的時候才可以開始工作。
- 3. T=40的時候,因為ALU_carry=0,這時候Remainder_out[0]=1(d=1101)
- 4. T=50, ALU_carry=1, 這時候Remainder_out[0]=0(a=1010)
- 5. T=80, Ready=1, 之後輸出維持不變

e. CompDivider

而最後,關於CompDivider這個模組,我做的則是去把Control、ALU、Divisor、Remainder這幾個模組組合起來,再藉由wire把他們從內部連接起來。Testbench直接使用助教所提供的檔案,下圖為由測試指令之in檔截圖及testbench產生之模擬結果。

```
module CompDivider(clk,Reset,Run,Divisor_in,Dividend_in,Remainder_out,Quotient_out,Ready,ALU_result);
input clk;
input Reset;
input Run;
input [31:0] Divisor_in;
input [31:0] Dividend_in;
wire [63:0]Remainder_out_reg;
output [31:0]Remainder_out;
output [31:0]Quotient_out;
output Ready;
// Divisor
wire W_ctrl;
wire [31:0]Divisor_out;
// for Remainder
wire SRL_ctrl,Ready,Reset,ALU_carry;
output [31:0]ALU_result;
wire [5:0]SUBU_ctrl;
```

```
Jivisor divisor

Reset(Reset),

W_ctrl(W_ctrl),

Divisor_in(Divisor_out[31:0]),

Divisor_out(Divisor_out[31:0])

You, a week ago * to of multiplier almost finity

// ALU

ALU Arithemetic_Logical_Unit

Src1(Remainder_out_reg[63:32]),

Src2(Divisor_out[31:0]),

Funct(SUBU_ctrl[5:0]),

Carry(ALU_carry),

Result(ALU_result[31:0])

// remain_unit

Remainder_remain_unit

SRL_ctrl(SRL_ctrl),

W_ctrl(W_ctrl),

Ready(Ready),

Reset(Reset),

clk(clk),

ALU_carry(ALU_carry),

ALU_result(ALU_result[31:0]),

Dividend_in(Dividend_in[31:0]),


Remainder_out(Remainder_out_reg[63:32];

assign Quotient_out[31:0] = Remainder_out_reg[31:0];


endmodule
```

tb_CompDivider.in

```
1 00000064_00000021
2 00000000_00000001
3 00000000_FFFFFFFF
4 000007E5_00000004
5 000004B0_00000003
6 FFFFFFFF_000000000
7
```



在第一次被除數輸入100,除數輸入33,Remainder經過1個clk的shift再經過32次的運算,再經過1個clk的shift得到最終結果商=3,餘數=1,後面運算也都照我預期執行。而比較特別的是大約t=4500左右,我去測試任意數除上0,會有一些奇怪的結果,因此我有特別去做令他輸出為don't care的結果。



作業總結與心得

這次的作業,雖然花了非常多的時間,大約整整兩個禮拜加上 連假都在處理這次的作業,但是與之前數位系統設計不同的是,這 堂課真的能讓我們運用之前所學,嘗試去整個系統,真的是與課堂 名稱相呼應,我在設計每個模組的時候,都要非常清楚,這個模組 是在做甚麼,及訊號要怎麼送進來,怎麼送出去。雖然很累,但我 真的覺得非常值得!

還有在撰寫的時候,真的是更加驚艷,原來Controller是如此的重要,難怪在上學期修課時,無論課本抑或是老師都那麼強調他的重要性,在上學期寫作業的時候我常常忽略Controller,直接利用always暴力完成,現在發現只有小作業可以這樣子搞,遇到真正的大系統就只能藉由controller來完成了。

最後我覺得最重要的是,比起急著開始打程式,還不如先想好要怎麼設計,真的確定好邏輯是對的,都比一開始就急著打但毫無頭緒還快,也讓我了解到設計前規劃的重要,希望以後這堂課的不論是考試或是project,也可以像這次一樣順利度過。