# 國立臺灣科技大學 電機工程系



計算機組織 作業報告 PA2

# 目錄

1.	R-format instruction supported CPU
a.	R_formatCPU
b.	Instruction Memory
c.	Register File
d.	Adder
e.	<b>ALU</b> . 12
f.	ALU_Control 13
g.	Control
2.	I-format instruction supported CPU
a.	I_format CPU
b.	Instruction Memory
c.	Register File
d.	Data Memory
e.	Adder
f.	<b>ALU</b>
g.	ALU_Control
h.	Control
i.	MUX
3.	J-format (Simple CPU) 36
a.	Simple CPU
b.	Instruction Memory 43
c.	Register File 45
d.	Data Memory
e.	<b>Adder</b>
f.	<b>ALU</b>
g.	ALU_Control 54
h.	Control
i.	MUX
4. 4	作業總結與心得


# 1. R-format instruction supported CPU


## a. R\_formatCPU

```
module R_FormatCPU(
         output wire
output wire
                         [31:0] AddrOut,
                         [31:0] Instr,
         input
                 wire
                          [31:0] AddrIn,
         input
                 wire
                                  clk
         wire [31:0] ALU_result;
         wire [31:0] RsData;
         wire [31:0] RtData;
         wire [1:0] ALUOp;
         wire [5:0] Funct;
         wire RegWrite;
         IM Instr_Memory(
             .Instr(Instr),
52
             .InstrAddr(AddrIn)
         RF Register_File(
             .RsData(RsData),
             .RtData(RtData),
             .clk(clk),
             .RegWrite(RegWrite),
             .RsAddr(Instr[25:21]),
             .RtAddr(Instr[20:16]),
             .RdAddr(Instr[15:11]),
             .RdData(ALU_result[31:0])
```

```
Adder adder(
        // Outputs
        .AddrOut(AddrOut),
        // Inputs
        .AddrIn(AddrIn)
    );
    ALU alu(
        // Inputs
        .Src1(RsData[31:0]),
        .Src2(RtData[31:0]),
        .Shamt(Instr[10:6]),
        .Funct(Funct[5:0]),
        // Outputs
        .result(ALU_result[31:0])
    );
    Control controller(
        // Inputs
        .OpCode(Instr[31:26]),
        // Outputs
        .RegWrite(RegWrite),
        .ALUOp(ALUOp[1:0])
    );
    ALU_Control ALU_controller(
        // Inputs
        .funct(Instr[5:0]),
        .ALUOp(ALUOp[1:0]),
        // Outputs
        .Funct(Funct[5:0])
    );
endmodule
```

tb\_R\_formatCPU 與題目所提供之檔案相同,因篇幅限制而不另行截圖。這個 R\_formatCPU 是將所有模組集大成之結果。我在裡面宣告了一些 wire 讓他去相互連接。而下圖為 TestBench 模擬之結果及 RF. out 之輸出結果。模擬出來的結果我們看最後一個 clk,可以發現 7C+4=80H,因此推測是正確的。而下方右圖是經過執行後輸出出來的結果,而對比於題目提供之檔案(左圖)可以發現完全相同,因此 R\_formatCPU 到此順利做完。






#### b. Instruction Memory

IM這個module其實很簡單,只要輸入Instruction Address,接著我就到該位置去抓Instruction,因為這個系統是BIG-ENDIAN,因此我抓的順序就會是如我程式碼的方式去抓 $\{0,1,2,3\}$ . 那這個部分比較特別的是testbench,我參考了題目提供的tb\_R\_formatCPU,使用\$readmemh來抓資料。接著下圖為模擬之結果。

```
`define INSTR_FILE
                                "testbench/IM.dat"
                           128 // bytes
8 // bit width
 define INSTR_MAX
 `define INSTR_SIZE
module tb_IM;
              [31:0] InstrAddr;
[31:0] Instr;
     wire
     reg [`INSTR_SIZE-1 :0] instrMem [0:`INSTR_MAX-1];
     IM Instruction_Memory(
          .InstrAddr(InstrAddr),
           .Instr(Instr)
          $readmemh(`INSTR_FILE, instrMem);// put the value into instrMem
// Initialize intruction memory
for (i = 0; i < `INSTR_MAX; i = i + 1)</pre>
          begin
               Instruction_Memory.InstrMem[i] = instrMem[i];
          end
     initial #20 $finish;
          #0 InstrAddr = 8; // Instr should be 12_32_B0_12.
#10 InstrAddr = 2; // Instr should be A0_0B_11_AC
endmodule
```



- 1. 第一次Address = 8, Instr should be 12\_32\_B0\_12.
- 2. 第二次Address = 2, Instr should be AO\_OB\_11\_AC. 下圖為IM. dat,供此部分參考。

```
testbench > 🗋 IM.dat
        You, a day ago | 1 author (You)
        // Instruction Memory in Hex
                    // Addr = 0 \times 00
        11
         4B
                    // Addr = 0 \times 01
                    // Addr = 0 \times 02
        A0
                    // Addr = 0 \times 03
         0B
                    // Addr = 0 \times 04
         11
                    // Addr = 0 \times 05
        AC
                    // Addr = 0 \times 06
         8A
                    // Addr = 0 \times 07
         ØD
                    // Addr = 0 \times 08
         12
         32
                    // Addr = 0 \times 09
        B0
                    // Addr = 0 \times 0A
        12
                    // Addr = 0 \times 0B
        11
                    // Addr = 0 \times 0C
        C0
                    // Addr = 0 \times 0D
                    // Addr = 0 \times 0E
        BA
                    // Addr = 0 \times 0F
        A6
        FF
                    // Addr = 0 \times 10
        FF
                    // Addr = 0 \times 11
        FF
                    // Addr = 0 \times 12
         FF
                    // Addr = 0 \times 13
```

#### c. Register File


RM這個module其實不難,只要判斷RegWrite是否為1,來決定是否可以將值寫入Reg,那其他部分就是到Register的address去抓值去輸出。我將RsData與RtData使用assign而非放在always裡面是因為我發現放在裡面會等到正緣觸發才把值送入ALU,那這樣的話就無法達到我們想要的效果了。

```
module RF(
        // Outputs
        output [31:0] RsData,
        output [31:0] RtData,
         // Inputs
        input RegWrite,
         input clk,
         input [4:0] RsAddr,
         input [4:0] RtAddr,
        input [4:0] RdAddr,
         input [31:0] RdData
          * CAUTION: DONT MODIFY THE NAME AND SIZE.
         reg [31:0]R[0:`REG_MEM_SIZE - 1];
                 RsData = R[RsAddr];
         assign
                RtData = R[RtAddr];
         assign
         always@(posedge clk)
58
             begin
                 if(RegWrite = 1)
                     begin
                         R[RdAddr] = RdData;
                     end
                 else
                     begin
                         R[RdAddr] = R[RdAddr];
                     end
             end
     endmodule
```

```
`define DELAY
                            5 // # * timescale
    `define REG_SIZE
                            32 // bit width
                            32 // words
    `define REG_MAX
    `define REG_FILE
                            "testbench/RF.dat"
    module tb_RF;
        // Inputs
        reg RegWrite;
        reg clk;
        reg [4:0] RsAddr;
        reg [4:0] RtAddr;
        reg [4:0] RdAddr;
        reg [31:0] RdData;
        wire [31:0] RsData;
        wire [31:0] RtData;
        integer i;
        integer output_reg;
        reg [`REG_SIZE-1 :0] regMem [0:`REG_MAX-1];
23
        RF Register_File(
        // Outputs
            .RsData(RsData),
            .RtData(RtData),
            .RegWrite(RegWrite),
            .clk(clk),
            .RsAddr(RsAddr),
            .RtAddr(RtAddr),
            .RdAddr(RdAddr),
            .RdData(RdData)
```

```
initial begin: Preprocess
    RegWrite = 1;
    RsAddr = 5'd 1; // Register R[1]
    RtAddr = 5'd 3; // R[3]
RdAddr = 5'd 5; // R[5]
    RdData = 32'h f0f0_0f0f;
    $readmemh(`REG_FILE,regMem);
    for (i = 0; i < REG_MAX; i = i + 1)
    begin
        Register_File.R[i] = regMem[i];
    end
initial #20 $finish;
always begin : ClockGenerator
    #`DELAY;
   #0 RegWrite = 1;
    #0 RsAddr = 5'd 1;
    #0 RtAddr = 5'd 3;
    #0 RdAddr = 5'd 5;
    #0 RdData = 32'h F0F0_0F0F;
    #10 RegWrite = 0;
#10 RsAddr = 5'd 5; // to show where R[5] is been written or not.
    #10 RtAddr = 5'd 3;
    #10 RdAddr = 5'd 17;
    #10 RdData = 32'h 1234_5678;
    #15 RsAddr = 5'd 17; // to show where R[17] is been written or not.
```


而下圖這個就是模擬出來的結果,與IM相同的是,我用類似的指令去將值存入 一個Reg,接著再去做模擬進行分析。



- 1. 一開始的時候我是設定讓值可以寫入Reg,所以我把R[5]=F0F0\_0F0F
- 2. 在t=10後我去把RsAddr改成5(也就是第一次的Rd),因此可以看到我第一次是否有成功寫入,而我們也可以看到RsData變成F0F0\_0F0F了。那接著我將RegWrite改為0,試著把它放到R[17]。
- 3. 在t=15後我去把RsAddr改成17(也就是第二次的Rd),因此可以看到我第二次因為我關掉RegWrite了,所以沒有成功寫入,因此可以確認RF可以正常工作。

#### d. Adder


Adder所做的事情非常簡單,因為在R-type的AdderOut僅僅需要能夠將 AddrIn+4,因此我就只做了加4的動作,然後輸出。(我的加法是unsigned的加法,因為Address沒有負的。)



- 1. 第一次Input為0,輸出為4。
- 2. 第二次Input為FFFF\_FFFF, 輸出為3。

#### e. ALU


ALU 主要是用來做Src1 and Src2的運算,由輸入的Funct來決定要做甚麼工作。下圖為由testbench產生之模擬結果。



- 1. 第一次Input為0+A,輸出為A。
- 2. 第二次Input為A-5,輸出為5。
- 3. 第三次Input為(1f)&(11),輸出為6。
- 4. 第四次Input為A<<5=A\*2<sup>5</sup>=320,輸出為140。

# f. ALU\_Control

ALU\_Control主要是用來控制ALU工作與否,及將instr的指令轉為ALU懂得function code。下圖為TestBench之模擬結果。




- 1. 第一次ALUOP為0, ALU不可以工作, Funct輸出為0。
- 2. 第二次開始ALUOP為2'b10, ALU可以工作, Funct輸出為Instr對應的subu。
- 3. 第三次Input為input\_and,輸出為Instr對應的AND。
- 4. 第四次Input為input\_sll,輸出為Instr對應的sll。
- 5. 第五次Input為input\_addu,輸出為Instr對應的addu。

#### g. Control

Control這個module在R-type沒什麼太複雜的工作,只要依照0pcode的要求,來確認會不會把值寫入Reg裡面,來決定是否要送RegWrite的訊號。而因為R-type的所有指令都會使用到ALU,因此我們ALU0p只要是對的0pcode,我們一律送 $2^{\circ}b10$ .

下圖為由testbench產生之模擬結果。




- 1. 第一次Opcode為0, RF不工作->RegWrite=0, ALUOP輸出為0。
- 2. 第二次Opcode為4, RF工作->RegWrite=1, ALUOP輸出為2'b10。
- 3. 第三次Opcode為0, RF不工作->RegWrite=0, ALUOP輸出為0。

# 2. I-format instruction supported CPU


#### a. I\_format CPU

I\_formatCPU,因篇幅限制而不特別截圖。因此在這個地方,只放上 DM. out 與RF. out 來確認模擬結果是正確的。而下方右圖是 DM. out 經過執行後輸出出來的結果,而對比於題目提供之檔案(左圖)可以發現完全相同,除了 27~30 以外,其他結果皆為 FF。下下方右圖 RF. out 是經過執行後輸出出來的結果,而對比於題目提供之檔案(左圖)可以發現完全相同。






實測R\_format在I-type CPU上模擬之結果。可以看到完全相等,因此到這裡可以確認成功。



#### b. Instruction Memory

IM這個module其實很簡單,只要輸入Instruction Address,接著我就到該位置去抓Instruction,因為這個系統是BIG-ENDIAN,因此我抓的順序就會是如我程式碼的方式去抓 $\{0,1,2,3\}$ . 那這個部分比較特別的是testbench,我參考了題目提供的tb R formatCPU,使用\$readmemh來抓資料。接著下圖為模擬之結果。

```
`define INSTR_FILE
                                "testbench/IM.dat"
                           128 // bytes
8 // bit width
 define INSTR_MAX
 `define INSTR_SIZE
module tb_IM;
              [31:0] InstrAddr;
[31:0] Instr;
     wire
      reg [`INSTR_SIZE-1 :0] instrMem [0:`INSTR_MAX-1];
     IM Instruction_Memory(
           .InstrAddr(InstrAddr),
           .Instr(Instr)
          $readmemh(`INSTR_FILE, instrMem);// put the value into instrMem
// Initialize intruction memory
for (i = 0; i < `INSTR_MAX; i = i + 1)</pre>
           begin
               Instruction_Memory.InstrMem[i] = instrMem[i];
          end
     initial #20 $finish;
          #0 InstrAddr = 8; // Instr should be 12_32_B0_12.
#10 InstrAddr = 2; // Instr should be A0_0B_11_AC
endmodule
```



- 1. 第一次Address = 8, Instr should be 12\_32\_B0\_12.
- 2. 第二次Address = 2, Instr should be A0\_0B\_11\_AC.

下圖為IM. dat,供此部分參考。

```
Part 3 > testbench > [] IM.dat
         // Instruction Memory in Hex
                     // Addr = 0 \times 00
                     // Addr = 0 \times 01
                     // Addr = 0 \times 02
         00
                     // Addr = 0 \times 03
                     // Addr = 0 \times 04
         12
                     // Addr = 0 \times 05
         62
                     // Addr = 0 \times 06
         98
                     // Addr = 0×07
// Addr = 0×08
         70
                     // Addr = 0 \times 09
         00
                     // Addr = 0 \times 0A
         00
                     // Addr = 0 \times 0B
         00
         FF
                     // Addr = 0 \times 0C
                     // Addr = 0 \times 0D
         FF
                     // Addr = 0 \times 0E
         FF
                     // Addr = 0 \times 0F
         FF
                     // Addr = 0 \times 10
        FF
                     // Addr = 0 \times 11
         FF
                     // Addr = 0 \times 12
         FF
                     // Addr = 0 \times 13
                     // Addr = 0 \times 14
                     // Addr = 0 \times 15
                     // Addr = 0 \times 16
                     // Addr = 0 \times 17
                     // Addr = 0 \times 18
                     // Addr = 0 \times 19
         FF
                     // Addr = 0 \times 1A
```

#### c. Register File


RM這個module其實不難,只要判斷RegWrite是否為1,來決定是否可以將值寫入Reg,那其他部分就是到Register的address去抓值去輸出。我將RsData與RtData使用assign而非放在always裡面是因為我發現放在裡面會等到正緣觸發才把值送入ALU,那這樣的話就無法達到我們想要的效果了。

```
module RF(
   output [31:0] RsData,
   output [31:0] RtData,
    input RegWrite,
    input clk,
    input [4:0] RsAddr,
    input [4:0] RtAddr,
    input [4:0] RdAddr,
    input [31:0] RdData
);
    * Declaration of inner register.
    * CAUTION: DONT MODIFY THE NAME AND SIZE.
    reg [31:0]R[0:`REG_MEM_SIZE - 1];
   assign RsData = R[RsAddr];
   assign RtData = R[RtAddr];
   always@(posedge clk)
       begin
            if(RegWrite = 1)
                begin
                    R[RdAddr] = RdData;
                end
            else
                begin
                    R[RdAddr] = R[RdAddr];
                end
        end
endmodule
```

```
`define DELAY
                            5 // # * timescale
    `define REG_SIZE
                            32 // bit width
                            32 // words
    `define REG_MAX
    `define REG_FILE
                            "testbench/RF.dat"
    module tb_RF;
        // Inputs
        reg RegWrite;
        reg clk;
        reg [4:0] RsAddr;
        reg [4:0] RtAddr;
        reg [4:0] RdAddr;
        reg [31:0] RdData;
        wire [31:0] RsData;
        wire [31:0] RtData;
        integer i;
        integer output_reg;
        reg [`REG_SIZE-1 :0] regMem [0:`REG_MAX-1];
23
        RF Register_File(
        // Outputs
            .RsData(RsData),
            .RtData(RtData),
            .RegWrite(RegWrite),
            .clk(clk),
            .RsAddr(RsAddr),
            .RtAddr(RtAddr),
            .RdAddr(RdAddr),
            .RdData(RdData)
```

```
initial begin: Preprocess
    RegWrite = 1;
    RsAddr = 5'd 1; // Register R[1]
    RtAddr = 5'd 3; // R[3]
RdAddr = 5'd 5; // R[5]
    RdData = 32'h f0f0_0f0f;
    $readmemh(`REG_FILE,regMem);
    for (i = 0; i < REG_MAX; i = i + 1)
    begin
        Register_File.R[i] = regMem[i];
    end
initial #20 $finish;
always begin : ClockGenerator
    #`DELAY;
    #0 RegWrite = 1;
    #0 RsAddr = 5'd 1;
    #0 RtAddr = 5'd 3;
    #0 RdAddr = 5'd 5;
    #0 RdData = 32'h F0F0_0F0F;
    #10 RegWrite = 0;
    #10 RsAddr = 5'd 5; // to show where R[5] is been written or not.
    #10 RtAddr = 5'd 3;
    #10 RdAddr = 5'd 17;
    #10 RdData = 32'h 1234_5678;
    #15 RsAddr = 5'd 17; // to show where R[17] is been written or not.
```

而下圖這個就是模擬出來的結果,與IM相同的是,我用類似的指令去將值存入 一個Reg,接著再去做模擬進行分析。



- 1. 一開始的時候我是設定讓值可以寫入Reg,所以我把R[5]=F0F0\_0F0F
- 2. 在t=10後我去把RsAddr改成5(也就是第一次的Rd),因此可以看到我第一次 是否有成功寫入,而我們也可以看到RsData變成F0F0\_0F0F了。那接著我將 RegWrite改為0,試著把它放到R[17]。
- 3. 在t=15後我去把RsAddr改成17(也就是第二次的Rd),因此可以看到我第二次 因為我關掉RegWrite了,所以沒有成功寫入,可以確認RF正常工作。

```
// Register File in Hex
0000_0000
             // R[0]
             // R[1]
// R[2]
0000_0001
0000_0002
             // R[3]
7F7F_7F7F
             // R[4]
             // R[5]
F7F7_F7F7
7FFF_FFFF
             // R[6]
8000_0000
             // R[7]
FFFF_0000
             // R[8]
             // R[9]
0000_FFFF
             // R[10]
0000_0011
0000_0023
             // R[11]
             // R[12]
0000_0017
0000_0090
             // R[13]
0000_0100
             // R[14]
0000_0250
0000_0300
                R[16]
0000_0037
             // R[17]
0000_0064
             // R[18]
0000_0030
0000_0000
             // R[19]
             // R[20]
0000_0000
             // R[21]
0000_0000
             // R[22]
0000_0000
                R[23]
0000_0000
             // R[24]
0000_0000
             // R[25]
0000_0000
0000_0000
             // R[26]
// R[27]
0000_0000
                R[28]
0000_0000
             // R[29]
FFFF_FFFF
                R[30]
FFFF_FFFF
             // R[31]
```

## d. Data Memory

DM這個module其實也不難,只要判斷MemWrite跟MemRead是否為1,來決定是否可以將將值寫入Memory或是把Memory的值給讀出來。我將MemReadData使用 assign而非放在always裡面,與RF的原因相同。我發現放在裡面會等到下個正 緣觸發才把值送出,那這樣的話就無法達到我們想要的效果了。

```
'define DATA_MEM_SIZE 128  // 8ytes

* Declaration of Data Memory for this project.

* CAUTION: DONT MODIFY THE NAME.

* Doubut [31:0] MemReadData,

// Doutputs

output [31:0] MemReadData,

input [31:0] MemRitteData,

input MemWrite,

input MemWrite,

input MemWrite,

input memRead,

input clk

);

/*

* Declaration of data memory.

* CAUTION: DONT MODIFY THE NAME AND SIZE.

**

* Declaration of data memory.

* CAUTION: DONT MODIFY THE NAME AND SIZE.

**

* Declaration of data memory.

* CAUTION: DONT MODIFY THE NAME AND SIZE.

**

* Declaration of data memory.

* CAUTION: DONT MODIFY THE NAME AND SIZE.

**

* Declaration of data memory.

* CAUTION: DONT MODIFY THE NAME AND SIZE.

**

* Declaration of data memory.

* CAUTION: DONT MODIFY THE NAME AND SIZE.

**

* Declaration of data memory.

* CAUTION: DONT MODIFY THE NAME AND SIZE.

**

* Declaration of data memory.

* CAUTION: DONT MODIFY THE NAME AND SIZE.

**

* Declaration of data memory.

* Aution of the memory.

* CAUTION: DONT MODIFY THE NAME AND SIZE.

**

* Declaration of data memory.

* Aution of the memory.

* CAUTION: DONT MODIFY THE NAME.

* Declaration of data memory.

* Aution of the memory.

* Aution of the memory.

* Aution of the memory.

* Declaration of data memory.

* Declaration of data memory.

* Aution of the memory.


* Declaration of data memory.

* Declaration of da
```

```
    tb_DM.v 1, U ×

Part 3 > 🏶 tb_DM.v
       ¢ tb_DM.v
`define DATA_SIZE
DATA_MAX
      `define DATA_MAX
       `define DATA_FILE
                               "testbench/DM.dat"
      `define DELAY
      module tb_DM();
           reg clk;
           reg [31:0] MemAddr;
           reg [31:0] MemWriteData;
           reg MemWrite;
           reg MemRead;
           wire [31:0] MemReadData;
           reg [`DATA_SIZE-1 :0] dataMem
                                                 [0: DATA_MAX-1];
      DM Data_Memory(
           .MemAddr(MemAddr),
 17
           .MemWriteData(MemWriteData),
           .MemWrite(MemWrite),
           .MemRead(MemRead),
           .clk(clk),
           .MemReadData(MemReadData)
       );
```


#### 下圖這個就是由testbench模擬出來的結果。



- 1. 一開始的時候我是設定讓值可以寫入Memory(MemWrite=1),所以我把 $Memory\{0,1,2,3\}=32$ ' $h1234_5678$ .
- 2. 在t=10後我把MemWrite關掉,把MemRead打開,Address不變,就可以發現我的MemReadData真的在上一個clk被寫入Memory了,輸出為32°h1234\_5678.

# e. Adder

Adder所做的事情非常簡單,因為在R-type的AdderOut僅僅需要能夠將 AddrIn+4,因此我就只做了加4的動作,然後輸出。(我的加法是unsigned的加法,因為Address沒有負的。)



- 1. 第一次Input為0,輸出為4。
- 2. 第二次Input為FFFF\_FFFF, 輸出為3。

# f. ALU

ALU 主要是用來做Src1 and Src2的運算,由輸入的Funct來決定要做甚麼工作。下圖為由testbench產生之模擬結果。



- 1. 第一次Input為0+A,輸出為A。
- 2. 第二次Input為A-5,輸出為5。
- 3. 第三次Input為(1f)&(11),輸出為6。
- 4. 第四次Input為A<<5=A\*2<sup>5</sup>=320,輸出為140。


# g. ALU\_Control

```
# AUL_Control N X
Purl 3 N AUL_Control

**Vers. beload of the Galdon

**Vers. beload of the Gald
```

ALU\_Control主要是用來控制ALU工作與否,及將instr的指令轉為ALU可以理解的function code。而在I-type跟J-type指令下,吃的主要就是ALUOp,由ALUOp來決定他們的function out. 下圖為TestBench之模擬結果。



- 1. 第一次ALUOP為0, ALU不可以工作, Funct輸出為0。
- 2. 第二次開始ALUOP為2'b10, ALU可以工作, Funct輸出為Instr對應的subu。
- 3. 第三次Input為input\_and,輸出為Instr對應的AND。
- 4. 第四次Input為input\_sll,輸出為Instr對應的sll。
- 5. 第五次Input為input\_addu,輸出為Instr對應的addu。
- 6. 第六次ALUOp為 I-type-add, funct Input為input\_subu, 但是在I-type指令下, ALU不會理會funct, 因此輸出為Instr對應的addu.
- 7. 第七次ALUOp為 I-type-sub, funct Input為input\_addu,但是在I-type指令下,ALU不會理會funct,因此輸出為Instr對應的subu.


#### h. Control

Control這個module在整個CPU裡面是一個非常重要的角色。他掌管整顆CPU現在要做甚麼,不要做甚麼。雖然他極其重要,但是其實沒有甚麼太複雜的工作,只要依照0pcode的要求,來決定是否要送各種訊號。而因為R-type的所有指令都會使用到ALU,因此我們ALUOp只要是對的0pcode,我們一律送2' b10. 而對於I-type指令來說,只會有加法跟減法,因此除了S subiu以外(2' b00),其他的S ALUOP都為2' b01,剩下的是J-type指令,因為S branch用到的是減法,因此ALUOP為S0。

```
`define I_type_sub 2'b00
`define I_type_add 2'b01
module Control(
    input [5:0] OpCode,
output reg Reg
                          RegWrite,
    output reg [1:0] ALUOp,
                          RegDst.
                          MemWrite, // write memory or not.
                          MemRead,
                          MemtoReg
always@(OpCode)
         case (OpCode)
             6'd 4:
                 begin
                      RegWrite = 1'b 1; // R format.
                      ALUOp = 2'b 10;
RegDst = 1; // R format.
                      MemWrite = 0;
                      MemRead = 0;
                      MemtoReg = 0;
                 end
                  begin
                      RegWrite = 1'b 1;
                      ALUOp = `I_type_add;
RegDst = 0; // I format → write into Rt
                      MemWrite = 0;
                      MemRead = 0;
                      MemtoReg = 0;
```

```
6'd 13: // subiu
     begin
           RegWrite = 1'b 1;
           ALUOp = `I_type_sub;
RegDst = 0; // I format → write into Rt
           ALUSrc = 1;
MemWrite=0;
           MemRead = 0;
           MemtoReg = 0;
end
6'd 16: // sw
     begin
           RegWrite = 1'b 0;
ALUOp = `I_type_add;
RegDst = 1'b x; // I format → write into Rt
ALUSrc = 1;
           MemWrite = 1;
MemRead = 0;
MemtoReg = 1'b x; // Since the SW would not read the value from memory.
end
6'd 17: // lw
     begin
           RegWrite = 1'b 1;
ALUOp = `I_type_add;
RegDst = 0; // I format → write into Rt
ALUSrc = 1;
           MemWrite = 0;
MemRead = 1;
           MemtoReg= 1;
     end
     begin
           MemWrite = 0;
RegWrite = 0;
     end
```


```
Part 2 > W tb Control.v
      module tb_Control;
                   [5:0] OpCode;
          reg
          wire
                         RegWrite;
          wire
                   [1:0] ALUOp;
          wire
                         RegDst;
          wire
                         ALUSrc:
          wire
                         MemWrite:
          wire
                         MemRead;
          wire
                         MemtoReg;
          Control controller(
               .OpCode(OpCode),
               .RegWrite(RegWrite),
               .ALUOp(ALUOp),
               .RegDst(RegDst),
               .ALUSrc(ALUSrc),
               .MemWrite(MemWrite),
               .MemRead(MemRead),
               .MemtoReg(MemtoReg)
          );
          initial #40 $finish;
          initial fork
              #0 OpCode = 6'd 0; // Not working
              #5 OpCode = 6'd 4;
              #10 OpCode = 6'd 12;
              #15 OpCode = 6'd 13;
              #20 OpCode = 6'd 16;
              #25 OpCode = 6'd 17;
          join
 39
      endmodule
```




由tb\_Control.v這個testbench產生之模擬結果,由於input與Control之case順序相同,輸出也皆相同,故不特別列出。

#### i. MUX

MUX這二個module其實非常簡單,一個是5bit,一個是32bit. 只要判斷choose選的是多少,就決定輸出要送哪一個輸入出來。




下圖MUX5b這個testbench模擬出來的結果。只要判斷choose選的是多少,就決定輸出要送哪一個輸入出來。



- 1. 一開始的時候Src1 = 7, Src2 = 8, choose = 0, 因此result會選擇Src1, 輸出為07.
- 2. T=10的時候Src1 = 9, Src2 = A, choose = 1, 因此result會選擇Src2, 輸出為0A.

下圖MUX32b這個testbench模擬出來的結果。只要判斷choose選的是多少,就決定輸出要送哪一個輸入出來。



- 1. 一開始的時候Src1 = 12345, Src2 = 54321, choose = 0, 因此result會選擇Src1, 輸出為12345.
- 2. T=10的時候Src1 = 6789A, Src2 = A9876, choose = 1, 因此result會選擇 Src2, 輸出為A9876.

# 3. J-format (Simple CPU)

## a. Simple CPU


```
module SimpleCPU(
   output wire
                    [31:0] AddrOut,
    input wire
                    [31:0] AddrIn,
           wire
                            clk
        wire [31:0] AdderDataOut1;
        wire [31:0] AdderDataOut2;
        wire [31:0] ALU_result;
        wire
                    zeroFlag;
        wire [5:0] Funct;
        wire [31:0] MUX32A_result; // middle left
        wire [31:0] MUX32B_result;// middle right
        wire [31:0] MUX32C_result; // top left
        wire [31:0] MUX32D_result; // top right
        wire [4:0] MUX5_result;
        wire [31:0] Sign_Extend; // input for mux and Adder
        wire [31:0] RsData;
        wire [31:0] RtData;
       wire RegWrite;
        wire RegDst;
       wire ALUSrc;
       wire MemWrite;
        wire MemRead;
        wire MemtoReg;
        wire Jump;
        wire Branch;
        wire [1:0] ALUOp;
```

```
IM Instr_Memory(
             // Outputs
             .Instr(Instr),
             // Inputs
             .InstrAddr(AddrIn)
         );
         Adder adder1(
             // Outputs
             .DataOut(AdderDataOut1),
             // Inputs
93
             .Src1(32'd4),
             .Src2(AddrIn)
         );
         Adder adder2(
             // Outputs
             .DataOut(AdderDataOut2),
             // Inputs
             .Src1(AdderDataOut1),
             .Src2(Sign\_Extend << 2)
         );
         Mux5b mux5b(
             .Src1(Instr[20:16]),
             .Src2(Instr[15:11]),
             .choose(RegDst),
             .result(MUX5_result)
         );
          * Declaration of Register File.
          * CAUTION: DONT MODIFY THE NAME.
         RF Register_File(
             // Outputs
             .RsData(RsData),
             .RtData(RtData),
             // Inputs
             .clk(clk),
             .RegWrite(RegWrite),
             .RsAddr(Instr[25:21]),
             .RtAddr(Instr[20:16]),
             .RdAddr(MUX5_result),
             .RdData(MUX32B_result)
         );
```

```
.Src1(RtData),
    .Src2(Sign_Extend),
    .result(MUX32A_result),
    .Src2(MUX32A_result),
    .result(ALU_result),
    .Src1(ALU_result),
    .Src2(MemReadData),
    .choose(MemtoReg),
    .result(MUX32B_result)
    .Src1(AdderDataOut1),
    .Src2(AdderDataOut2),
    .result(MUX32C_result),
.choose(Branch & zeroFlag)
Mux32b D32(
   .Src1(MUX32C_result),
.Src2({AdderDataOut1[31:28],Instr[25:0],2'b00}),// 4 + 26 + 2 = 32;
    .result(AddrOut),
    .choose(Jump)
```

```
DM Data_Memory(
        .MemReadData(MemReadData),
        .MemAddr(ALU_result),
        .MemWriteData(RtData),
        .MemWrite(MemWrite),
        .MemRead(MemRead),
        .clk(clk)
        .OpCode(Instr[31:26]),
        .RegDst(RegDst),
        .Branch(Branch),
        .RegWrite(RegWrite),
        .ALUSrc(ALUSrc),
        .MemWrite(MemWrite),
        .MemRead(MemRead),
        .MemtoReg(MemtoReg),
        .Jump(Jump),
        .ALUOp(ALUOp)
    ALU_Control alu_controller(
        .funct(Instr[5:0]),
        .ALUOp(ALUOp),
        .Funct(Funct)
endmodule
```


tb SimpleCPU 與題目所提供之檔案相同,因篇幅限制而不另行截圖。這個 SimpleCPU 是將所有模組集大成之結果。我在裡面宣告了一些 wire 讓他去相互連 接。這裡面比較特別的是有一個被我宣告的 wire 叫作 SignExtend, 是去把輸進來 的 16bit 的 Immediate 值,延長到 32bit. 接著因為在 103 行,得對 SignExtend 左 移兩位的動作,我沒有使用一個新的模組來幫我處理,而是直接寫在裡面讓他左 移兩格等等比較簡單且少次的操作,我僅僅在 SimpleCPU 去處理。下圖為 TestBench 模擬之結果及 RF. out, DM. out 之輸出結果。模擬出來的結果我們看最後 一個 clk,可以發現時間是 t=1470,根據 Part3. ASM 我們可以發現我們的指令是 當 R19 == R0 的時候,就跳到 30 那邊。而一開始 R[19]=30H 不會等於 R[0],因此 下一行會要求我們去進行一個 subu 的動作,R[2] = 2H,下一行又會無跳件跳到 0的位置,這時候我們可以計算 30H/2H=24(decimal),又從模擬之波行觀察,可 以發現每個 clk 佔 t = 20, 而我們會做 3 個指令, 所以做完一次就是 20\*3=60. 又我們要做 24 次我們才可以讓指令跳到 30 那邊,因此我們計算 60\*24=1440,而 跳到 1440後,又經過一個 clk,1440+20=1460(AddrIn=7C),讓 PC=PC+4,這時候 PC=80,又等到正緣觸發(1460+10=1470),就超過了 testbench 之限制,模擬結 束。因此我們可以判定我們的結果是正確的。




而下方右圖是DM. out經過執行後輸出出來的結果(全部都為FF) 而對比於題目提供之檔案(右圖)可以發現完全相同。




而下方右圖是RF.out(J-type)經過執行後輸出出來的結果,而對比於題目提供 之檔案(右圖)可以發現完全相同,因此SimpleCPU到此順利做完。



下圖是Rtype指令在SimpleCPU上模擬後輸出的結果,我們可以對比part2的 RF R. out輸出,可以發現一模一樣,因此可以確認成功,



下圖是Itype指令在SimpleCPU上模擬後輸出的結果,我們可以對比part2的 RF. out輸出,可以發現一模一樣,因此可以確認成功,




比較值得注意的是我測試這些指令是否成功的方法是在testbench改變他們讀及輸出的檔名。讓他們得以讀入不同IM,且可輸出不同的RF。

```
tb_SimpleCPU.v 1, M X
Part 3 > W tb_SimpleCPU.v
       `timescale 10 ns / 1 ns
      `define DELAY
      `define INSTR_SIZE
      `define INSTR_MAX
     `define INSTR_FILE
                               "testbench/IM_I.dat"__
                               32 // bit width
32 // words
      `define REG_SIZE
      `define REG_MAX
                               "testbench/RF.dat"
       `define REG_FILE
      `define DATA_SIZE
      `define DATA_MAX
                               128 // bytes
      `define DATA_FILE
                               "testbench/DM.dat"
                              "testbench/RF_I.out"
     `define OUTPUT_REG
      `define OUTPUT_DATA
                               "testbench/DM.out"
```

## b. Instruction Memory

IM這個module其實很簡單,只要輸入Instruction Address,接著我就到該位置去抓Instruction,因為這個系統是BIG-ENDIAN,因此我抓的順序就會是如我程式碼的方式去抓 $\{0,1,2,3\}$ . 那這個部分比較特別的是testbench,我參考了題目提供的tb R formatCPU,使用\$readmemh來抓資料。接著下圖為模擬之結果。

```
`define INSTR_FILE
                                "testbench/IM.dat"
                           128 // bytes
8 // bit width
 define INSTR_MAX
 `define INSTR_SIZE
module tb_IM;
              [31:0] InstrAddr;
[31:0] Instr;
     wire
      reg [`INSTR_SIZE-1 :0] instrMem [0:`INSTR_MAX-1];
     IM Instruction_Memory(
           .InstrAddr(InstrAddr),
           .Instr(Instr)
          $readmemh(`INSTR_FILE, instrMem);// put the value into instrMem
// Initialize intruction memory
for (i = 0; i < `INSTR_MAX; i = i + 1)</pre>
           begin
               Instruction_Memory.InstrMem[i] = instrMem[i];
          end
     initial #20 $finish;
          #0 InstrAddr = 8; // Instr should be 12_32_B0_12.
#10 InstrAddr = 2; // Instr should be A0_0B_11_AC
endmodule
```



- 1. 第一次Address = 8, Instr should be 12\_32\_B0\_12.
- 2. 第二次Address = 2, Instr should be A0\_0B\_11\_AC.

下圖為IM. dat,供此部分參考。

```
Part 3 > testbench > [] IM.dat
         // Instruction Memory in Hex
                     // Addr = 0 \times 00
                     // Addr = 0 \times 01
                     // Addr = 0 \times 02
         00
                     // Addr = 0 \times 03
                     // Addr = 0 \times 04
         12
                     // Addr = 0 \times 05
         62
                     // Addr = 0 \times 06
         98
                     // Addr = 0×07
// Addr = 0×08
         70
                     // Addr = 0 \times 09
         00
                     // Addr = 0 \times 0A
         00
                     // Addr = 0 \times 0B
         00
                     // Addr = 0 \times 0C
         FF
                     // Addr = 0 \times 0D
         FF
                     // Addr = 0 \times 0E
         FF
                     // Addr = 0 \times 0F
         FF
                     // Addr = 0 \times 10
        FF
                     // Addr = 0 \times 11
         FF
                     // Addr = 0 \times 12
                     // Addr = 0 \times 13
         FF
                     // Addr = 0 \times 14
                     // Addr = 0 \times 15
                     // Addr = 0 \times 16
                     // Addr = 0 \times 17
                     // Addr = 0 \times 18
                     // Addr = 0 \times 19
         FF
                     // Addr = 0 \times 1A
```

#### c. Register File


RM這個module其實不難,只要判斷RegWrite是否為1,來決定是否可以將值寫入Reg,那其他部分就是到Register的address去抓值去輸出。我將RsData與RtData使用assign而非放在always裡面是因為我發現放在裡面會等到正緣觸發才把值送入ALU,那這樣的話就無法達到我們想要的效果了。

```
module RF(
   output [31:0] RsData,
   output [31:0] RtData,
    input RegWrite,
    input clk,
    input [4:0] RsAddr,
    input [4:0] RtAddr,
    input [4:0] RdAddr,
    input [31:0] RdData
);
    * Declaration of inner register.
    * CAUTION: DONT MODIFY THE NAME AND SIZE.
    reg [31:0]R[0:`REG_MEM_SIZE - 1];
   assign RsData = R[RsAddr];
   assign RtData = R[RtAddr];
   always@(posedge clk)
       begin
            if(RegWrite = 1)
                begin
                    R[RdAddr] = RdData;
                end
            else
                begin
                    R[RdAddr] = R[RdAddr];
                end
        end
endmodule
```


```
`define DELAY
                            5 // # * timescale
    `define REG_SIZE
                            32 // bit width
                            32 // words
    `define REG_MAX
    `define REG_FILE
                            "testbench/RF.dat"
    module tb_RF;
        // Inputs
        reg RegWrite;
        reg clk;
        reg [4:0] RsAddr;
        reg [4:0] RtAddr;
        reg [4:0] RdAddr;
        reg [31:0] RdData;
        // Outputs
        wire [31:0] RsData;
        wire [31:0] RtData;
        integer i;
        integer output_reg;
        reg [`REG_SIZE-1 :0] regMem [0:`REG_MAX-1];
23
        RF Register_File(
        // Outputs
            .RsData(RsData),
            .RtData(RtData),
            .RegWrite(RegWrite),
            .clk(clk),
            .RsAddr(RsAddr),
            .RtAddr(RtAddr),
            .RdAddr(RdAddr),
            .RdData(RdData)
```

```
initial begin: Preprocess
    RegWrite = 1;
    RsAddr = 5'd 1; // Register R[1]
    RtAddr = 5'd 3; // R[3]
RdAddr = 5'd 5; // R[5]
    RdData = 32'h f0f0_0f0f;
    $readmemh(`REG_FILE,regMem);
    for (i = 0; i < REG_MAX; i = i + 1)
    begin
        Register_File.R[i] = regMem[i];
    end
initial #20 $finish;
always begin : ClockGenerator
    #`DELAY;
    #0 RegWrite = 1;
    #0 RsAddr = 5'd 1;
    #0 RtAddr = 5'd 3;
    #0 RdAddr = 5'd 5;
    #0 RdData = 32'h F0F0_0F0F;
    #10 RegWrite = 0;
    #10 RsAddr = 5'd 5; // to show where R[5] is been written or not.
    #10 RtAddr = 5'd 3;
    #10 RdAddr = 5'd 17;
    #10 RdData = 32'h 1234_5678;
    #15 RsAddr = 5'd 17; // to show where R[17] is been written or not.
```

而下圖這個就是模擬出來的結果,與IM相同的是,我用類似的指令去將值存入 一個Reg,接著再去做模擬進行分析。



- 4. 一開始的時候我是設定讓值可以寫入Reg,所以我把R[5]=F0F0\_0F0F
- 5. 在t=10後我去把RsAddr改成5(也就是第一次的Rd),因此可以看到我第一次是否有成功寫入,而我們也可以看到RsData變成F0F0\_0F0F了。那接著我將RegWrite改為0,試著把它放到R[17]。
- 6. 在t=15後我去把RsAddr改成17(也就是第二次的Rd),因此可以看到我第二次 因為我關掉RegWrite了,所以沒有成功寫入,可以確認RF正常工作。



## d. Data Memory

DM這個module其實也不難,只要判斷MemWrite跟MemRead是否為1,來決定是否可以將將值寫入Memory或是把Memory的值給讀出來。我將MemReadData使用 assign而非放在always裡面,與RF的原因相同。我發現放在裡面會等到下個正 緣觸發才把值送出,那這樣的話就無法達到我們想要的效果了。

```
define DATA_MEM_SIZE 128 // Bytes

# Declaration of Data Memory for this project.
# Declaration of Data Memory for this project.
# CAUTION: DOWN MODIFY THE NAME.

// Module DM(
// Outputs
output [31:0] MemReadData,
// Inputs
input [31:0] MemWriteData,
input MemWrite,
input MemRead,
input clk
);


/*

/* Declaration of data memory.
# CAUTION: DOWN MODIFY THE NAME AND SIZE.
//
// Declaration of data memory.
# CAUTION: DOWN MODIFY THE NAME AND SIZE.
//
// Bassign MemReadData = MemRead? {DataMem[MemAddr],DataMem[MemAddr+1],DataMem[MemAddr+2],DataMem[MemAddr+3]}:32'b0;
// DataMem[or'DataMem[or'DataMem[MemAddr],DataMem[MemAddr+1],DataMem[MemAddr+2],DataMem[MemAddr+3]} = MemWriteData;
end
end
else;
end
end
ended
else;
end
ended
else;
end
ended
else;
ended
ended
ended
else;
ended
ended
else;
ended
ended
ended
ended
else;
ended
```

```
    tb_DM.v 1, U ×

Part 3 > 🏶 tb_DM.v
      tb_DM.v
`define DATA_SIZE
DATA MAX
      `define DATA_MAX
                               "testbench/DM.dat"
      `define DATA_FILE
      `define DELAY
      module tb_DM();
           reg clk;
           reg [31:0] MemAddr;
           reg [31:0] MemWriteData;
           reg MemWrite;
           reg MemRead;
           wire [31:0] MemReadData;
           reg [`DATA_SIZE-1 :0] dataMem
                                                 [0: DATA_MAX-1];
      DM Data_Memory(
           .MemAddr(MemAddr),
 17
           .MemWriteData(MemWriteData),
           .MemWrite(MemWrite),
           .MemRead(MemRead),
           .clk(clk),
           .MemReadData(MemReadData)
       );
```


#### 下圖這個就是由testbench模擬出來的結果。



- 3. 一開始的時候我是設定讓值可以寫入Memory(MemWrite=1),所以我把 $Memory\{0,1,2,3\}=32$ ' $h1234_5678$ .
- 4. 在t=10後我把MemWrite關掉,把MemRead打開,Address不變,就可以發現我的MemReadData真的在上一個clk被寫入Memory了,輸出為32°h1234\_5678.

#### e. Adder

Adder所做的事情非常簡單,因為在的DataOut僅僅需要能夠將
Src1+Src2,因此我就只做了相加的動作,然後輸出。(我的加法是unsigned的
加法,因為Address沒有負的。)




- 1. 第一次Input為FFFF\_FFFF+0,輸出為FFFF\_FFFF。
- 2. 第二次Input為4+FFFF\_FFFF, 輸出為3。

## f. ALU

```
| No. | No.
```

ALU 主要是用來做Src1 and Src2的運算,由輸入的Funct來決定要做甚麼工作。會依照結果是否為0決定Zero Flag. 下圖為由Zero Elag. 下圖為由Zero Elag. Elag.



- 1. 第一次Input為0+A,輸出為A。
- 2. 第二次Input為A-5,輸出為5。
- 3. 第三次Input為(1f)&(11),輸出為6。
- 4. 第四次Input為A<<5=A\*2<sup>5</sup>=320,輸出為140。
- 5. 第五次Input為5-5=0,輸出為140,Zero Flag =1。


## g. ALU\_Control

```
# AUL_Control N X
Purl 3 N AUL_Control

**Vers. beload of the Galdon

**Vers. beload of the Gald
```

ALU\_Control主要是用來控制ALU工作與否,及將instr的指令轉為ALU可以理解的function code。而在I-type跟J-type指令下,吃的主要就是ALUOp,由ALUOp來決定他們的function out. 下圖為TestBench之模擬結果。



- 1. 第一次ALUOP為0, ALU不可以工作, Funct輸出為0。
- 2. 第二次開始ALUOP為2'b10, ALU可以工作, Funct輸出為Instr對應的subu。
- 3. 第三次Input為input\_and,輸出為Instr對應的AND。
- 4. 第四次Input為input\_sll,輸出為Instr對應的sll。
- 5. 第五次Input為input\_addu,輸出為Instr對應的addu。
- 6. 第六次ALUOp為 I-type-add, funct Input為input\_subu, 但是在I-type指令下, ALU不會理會funct, 因此輸出為Instr對應的addu.
- 7. 第七次ALUOp為 I-type-sub, funct Input為input\_addu,但是在I-type指令下,ALU不會理會funct,因此輸出為Instr對應的subu.

#### h. Control

Control這個module在整個CPU裡面是一個非常重要的角色。他掌管整顆CPU現在要做甚麼,不要做甚麼。雖然他極其重要,但是其實沒有甚麼太複雜的工作,只要依照0pcode的要求,來決定是否要送各種訊號。而因為R-type的所有指令都會使用到ALU,因此我們ALUOp只要是對的0pcode,我們一律送2' b10. 而對於I-type指令來說,只會有加法跟減法,因此除了S subiu以外(2' b00),其他的S ALUOP都為2' b01,剩下的是J-type指令,因為S branch用到的是減法,因此ALUOP為S0。

```
define I_type_sub 2'b00
  `define I_type_add 2'b01
~ module Control(
      input [5:0]
                           OpCode.
      output reg
                           RegWrite,
      output reg [1:0]
                           ALUOp,
      output reg
                           RegDst,
      output reg
                           ALUSrc.
                           MemWrite, // write memory or not.
                           MemRead,
                           MemtoReg,
      output reg
      output reg
                           Jump,
      output reg
                           Branch

√ always@(OpCode)

      begin
          case (OpCode)
              6'd 4:
                   begin
                       \overline{R}egWrite = 1'b 1; // R format.
                       ALUOp = 2'b 10;
                       RegDst = 1; // R format.
                       ALUSrc = 0;
                       MemWrite = 0;
                       MemRead = 0;
                       MemtoReg = 0;
                       Jump = 0;
                       Branch = 0;
                   end
```

```
6'd 17: // lw
        begin

RegWrite = 1'b 1;

ALUOp = `I_type_add;

RegDst = 0; // I format → write into Rt

ALUSrc = 1;

MemWrite = 0;

MemDord = 1;
                 MemRead = 1;
                 MemtoReg= 1;
                Jump = 0;
Branch = 0;
end
6'd 19: //
begin
                 ALUOp = 2'b00;
                 RegDst = 1'bx;
                  Jump = 0;
                RegWrite = 0;
ALUSrc = 0;
MemWrite = 0;
MemRead = 0;
MemtoReg = 1'bx;
end
6'd 28: //
        Degin You, a da

ALUOp = 2'b00;


RegDst = 1'b x;

Jump = 1;

Branch = 0;


PoolWrite = 0;
                RegWrite = 0;
ALUSrc = 1;
MemWrite = 0;
                 MemRead = 0;
MemtoReg = 0;
                 MemWrite = 0;
                 RegWrite = 0;
                Jump = 0;
Branch = 0;
```

由tb\_Control.v這個testbench產生之模擬結果,由於input與Control之case順序相同,輸出也皆相同,故不特別列出。




## i. MUX

MUX這二個module其實非常簡單,一個是5bit,一個是32bit. 只要判斷choose選的是多少,就決定輸出要送哪一個輸入出來。




下圖MUX5b這個testbench模擬出來的結果。只要判斷choose選的是多少,就決定輸出要送哪一個輸入出來。



- 3. 一開始的時候Src1 = 7, Src2 = 8, choose = 0, 因此result會選擇Src1, 輸出為07.
- 4. T=10的時候Src1 = 9, Src2 = A, choose = 1, 因此result會選擇Src2, 輸出為0A.

下圖MUX32b這個testbench模擬出來的結果。只要判斷choose選的是多少,就決定輸出要送哪一個輸入出來。



- 3. 一開始的時候Src1 = 12345, Src2 = 54321, choose = 0, 因此result會選擇Src1, 輸出為12345.
- 4. T=10的時候Src1 = 6789A, Src2 = A9876, choose = 1, 因此result會選擇 Src2, 輸出為A9876.

#### 4. 作業總結與心得

這次的作業,從4/28星期三提早到4/27星期二出了。幸運的是,因為疫情的關係,整間學校停課一周,讓我原本非常排滿滿的生活,有了可以喘息的空間,因此這次的作業,因為不用去學校上課,我從4/27星期二晚上開始思考如何做起,大概做到5/2星期天,大約是4~5天的時間,每天大概花4~6個小時左右處理這個作業,途中有遇到非常令人不知所云的BUG,也花了很多時間在理解BUG的由來,在理解到BUG是怎麼出現的以後再去思考要怎麼DEBUG. 結果在反覆測試後及與同學討論後想到了各自不同的解決方法,且都可以順利執行,真的非常開心。

不過也有一次,做到半夜凌晨三點,不知為何,臭蟲打不死的經驗,只好熄燈去睡覺。隔天一早問了同學,結果他聽我的敘述就知道我的bug是因為在controller沒有做好default的處理,一分鐘不到就解決了。這也讓我體會到經驗與討論的重要,有時苦幹一整天,不如與朋友討論。這次的經驗也讓我深深知道default處理的重要,以後再設計case的時候就會更加注意了。

最後我覺得最重要的是,比起急著開始打程式,還不如先想好要怎麼設計,真的確定好邏輯是對的,都比一開始就急著打但是毫無頭緒還快。比起上次,這次我有先規劃再進行實作,比起上次的速度真的快了非常多,希望以後這堂課的不論是考試或是project,也可以像這次一樣順利度過。