

國立臺灣科技大學

電機工程系



計算機組織

作業報告

PA1

各模組程式碼截圖並說明

PART 1 乘法器(Multiplier)

a. ALU


```
1  module ALU(Src1, Src2, Result, Carry, Funct);      jiehong, a week ago • update from mac
2  input [31:0] Src1;
3  input [31:0] Src2;
4  input [5:0] Funct;
5  output reg [31:0] Result;
6  output reg Carry;
7
8  always@(Src1 or Src2 or Funct)
9  begin
10     // I use case to implement ALU, because ALU usually do a lot of jobs.
11     case (Funct[5:0])
12         6'b 001001: {Carry, Result} = Src1 + Src2;
13         default: // 如果今天LSB=0→不用加的話，就不要加。
14             begin
15                 Carry = 0;
16                 Result = 0;
17             end
18         endcase
19     end
20
21 endmodule
22
```


b. Multiplicand

```
1 module Multiplicand(Reset,W_ctrl,Multiplicand_in,Multiplicand_out);    jiehong,
2 input Reset;
3 input W_ctrl;
4 input [31:0]Multiplicand_in;
5 reg [31:0]Multiplicand_reg;
6 output reg [31:0]Multiplicand_out;
7
8 always@(Reset or W_ctrl or Multiplicand_in)
9 begin
10     if(Reset == 1 && W_ctrl == 1)
11     begin
12         Multiplicand_reg = Multiplicand_in ;
13         Multiplicand_out = 0; // 把值讀進來，但不輸出or輸出為0
14     end
15     // 在設計沒有錯誤的情況下，W_ctrl應該會與Reset連動，所以我將這兩個logic AND 起來
16     else if (W_ctrl == 0 && Reset == 0) // means that the system is running
17     begin
18         Multiplicand_out = Multiplicand_reg; // let output = reg
19     end
20     else
21     begin
22         Multiplicand_out = 32'bZ; // it means that the design is failed.
23     end
24 end
25
26
27 endmodule
28
```

```
1 module tb_Multiplicand();    You, 6 days ago • tb of multiplier almost finished
2
3 reg Reset,W_ctrl;
4 reg [31:0]Multiplicand_in;
5 wire [31:0]Multiplicand_out;
6
7 Multiplicand multiplicand(
8     .Reset(Reset),
9     .W_ctrl(W_ctrl),
10    .Multiplicand_in(Multiplicand_in),
11    .Multiplicand_out(Multiplicand_out)
12 );
13
14 initial #30 $finish;
15 initial fork
16 #0 Reset = 0; // 因為W_ctrl是由Controller所發送，所以一定會與Reset相同，那在這裡
17 #0 W_ctrl = 0; // 我們就依照我們設計正確的前提下，去進行test bench的測試
18 #0 Multiplicand_in = 32'h FFFF_FFFF; // 兩者皆為0的時候改任何值，輸出都不應該改變
19
20 #10 Reset = 1;
21 #10 W_ctrl = 1;
22 #12 Multiplicand_in = 32'h FF00_F0F0;
23 // 與上面兩行時間不同，是因為輸入有可能不一樣，且這個輸出應該為0
24
25 #15 Reset = 0;
26 #15 W_ctrl = 0;
27 #15 Multiplicand_in = 32'h 00FF_00FF;
28 // 以下測試為，系統錯誤時會發生的狀況，也就是Reset與W_ctrl不同步。
29 #20 Reset = 1;
30 #20 W_ctrl = 0;
31 #20 Multiplicand_in = 32'h 0;
32
33 #25 Reset = 0;
34 #25 W_ctrl = 1;
35 #25 Multiplicand_in = 32'h 0;
36
37 join
38
39 endmodule
```

Multiplicand 主要是用來接受外部來的乘數，如果Reset訊號為1，那就代表我要讀取新的值進來了，因此我先利用一個reg來儲存這個值，到下一個clock才將值送入ALU，如果說今天輸入的狀況不如預期，我就認為是我設計錯誤而將高阻抗送入ALU。下圖為由testbench產生之模擬結果。



1之前reset=1，輸出是don't care. 1~2的時候因為reset = 1，因此輸出是0，而2~3的時候因為在1~2之間Multiplicand_in有值進來，因此此時會有reg將這個值給記錄起來在2~3的時候將他放到Multiplicand_out當作結果輸出，而在3以後，因為Reset與W_ctrl不同步，因此結果輸出高阻抗。

c. Control

```

1 module Control(Run,Reset,clk,LSB,W_ctrl,ADDU_ctrl,SRL_ctrl,Ready);
2 input Run;
3 input Reset;
4 input clk;
5 input LSB;
6 output reg W_ctrl; // Write control
7 output reg [5:0]ADDU_ctrl;
8 output reg SRL_ctrl;
9 output reg Ready;
10 reg [5:0]counter; // counter for 32 times;
11 always@(posedge clk or posedge Reset)
12 begin
13     if(Reset == 1)
14     begin
15         W_ctrl = 1; // Write control → 是否要取新的值進來
16         ADDU_ctrl = 6'b0; // Function → ALU要不要工作
17         SRL_ctrl = 0; // Shift control → 要不要shift
18         Ready = 0; // Ready signal → 結果完成
19         counter = 0;
20     end
21     else if (Run == 1 && Ready == 0)
22     begin
23         if(counter == 32) // for (counter = 0; counter < 32; counter++)
24         begin
25             Ready = 1; // 告訴系統我們完成了
26         end
27         else
28         begin
29             W_ctrl = 0; // 在Run的時候不要取新的值進來 You, 5 days ago · tb of multiplier almost finished
30             SRL_ctrl = 1; // 將結果寄存儲在半累加被乘數
31             if (LSB == 1) // Product[0] = 1 → ALU要工作，所以我讓ADDU_ctrl = 1;
32             begin
33                 ADDU_ctrl = 6'b 001001; // 並開始執行運算。
34             end
35             else if (LSB == 0) // ALU不用工作
36             begin
37                 ADDU_ctrl = 6'b0;
38             end
39             counter = counter + 1;
40         end
41     end
42 end

```

```

41     end
42   else
43     begin
44       W_ctrl = 0 ; // Write control → 是否要取新的值進來 → 因為有可能Reset完，Run還沒跳起來
45       ADDU_ctrl = ADDU_ctrl; // Function → ALU要不要工作
46       SRL_ctrl = SRL_ctrl ; // Shift control → 要不要shift
47       Ready = Ready; // Ready signal → 結果完成
48       counter = counter;
49     end
50   end
51 endmodule
52

```


Control.v 代表著整個系統的controller，負責控制所有訊號的傳送，所有模組都以它為號令來決定工作與否，一開始外部訊號送Reset進來，整個系統進行初始化，代表說要讀一個新的乘數與被乘數進來了，於是將 W_ctrl = 1 送出，來讀取值，ADDU_ctrl = 0送出，告訴ALU現在不用工作，SRL_ctrl=0告訴Product現在不用右移，Ready=0代表結果還沒做完，counter = 0，代表現在還沒開始做。Reset訊號送完，系統會再送一個Run訊號進來，此時我會二次確認現在Ready尚未等於1，確定系統正在執行時，我會將W_ctrl關掉，代表不可以讀新的值進來了，請把現在的值鎖住，接著將SRL_ctrl打開，因為在每次執行的時候，Product都會進行右移的動作，接著我會判斷LSB是否為1，若為1就使ALU進行加法的工作，反之則讓ALU輸出為0，做完一次counter進行+=1的動作，共計數32次，若32次就告訴系統，結果已完成，令Ready為1。若以上條件都不符合，我們就先讓W_ctrl為0，確保不會影響其他。讓其他東西都是自己的狀態，也不會影響。

```

1 module tb_Control();      You, 6 days ago • tb of multiplier almost finished
2
3 reg Run,Reset,clk,LSB;
4 wire W_ctrl,SRL_ctrl,Ready;
5 wire [5:0]ADDU_ctrl;
6
7 Control_controller(
8     .Run(Run),
9     .Reset(Reset),
10    .clk(clk),
11    .LSB(LSB),
12    .W_ctrl(W_ctrl),
13    .ADDU_ctrl(ADDU_ctrl),
14    .SRL_ctrl(SRL_ctrl),
15    .Ready(Ready)
16 );
17
18 initial #350 $finish;
19
20 initial begin
21     #0 clk = 0;
22     forever #5 clk = ~clk;
23 end
24
25 initial begin
26     #0 LSB = 0;
27     forever #10 LSB = ~LSB;
28 end
29
30
31 initial fork
32     #0 Run = 0;
33     #0 Reset = 0;
34
35     #5 Reset = 1;    // 以reset為主，所以下面為多少理論上都不會影響
36     #5 Run = 1;
37
38     #15 Reset = 0;
39     #15 Run = 0;
40
41     #25 Run = 1;    //從這裡開始計數32次 → 10*32=320，在345的時候，Ready應該要跳1
42 join
43
44 endmodule

```

下圖為由testbench產生之模擬結果。



動作會計數32次，從25秒開始RUN，在345秒(25+32*10(一個clk))的時候Ready會完成。

d. Product

```
1 module Product(SRL_ctrl,W_ctrl,Ready,Reset,clk,ALU_carry,ALU_result,Multiplier_in,Product_out);
2
3 input SRL_ctrl;
4 input W_ctrl;
5 input Ready;
6 input Reset;
7 input clk;
8 input ALU_carry;
9 input [31:0]ALU_result;
10 input [31:0]Multiplier_in;
11 output reg[63:0]Product_out;
12
13 always@(negedge clk or posedge Reset)
14 begin
15     if (Reset == 1 && W_ctrl == 1)
16     begin
17         Product_out = 64'b0;
18         Product_out[31:0] = Multiplier_in[31:0];
19     end
20     else if(SRL_ctrl == 1 && Ready == 0)
21     begin
22         if(Product_out[0] == 1) // means that LSB = 1;
23         begin
24             Product_out[63:32] = ALU_result[31:0]; // 才要把Result放進Product_out
25         end
26         Product_out = Product_out >> 1; // 只有shift訊號為1的時候才可以做shift
27         Product_out[63] = ALU_carry; // shift 完以後把carry放到第63個bit
28     end
29     else if(Ready == 1)
30     begin
31         Product_out = Product_out ;
32     end
33     else;
34 end
35 endmodule
36
```

Product這個module沒什麼太複雜的工作，比較特別的是在這個地方，我是利用clk的負緣觸發，因為我的想法是clk正緣觸發後，controller會工作。從ALU正緣觸發，Product負緣觸發，我就可以在一個clk內做完一次的動作。在Reset觸發的時候，會讀乘數進來。在Ready還沒完成之前且SRL_ctrl = 1，如果此時LSB = 1，我們會把Result放進Product_out，接著，就會右移一次，接著將Carry放進我們的Product_out. 待Ready跳起時，輸出就維持不變，直到Reset訊號觸發。

```

1  module tb_Product();           You, 5
2  reg SRL_ctrl;
3  reg W_ctrl;
4  reg Ready;
5  reg Reset;
6  reg clk;
7  reg ALU_carry;
8  reg [31:0]ALU_result;
9  reg [31:0]Multiplier_in;
10 wire [63:0]Product_out;
11

```

```

12  Product_pro
13  (
14      .SRL_ctrl(SRL_ctrl),
15      .W_ctrl(W_ctrl),
16      .Ready(Ready),
17      .Reset(Reset),
18      .clk(clk),
19      .ALU_carry(ALU_carry),
20      .ALU_result(ALU_result),
21      .Multiplier_in(Multiplier_in),
22      .Product_out(Product_out)
23  );
24
25  initial #100 $finish;
26
27
28  initial begin
29      #0 clk = 0;
30      forever #5 clk = ~clk;
31  end


```

```

32  initial fork
33      // 初始化
34      #0 ALU_result = 32'd10;
35      #0 W_ctrl = 0;
36      #0 Reset = 0;
37      #0 Ready = 0;
38      #0 SRL_ctrl = 0;
39      #0 ALU_carry = 0;
40      #0 Multiplier_in = 0;
41
42      // 系統開始初始化，product_out[31:0] = Multiplier_in[31:0]
43      #15 Reset = 1;
44      #15 W_ctrl = 1;
45      #15 Multiplier_in = 32'h FFFF_FFFF;
46
47      // 系統開始執行
48      #30 Reset = 0;
49      #30 SRL_ctrl = 1;
50      #30 ALU_carry = 1; // 這裡的話輸出的MSB應該會是1
51
52      #40 ALU_carry = 0; // 到這裡MSB應該要是0
53      #40 Reset = 1; // 因為要把Product_out歸0，所以要重新Reset
54      #40 W_ctrl = 1;
55
56      #50 Reset = 0;
57      #50 W_ctrl = 0;
58      #50 Ready = 0; //這時候要讓輸出乘法器工作
59
60      #80 Ready = 1; // 讓輸出維持不變
61
62  join
63
64  endmodule
65

```

下圖為由testbench產生之模擬結果，此處無特別之地方，模擬結果皆與註解所標註相同。



e. CompMultiplier

```

1  module CompMultiplier(clk,Reset,Run,Multiplier_in,Multiplicand_in,Product_out,Ready);
2  input clk;
3  input Reset;
4  input Run;
5  input [31:0] Multiplier_in;
6  input [31:0] Multiplicand_in;
7  output [63:0]Product_out;
8  output Ready;
9  // Multiplicand
10 wire W_ctrl;
11 wire [31:0]Multiplicand_out;
12 // for Product
13 wire SRL_ctrl,Ready,Reset,ALU_carry;
14 wire [31:0]ALU_result;
15 wire [31:0]Multiplier_in;
16 wire [63:0]Product_out;
17 wire [5:0]ADDU_ctrl;
18 // control unit
19 Control controller
20 (
21     .Run(Run),
22     .Reset(Reset),
23     .clk(clk),
24     .LSB(Product_out[0]),
25     .W_ctrl(W_ctrl),
26     .ADDU_ctrl(ADDU_ctrl[5:0]),
27     .SRL_ctrl(SRL_ctrl),
28     .Ready(Ready)
29 );

```

```

31 // 被乘數
32 Multiplicand multiplicand
33 (
34     .Reset(Reset),
35     .W_ctrl(W_ctrl),
36     .Multiplicand_in(Multiplicand_in[31:0]),
37     .Multiplicand_out(Multiplicand_out[31:0])
38 );
39
40 // ALU
41 ALU Arithmetic_Logical_Unit
42 (
43     .Src1(Product_out[63:32]),
44     .Src2(Multiplicand_out[31:0]),
45     .Funct(ADDU_ctrl[5:0]),
46     .Carry(ALU_carry),
47     .Result(ALU_result[31:0])
48 );
49
50 // product unit
51 Product product_unit
52 (
53     .SRL_ctrl(SRL_ctrl),
54     .W_ctrl(W_ctrl),
55     .Ready(Ready),
56     .Reset(Reset),
57     .clk(clk),
58     .ALU_carry(ALU_carry),
59     .ALU_result(ALU_result[31:0]),
60     .Multiplier_in(Multiplier_in[31:0]),
61     .Product_out(Product_out[63:0])
62 );
63
64 endmodule

```


而最後，關於CompMultiplier這個模組，我做的則是去把Control、ALU、Multiplicand、Product這幾個模組組合起來，再藉由wire把他們從內部連接起來。Testbench直接使用助教所提供的檔案，下圖為由測試指令之in檔截圖及testbench產生之模擬結果。乘數與被乘數輸入a，Product_out經過32次的運算得到最終結果64H(10*10=100)。

```

PA1 > Multiplier > testbench > tb_CompMultiplier.in

1  0000000a_0000000a  You, 4 d
2  000003EB_00000014
3  0fffffff_fffffff

```



PART 2 除法器(Divider)

a. ALU


這個是ALU的模組，由case來決定是否執行減法的動作，依照除法器的要求，如果 $\text{Src1} < \text{Src2}$ ，輸出就是 Src1 ，不然輸出不會改變，其他狀況輸出為0。輸出的carry可以讓Remainder知道這個輸出是否為負值。

```
1  module ALU(Src1, Src2, Result, Carry, Funct);    You, a week ago • tb of multiplier almost finished
2  input [31:0]Src1;
3  input [31:0]Src2;
4  input [5:0]Funct;
5  output reg [31:0]Result;
6  output reg Carry;
7
8  always@(Src1 or Src2 or Funct)
9  begin
10     // I use case to implement ALU, because ALU usually do a lot of jobs.
11     case (Funct[5:0])
12         // 6'b 001001: {Carry, Result} = Src1 + Src2;
13         6'b 001010:
14             begin
15                 {Carry, Result} = Src1 - Src2;
16                 if(Carry == 1)
17                     begin
18                         Result = Src1;
19                     end
20                 else
21                     begin
22                         Result = Result;
23                     end
24             end
25         default: // 如果今天Funct是別的東西就不用減。
26             begin
27                 Carry = 0;
28                 Result = 0;
29             end
30     endcase
31 end
32
33 endmodule
```

```

1  module tb_ALU();           jiehong, 2 days ago • i think i finish the design of divider
2
3  reg [31:0]Src1;
4  reg [31:0]Src2;
5  reg [5:0]Funct;
6
7  wire [31:0]Result;
8  wire Carry;
9
10
11  ALU_Arithmetic_Logical_Unit(
12      .Src1(Src1),
13      .Src2(Src2),
14      .Funct(Funct),
15      .Result(Result),
16      .Carry(Carry)
17  );
18
19  initial #20 $finish;
20  initial fork
21      #0 Funct = 6'b 001010; // HW1 所規定的減法function code
22      #5 Src1 = 32'h 0; // 第一個測資們，我讓他們爆炸
23      #5 Src2 = 32'h FFFF_FFFF; // 因為是Src1 - Src2
24
25      #10 Funct = 6'b 001010;
26      #10 Src1 = 32'h 1800;
27      #10 Src2 = 32'h 200; // 第二個測資Result應該等於 1600h
28
29      #15 Funct = 6'b 0; // 如果funct不為MIPS所規定的function code，那Result與Carry就該為0。
30      #15 Src1 = 32'h 10;
31      #15 Src2 = 32'h 20;
32  join
33  endmodule
34

```



1. 在t=5，因為Src1 < Src2，因此輸出=Src1，且告訴下面的module我這個輸出是負的，所以carry=1
2. 1800-200=1600H，carry=0(結果為正)
3. function = 0，ALU不工作。

b. Divisor


此部分根據w_ctrl來決定是否讀取除數，才讓數字進入ALU運算。但是除數有可能會在Reset訊號觸發之前進來，所以我有一個reg來儲存除數。

```
1 module Divisor(Reset,W_ctrl,Divisor_in,Divisor_out);    You, 3 days ago · commit from windows
2 input Reset;
3 input W_ctrl;
4 input [31:0]Divisor_in;
5 reg [31:0]Divisor_reg;
6 output reg [31:0]Divisor_out;
7
8 always@(Reset or W_ctrl or Divisor_in)
9 begin
10     if(Reset == 1 && W_ctrl == 1)
11     begin
12         Divisor_reg = Divisor_in ;
13         Divisor_out = 0; // 把值讀進來，但不輸出or輸出為0
14         if(Divisor_in == 0)
15         begin
16             Divisor_reg = 32'bZ;
17         end
18     end
19     // 在設計沒有錯誤的情況下，W_ctrl應該會與Reset連動，所以我將這兩個logic AND 起來
20     else if (W_ctrl == 0 && Reset == 0) // means that the system is running
21     begin
22         Divisor_out = Divisor_reg; // let output = reg
23     end
24     else
25     begin
26         Divisor_out = 32'bZ; // it means that the design is failed.
27     end
28 end
29
30
31 endmodule
```

```

1 module tb_Divisor();           You, 2 days ago • finish the test from compDiv
2
3 reg Reset,W_ctrl;
4 reg [31:0]Divisor_in;
5 wire [31:0]Divisor_out;
6
7 Divisor divisor(
8     .Reset(Reset),
9     .W_ctrl(W_ctrl),
10    .Divisor_in(Divisor_in),
11    .Divisor_out(Divisor_out)
12 );
13
14 initial #30 $finish;
15 initial fork
16 #0 Reset = 0; // 因為W_ctrl是由Controller所發送，所以一定會與Reset相同，那在這裡
17 #0 W_ctrl = 0; // 我們就依照我們設計正確的前提下，去進行test bench的測試
18 #0 Divisor_in = 32'h FFFF_FFFF; // 兩者皆為0的時候改任何值，輸出都不應該改變
19
20 #10 Reset = 1;
21 #10 W_ctrl = 1;
22 #12 Divisor_in = 32'h FF00_F0F0;
23 // 與上面兩行時間不同，是因為輸入有可能不一樣，且這個輸出應該為0
24
25 #15 Reset = 0;
26 #15 W_ctrl = 0;
27 #15 Divisor_in = 32'h 00FF_00FF;
28
29 // 以下測試為，系統錯誤時會發生的狀況，也就是Reset與W_ctrl不同步。
30 #20 Reset = 1;
31 #20 W_ctrl = 0;
32 #20 Divisor_in = 32'h 0;
33
34 #25 Reset = 0;
35 #25 W_ctrl = 1;
36 #25 Divisor_in = 32'h 0;
37
38 join
39
40 endmodule

```



1. $t=0$ 的時候輸出是 don' t care，因為系統剛開始沒有發送 reset=1 的初始化。
2. 在 $t=10$ 的時候因為 reset=1，所以輸出為 0，進行整個系統的初始化。
3. $T=15$ ，輸出會吃之前的 $t=12$ 的 divisor_in，因為 reset 訊號是在 $t=10$ 觸發，但是在 $t=12$ ，輸入就被送進來了。
4. 因為 Reset 與 W_ctrl 不同步，所以輸出是高阻抗，如果有這種狀況代表我設計錯誤。


c. Control

```
1 module Control(Run,Reset,clk,W_ctrl,SUBU_ctrl,SRL_ctrl,SLL_ctrl,Ready,MSB); You, 3 days ago • commit from windows
2 input Run;
3 input Reset;
4 input clk;
5 input MSB;
6
7 output reg W_ctrl; // Write control
8 output reg [5:0]SUBU_ctrl;
9 output reg SRL_ctrl;
10 output reg SLL_ctrl;
11 output reg Ready;
12 reg [5:0]counter; // counter for 32 times;
13 reg counting;
14 always@(posedge clk or posedge Reset)
15 begin
16     if(Reset == 1)
17     begin
18         W_ctrl = 1; // Write control → 是否要取新的值進來
19         SUBU_ctrl = 6'b0; // Function → ALU要不要工作
20         SRL_ctrl = 0; // Shift right control → 要不要shift
21         SLL_ctrl = 0; // Shift left control
22         Ready = 0; // Ready signal → 結果完成
23         counter = 0;
24         counting = 0;
25     end
26     else if (Run == 1 && Ready == 0)
27     begin
28         if(counter == 32) // for (counter = 0 ; counter < 32; counter ++)
29         begin
30             if(SRL_ctrl == 0)
31             begin
32                 SLL_ctrl = 0;
33                 SRL_ctrl = 1;
34             end
35             else
36             begin
37                 SRL_ctrl = 0;
38                 Ready = 1;
39             end
40         end
41     end
42     else
43     begin
44         if(counting == 0)
45         begin
46             SLL_ctrl = 1;
47             counting = 1;
48         end
49         else
50         begin // start to count.
51             W_ctrl = 0; // 在Run的時候不要取新的值進來
52             SUBU_ctrl = 6'b 001010;
53             if(MSB == 0) // 代表Remainder ≥ 0
54             begin
55                 SLL_ctrl = 1; // 3.a → Remainder[0] = 1;
56             end
57             else // Remainder < 0
58             begin
59                 SLL_ctrl = 1; // 3.b → Remainder[0] = 0;
60             end
61             counter = counter + 1;
62         end
63     end
64     else // Ready = 1;
65     begin
66         W_ctrl = 0; // Write control → 是否要取新的值進來 → 因為有可能Reset完，Run還沒跳起來
67         SUBU_ctrl = 0; // Function → ALU要不要工作
68         SRL_ctrl = 0; // Shift right control → 要不要shift
69         SLL_ctrl = 0; // Shift left control
70         Ready = Ready; // Ready signal → 結果完成
71         counter = counter;
72         counting = counting;
73     end
74 end
75
76
77 endmodule
```

```

1 module tb_Control();           jiehong, 2 days ago • i think i finish the design of divider
2
3 reg Run,Reset,clk,MSB;
4 wire W_ctrl,SRL_ctrl,SLI_ctrl,Ready;
5 wire [5:0]SUBU_ctrl;
6
7 Control_controller(
8     .Run(Run),
9     .Reset(Reset),
10    .clk(clk),
11    .MSB(MSB),
12    .W_ctrl(W_ctrl),
13    .SUBU_ctrl(SUBU_ctrl),
14    .SRL_ctrl(SRL_ctrl),
15    .SLI_ctrl(SLI_ctrl),
16    .Ready(Ready)
17 );
18
19 initial #400 $finish;
20
21 initial begin
22     #0 clk = 0;
23     forever #5 clk = ~clk;
24 end
25
26 initial begin
27     #0 MSB = 0;
28     forever #10 MSB = ~MSB;
29 end
30
31
32 initial fork
33     #0 Run = 0;
34     #0 Reset = 0;
35
36     #5 Reset = 1;    // 以reset為主，所以下面有多少理論上都不會影響
37     #5 Run = 1;
38
39     #15 Reset = 0;
40     #15 Run = 0;
41
42     #25 Run = 1;    // 從這裡開始計數32次 → 10*32=320，320*20 = 340(10秒為shift left，另一個10秒為最後做完32次要在right shift)，340 + 25 = 365 在355的時候，
43 join
44
45 endmodule

```



1. T=5的時候，Reset觸發，系統初始化
2. T=15的時候，Reset訊號已結束，開始等待Run訊號跳起
3. T=25的時候，Run=1，系統開始執行。

d. Remainder

這裡跟Product相同，我利用clk的負緣觸發來使整個系統可以在一個clk內做完一次，而以下分為四種部份。

1. Reset=1，系統初始化，把被除數讀進來。
2. 在確認Ready=0之下，SLL_ctrl=1，如果counting=0，代表程式還未計數，這時候代表流程圖中的Shift Remainder register left 1 bit，做完後進入計數的部分，因此令counting=1。Counting=1後開始計數32次，由ALU_carry來判斷Remainder的正負。
3. line 50 因為做完32次還不代表真正結束，這時候要右移Remainder的左半部1bit。
4. Ready跳起後，令輸出維持不變。

```
1 module Remainder(SRL_ctrl,SLL_ctrl,W_ctrl,Ready,Reset,clk,ALU_carry,ALU_result,Dividend_in,Remainder_out);
2
3 input SRL_ctrl,SLL_ctrl;
4 input W_ctrl;
5 input Ready;
6 input Reset;
7 input clk;
8 input ALU_carry;
9 input [31:0]ALU_result;
10 input [31:0]Dividend_in;
11 output reg[63:0]Remainder_out;
12 reg counting; // start to count or not.
```

```
13 always@(negedge clk or posedge Reset)
14 begin
15     if (Reset == 1 && W_ctrl == 1)
16     begin
17         Remainder_out = 64'b0;
18         Remainder_out[31:0] = Dividend_in[31:0];
19         counting = 0;
20     end
21     else if(SLL_ctrl == 1 && Ready == 0)
22     begin
23         if(counting == 0)
24         begin
25             if(SLL_ctrl == 1)
26             begin
27                 Remainder_out = Remainder_out << 1;
28                 counting = 1;
29             end
30         end
31         else // start to count 32 times
32         begin
33             Remainder_out[63:32] = ALU_result[31:0];
34             /*
35              Subtract Divisor register from the
36              left half of Remainder register, and place the
37              result in the left half of Remainder register
38              */
39             Remainder_out = Remainder_out << 1;
40             if(ALU_carry == 0) // means that Remainder >= 0;
41             begin
42                 Remainder_out[0] = 1;
43             end
44             else
45             begin
46                 Remainder_out[0] = 0;
47             end
48         end
49     end
```

```

50     else if (SRL_ctrl = 1 && Ready = 0)
51     begin
52         Remainder_out[63:32] = Remainder_out[63:32] >> 1;
53     end
54     else if(Ready = 1)
55     begin
56         Remainder_out = Remainder_out;
57     end
58     else;
59 end
60 endmodule

```

```


1  module tb_Remainder();
2  reg SRL_ctrl;
3  reg SLL_ctrl;
4  reg W_ctrl;
5  reg Ready;
6  reg Reset;
7  reg clk;
8  reg ALU_carry;
9  reg [31:0]ALU_result;
10 reg [31:0]Dividend_in;
11 wire [63:0]Remainder_out;
12
13 Remainder remain
14 (
15     .SRL_ctrl(SRL_ctrl),
16     .SLL_ctrl(SLL_ctrl),
17     .W_ctrl(W_ctrl),
18     .Ready(Ready),
19     .Reset(Reset),
20     .clk(clk),
21     .ALU_carry(ALU_carry),
22     .ALU_result(ALU_result),
23     .Dividend_in(Dividend_in),
24     .Remainder_out(Remainder_out)
25 );
26

```

```

27 initial #100 $finish;
28 initial begin
29     #0 clk = 0;
30     forever #5 clk = ~clk;
31 end
32
33 initial fork
34     // 初始化
35     #0 ALU_result = 32'd10;
36     #0 W_ctrl = 0;
37     #0 Reset = 0;
38     #0 Ready = 0;
39     #0 SRL_ctrl = 0;
40     #0 SLL_ctrl = 0;
41     #0 ALU_carry = 0;
42     #0 Dividend_in = 0;
43
44     // 系統開始初始化, remainder_out[31:0] = Dividend_in [31:0] << 1
45     #15 Reset = 1;
46     #15 W_ctrl = 1;
47     #15 Dividend_in = 32'h FFFF_FFFF;
48     #15 SLL_ctrl = 1; // start to run
49
50     // 系統開始執行
51     #30 Reset = 0;
52     #30 SRL_ctrl = 0;
53     #30 SLL_ctrl = 1; // Remainder_out = Remainder_out << 1;
54     #40 ALU_result = 32'h FF00_F0F0; // 此時的remainder out 會等於 ALU_Result << 1
55     #40 ALU_carry = 0; // remainder_out[0] = 1;
56
57     #50 ALU_carry = 1; // remainder_out[0] = 0;
58
59     #60 SRL_ctrl = 1; // Remainder_out[63:32] = Remainder_out[63:32] >> 1;
60     #60 SLL_ctrl = 0;
61     #80 Ready = 1; // 讓輸出維持不變
62
63 join
64
65 endmodule

```



1. T=15系統開始初始化
2. 直到T=30，Reset訊號不為0的時候才可以開始工作。
3. T=40的時候，因為ALU_carry=0，這時候Remainder_out[0]=1(d=1101)
4. T=50，ALU_carry=1，這時候Remainder_out[0]=0(a=1010)
5. T=80，Ready=1，之後輸出維持不變

e. CompDivider

而最後，關於CompDivider這個模組，我做的則是去把Control、ALU、Divisor、Remainder這幾個模組組合起來，再藉由wire把他們從內部連接起來。Testbench直接使用助教所提供的檔案，下圖為由測試指令之in檔截圖及testbench產生之模擬結果。

```

1  module CompDivider(clk,Reset,Run,Divisor_in,Dividend_in,Remainder_out,Quotient_out,Ready,ALU_result);
2  input clk;
3  input Reset;
4  input Run;
5  input [31:0] Divisor_in;
6  input [31:0] Dividend_in;
7  wire [63:0]Remainder_out_reg;
8  output [31:0]Remainder_out;
9  output [31:0]Quotient_out;
10 output Ready;
11 // Divisor
12 wire W_ctrl;
13 wire [31:0]Divisor_out;
14 // for Remainder
15 wire SRL_ctrl,Ready,Reset,ALU_carry;
16 output [31:0]ALU_result;
17 wire [5:0]SUBU_ctrl;

```

```

18 // control unit
19 Control controller
20 (
21     .Run(Run),
22     .Reset(Reset),
23     .clk(clk),
24     .MSB(Remainder_out_reg[63]),
25     .W_ctrl(W_ctrl),
26     .SUBU_ctrl(SUBU_ctrl[5:0]),
27     .SRL_ctrl(SRL_ctrl),
28     .SLL_ctrl(SLL_ctrl),
29     .Ready(Ready)
30 );

```

```

32 // 被除數
33 Divisor divisor
34 (
35     .Reset(Reset),
36     .W_ctrl(W_ctrl),
37     .Divisor_in(Divisor_in[31:0]),
38     .Divisor_out(Divisor_out[31:0])
39 );
40
41 // ALU
42 ALU Arithmetic Logical Unit
43 (
44     .Src1(Remainder_out_reg[63:32]),
45     .Src2(Divisor_out[31:0]),
46     .Funct(SUBU_ctrl[5:0]),
47     .Carry(ALU_carry),
48     .Result(ALU_result[31:0])
49 );
50
51 // remain unit
52 Remainder remain_unit
53 (
54     .SRL_ctrl(SRL_ctrl),
55     .SLL_ctrl(SLL_ctrl),
56     .W_ctrl(W_ctrl),
57     .Ready(Ready),
58     .Reset(Reset),
59     .clk(clk),
60     .ALU_carry(ALU_carry),
61     .ALU_result(ALU_result[31:0]),
62     .Dividend_in(Dividend_in[31:0]),
63     .Remainder_out(Remainder_out_reg[63:0])
64 );
65
66 assign Remainder_out[31:0] = Remainder_out_reg[63:32];
67 assign Quotient_out[31:0] = Remainder_out_reg[31:0];
68
69 endmodule


```

tb_CompDivider.in


```

1  00000064_00000021
2  00000000_00000001
3  00000000_FFFFFFFF
4  000007E5_00000004
5  000004B0_00000003
6  FFFFFFFF_00000000
7  |

```



在第一次被除數輸入100，除數輸入33，Remainder經過1個clk的shift再經過32次的運算，再經過1個clk的shift得到最終結果商=3，餘數=1，後面運算也都照我預期執行。而比較特別的是大約t=4500左右，我去測試任意數除上0，會有一些奇怪的結果，因此我有特別去做令他輸出為don't care的結果。



作業總結與心得

這次的作業，雖然花了非常多的時間，大約整整兩個禮拜加上連假都在處理這次的作業，但是與之前數位系統設計不同的是，這堂課真的能讓我們運用之前所學，嘗試去整個系統，真的是與課堂名稱相呼應，我在設計每個模組的時候，都要非常清楚，這個模組是在做甚麼，及訊號要怎麼送進來，怎麼送出去。雖然很累，但我真的覺得非常值得！

還有在撰寫的時候，真的是更加驚艷，原來Controller是如此的重要，難怪在上學期修課時，無論課本抑或是老師都那麼強調他的重要性，在上學期寫作業的時候我常常忽略Controller，直接利用always暴力完成，現在發現只有小作業可以這樣子搞，遇到真正的大系統就只能藉由controller來完成了。

最後我覺得最重要的是，比起急著開始打程式，還不如先想好要怎麼設計，真的確定好邏輯是對的，都比一開始就急著打但毫無頭緒還快，也讓我了解到設計前規劃的重要，希望以後這堂課的不論是考試或是project，也可以像這次一樣順利度過。