

版本更新说明		
版本号	更新日期	更新说明
V1.0	2023.12.06	初始版本

杰理方案咨询(QQ号:1418295957, 邮箱:fae@zh-jieli.com)

产品安全规范:  
1、电源选型  
a、注意供电场景,严格控制输入电压范围。  
供电至VPWR,不和IOVDD短接(≤5.5V;如3.7V锂电池/5V适配器应用)。  
或供电至VPWR,和IOVDD短接(≤3.4V;如3.0V纽扣电池/2节干电池应用)。  
b、注意供电保护,防过压/过流/反接/浪涌等(如纽扣电池应用,必须考虑防反接电路保护)。  
2、电容选型  
a、注意容值随电压升高而下降,请确保工作电压下的容值(优选0402或更大尺寸的封装)。  
b、请使用原装电容(非拆机、劣质电容),以保证容值和品质。  
c、主控VPWR引脚电容耐压值要求≥16V,主控其他电容耐压值≥6.3V;  
其它外设电容依据其工作来选择(防止浪涌、过冲击穿)。  
3、静电防护  
a、整机静电标准必须≥(接触4KV,空气±8KV)。  
b、天线输入端必须加ESD管,请使用推荐型号。  
4、浪涌选型  
a、抗浪涌值一般要求≥±4kV(根据实际应用场景调整),建议留有余量设计。  
b、VPWR输入端必须加TVS管,请使用推荐型号。


设计注意事项:  
1、电源:  
1)内置电源输入单元,支持供电至VPWR(不和IOVDD短接,输入≤5.5V;和IOVDD短接,输入≤3.4V)。  
2)IOVDD默认3V电源域输出,不可关闭,电压档位可设,2.1V≤IOVDD≤3.4V;Imax≤120mA(包含主控IO消耗);连接外设时,应避免过载输出。  
3)HPVDD是APA音频模块的电源输入端,和VPWR短接(或合板),其电压大小决定APA模块输出功率。  
2、音频:  
1)内置1路16位Audio DAC,支持1路单端输出(固定出口PA5),支持外挂PA输出。  
2)内置1路16位Audio ADC,支持AIN\_x音频输入(x代表A通道),可选MIC或AUX输入,支持单端或差分,支持输入≤1.5Vpp@单端(或2.8Vpp@差分)。  
单端时,输入可选AIN\_APx,差分时,AIN\_APx为正端,AIN\_AN为负端,x代表0/1/2/3/4通道。  
注1:Audio ADC默认无省电容模式,若要支持MIC省电容单端输入,会牺牲一部分输入动态,且MIC仍需外供偏置电压(MIC\_BIAS)。  
注2:AIN\_AP4(固定出口PA7),和MIC\_BIAS合板,一般用于MIC供电,可选内置上拉0.5~10KΩ输出。  
注3:AIN\_AP3(固定出口PA6),和AIN\_AN合板,一般用于差分输入。  
3)内置APA音频驱动功率单元,支持桥式负载(BTL)和单取桥式负载(PBTL)2种输出模式,支持直推高功率喇叭,不支持立体声。  
注:APA/APAN,若无音频应用,可用作IO输出,一般仅用于PWM或UART\_TX外设,“APA输出电压”必须限制在“外设的电源域”。  
3、IO:  
1)除固定IO,其他IO根据需求,依据芯片规格书说明进行灵活分配。  
2)所有GPIO均可配置唤醒脚(边沿触发),联开机唤醒时,IO状态可保持。  
3)PA2支持外部持续4秒低电平触发复位,支持重映射,可软件烧写屏蔽。  
4)PA0可使串口烧写更新程序,应用时主控不能断电。  
5)PA0/USBDM/USBDP上电默认下拉,PA2/PB0上电默认上拉。  
6)USBDM可配上拉180KΩ,下拉15KΩ,USBDP可配上拉1.5KΩ,下拉15KΩ,其他IO可配内部上下拉10KΩ/100KΩ/1MΩ。  
7)PB5/PB6/PA0为高压IO,耐压≤(5.5V或2倍IOVDD中最小值),只能弱驱(8mA)。  
USBD/MDP可做普通IO(驱动电流30mA),其余IO驱动电流可选3/8/20/40~50mA四档。  
注:若无USB功能应用,USBD/MDP一般仅用于IO按键或输入检测功能等。  
8)SP、SFC、SD0、RTC、低功耗触摸唤醒、ADC检测、音频AUDIOIO等外设,均为固定IO,严禁随意分配。  
9)IIC、ALINK、SPI/2、UART、SD、TIMER/PWM/MCPWM/CAP/CLKOUT等外设,支持crossbar映射,可灵活分配IO,支持映射到除PF组外的IO,如PA组、PB组等。  
10)RF、晶振、模拟AUDIOIO等信号相邻IO,严禁分配高速跳变信号,且应做好隔离,避免干扰。  
注:GPIO重映射对于高速数字信号通信可能产生影响,建议优先使用默认端口。

IO名词解析

HD: 强驱; LD: 弱驱;  
PU: 上电默认上拉; PD: 上电默认下拉;  
HVT: 耐高压IO (5.5V或2倍IOVDD中最小值);  
RESET: 长按低电平硬复位;  
Update: 串口烧写升级;  
AIN\_x: 模拟音频输入(x为通道)  
ADCx: ADC采样输入检测(x为通道)  
LP\_THx: 内置触摸(x为通道)

AGND走线要求

AGND处走线要求:  
1、PCB Layout需要分地(区分AGND和GND)  
2、AGND走线顺序: 音频设备AGND->功放Bypass电容地  
或总电源供电入口GND处短接。  
即MIC/AUX/PA等音频模拟地,单独大面积走线至主控AGND引脚,再从  
主控AGND引脚,单独走线到功放Bypass电容地或总电源供电入口GND处短接  
注:若板空间受限,可尝试AGND在主控衬底处短接(注意验证音频设备是否有噪声)。



烧写场景说明

烧写说明	预留烧写测试点	备注
USB更新程序	VPWR、USBDM、USBDP、GND	
串口更新程序	VPWR、PA0、GND	

预留测试点, 方便烧写、升级、测试

TEST POINT

供电场景说明

供电说明	输入电压	适用场景
供电至VPWR (不和IOVDD短接)	≤5.5V	如3.7V锂电池/3节干电池、DC5V适配器/USB5V接口等
供电至VPWR (和IOVDD短接)	≤3.4V	如3.0V纽扣电池/2节干电池应用

注: 电源输入需做好保护, 防过压/过流/反接/浪涌/静电等。连接外设时, 应避免过载输出。

方案1: 供电至VPWR, 不和IOVDD短接 (≤5.5V)

3.7V锂电池/3节干电池接法  
若PCB板子空间受限, 可选用DFN1x1封装的锂电保护

DC5V适配器/USB5V接口接法

方案2: 供电至VPWR, 和IOVDD短接 (≤3.4V)

3.0V纽扣电池/2节干电池接法  
纽扣电池必须考虑防反接电路保护

以上方案二选一

MCU

POWER