版本更新说明 版本号 更新日期 更新说明 V1.0 2024 04 18 初始版本

杰理方案咨询(QQ号:1418295957,邮箱:fae@zh-jieli.com)

产品安全规范

- 接基型 建溶值帧电压升高离下降,消确保工作电压下的容值(优选0402或更大尺寸的封装)。 接受用原数电客(非转线、系质电容),以既证容值商品质。 注2VPW取混器由邻新任金要头10、主控线电位等指压26.3V; 14类型等准据其工作要求选择(防止液漏、过冲击等)。


- 静电速型 、整相動电标准必须≥(接触+4KV、空气+8KV)。 5、天线输-3扇≤双加EXD等。清使用推荐符号。 接通通速型 5、投级磁盘一般要求≥+4KV(根据实际应用场景调整),建议前有余量设计。 5、CCY运信滤波以ESSV供电、VPWR输入端必须加TVS管,通使用推荐矩号。


设计注意事项


IO名词解析

VPWR: 芯片供电输入端 (供电≥3.6V时, 只能使用VPWR独立供电); IOVDD: LDO秘压输出,或芯片供电输入模(供电<3.6V时,使用IOVDDD独立供电,可支持最低功耗) ADCx:ADC采样输入检测(x为通道); VSS: 数字地或主系统地:


注意: VPWR耐压<=5.5V, IOVDD耐压<=3.6V








烧写场景说明 烧写场景 预留烧写测试点 (VPWR, USBDM, USBDP, GND) of (IOVDD, USBDM, USBDP, GND) USB更新程序 串口更新程序 (VPWR、PA2、GND) 或 (IOVDD、PA2、GND) 预留测试点,方便烧写、升级、测试 VPWR ₩E <-5.5V USBDM ESD2 单向ESD (防静电): ST053 ID4/RS5T1 8BC 透型要求: 網电容<10pF PA2的車口功能需要PA2对地总电容值尽量小(比如控制在InF以内)。 10 IOVDD 10VDD₩E: <-3.6V Test Point





MCU