Aufgabe 1 – Konzeptionelle Erweiterung des Prozessors

(14 Punkte)

Der in der Vorlesung vorgestellte RISC-V Prozessor muss erweitert werden damit er die Popcount Berechnungen unterstützt. Hierzu müssen die Instruktionen slli, auipc, blt und jalr implementiert werden. Erweitere dazu in Abbildung 5 für jeden dieser Befehle (falls nötig) den Datenpfad und füge weitere Kontrollsignale hinzu. Gib für jeden dieser Befehle auch den Wert aller Kontrollsignale an. Nimm dabei an, das die ALU aus Abbildung 4 verwendet wird und gib don't cares explizit mit x an.

Die Abgabe beinhaltet ein Bild mit dem erweitertem Daten- und Kontrollpfad des Prozessors pro zusätzlichem Befehl (es können auch mehrere Erweiterungen in ein Bild gezeichnet werden) sowie eine Tabelle mit den Werten aller Kontrollsignale für die neuen Befehle. Hinweis: Entnimm die Semantik der einzelnen RISC-V Befehle der in Moodle zur Verfügung gestellten Befehls-Referenz.

		I STATE OF THE STA					
slli	rd, rs1, imm	shift left logical imm.	I	0010011	001	0000000°	$rd = rs1 << imm_{[4:0]}$

ALUOP	funct3	{op(5), funct7(5)}	Instr.	ALUControl2:0
00	х	X	lw, sw	000 (add)
01	х	X	beq	001 (subtract)
10	000	00,01,10	add	000 (add)
10	000	11	sub	001 (subtract)
10	010	X	slt	101 (set less than)
10	110	Х	or	011 (or)
10	111	x	and	010 (and)
10	001	X	slli	100 (shift)




Abbildung 4: ALU des Single Cycle RISC-V Prozessors





Abbildung 5: Schaltbild des Single Cycle RISC-V Prozessors

ор	Intr.	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	ALUOp	ALUControl	Jump
19	slli	1	000	1	0	00	0	10	100	0








Abbildung 5: Schaltbild des Single Cycle RISC-V Prozessors

ор	Intr.	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	ALUOp	ALUControl	Jump
19	slli	1	000	1	0	00	0	10	100	0
23	auipc	1	100	x	0	11	0	xx	xxx	0

blt	rs1. rs2. label branch <	B 1100011 100 -	if(rs1 < rs2) PC += imm
			Negative == 1






Abbildung 5: Schaltbild des Single Cycle RISC-V Prozessors





ор	Intr.	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	BranchLess	ALUOp	ALUControl	Jump
19	slli	1	000	1	0	00	0	0	10	100	0
23	auipc	1	100	х	0	11	0	0	xx	XXX	0
99	blt	0	010	0	0	XX	0	1	10	101	0

j	alr	rd, rs1,	imm	jump and link reg	I	1100111	000	_	rd = PC+4;	PC = rs1 + imm






Abbildung 5: Schaltbild des Single Cycle RISC-V Prozessors





ор	Intr.	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	ALUOp	ALUControl
19	slli	1	000	1	0	00	0	10	100
23	auipc	1	100	х	0	11	0	xx	xxx
99	blt	0	010	0	0	xx	0	10	101
103	jalr	1	000	1	0	10	0	00	000