

Universidad de San Carlos de Guatemala
Facultad de Ingeniería
Escuela de Ciencias y Sistemas
Organización Computacional
Ing. Carlos Lozano
Aux. Carlos José Blanco Guzmán



PRÁCTICA #1
LÓGICA BINARIA Y COMBINATIONAL LOGIC CALC

Integrantes		Carné	
Daniela Odeth Velásquez Solís		202503522	
Jose Carlos González López		202505069	
Angel Daniel Ruiz Ramos		202505232	
Melanie Jimena Pichiyá Choc		202502288	
Yosselin Aracely Oxlaj González		202503415	
Pablo Javier Alvarez Marroquin		202300502	

INTRODUCCIÓN

Esta práctica consiste en el diseño e implementación de un prototipo denominado LogicCalc, que abarca desde el planteamiento teórico mediante mapas de Karnaugh y simplificación de funciones booleanas, hasta la simulación digital en la plataforma Proteus y la posterior construcción física del circuito empleando tecnología TTL (como integrados sumadores, comparadores, multiplexores y compuertas lógicas). El propósito principal de la práctica es comprender la interacción de los componentes lógicos discretos en la ejecución de operaciones aritméticas (suma, resta, multiplicación y potencia), funciones lógicas bit a bit (AND, OR, NAND, XNOR) y procesos comparativos que permiten identificar el número mayor y menor entre dos operandos binarios, visualizando las salidas de forma ordenada mediante diodos LED y displays de 7 segmentos.

OBJETIVOS

Diseñar e implementar una unidad aritmética lógica (ALU) combinacional denominada LogicCalc, capaz de ejecutar operaciones aritméticas, lógicas y comparativas mediante el uso de compuertas lógicas e integrados TTL, aplicando los principios de organización computacional y lógica digital.

1. Implementar operaciones aritméticas y lógicas utilizando circuitos combinacionales, compuertas lógicas y componentes TTL permitidos para garantizar el correcto funcionamiento de la ALU.
2. Diseñar un sistema de visualización mediante displays de 7 segmentos y LEDs que permita representar de forma clara los resultados obtenidos en cada operación realizada.
3. Analizar el funcionamiento de una unidad aritmética lógica mediante la simulación en Proteus y la construcción física del circuito, fortaleciendo los conocimientos prácticos sobre la lógica digital y arquitectura computacional.

Descripción del Funcionamiento de la Unidad Aritmética

La Unidad Aritmética es el componente fundamental de la ALU encargado de ejecutar operaciones matemáticas sobre datos binarios. En la arquitectura de computadoras, este bloque está diseñado para procesar desde funciones elementales como la suma y la resta, hasta operaciones de mayor complejidad algorítmica como la multiplicación y la potenciación.

Módulo de Suma y Resta: Se integra la suma y la resta en un mismo núcleo sumador. El sistema es controlado mediante una señal de selección o acarreo inicial.

- Para la suma se establece un acarreo inicial de cero, permitiendo que el sumador opere de forma tradicional con los operandos de entrada.
- Para la resta se establece un acarreo inicial de uno. Esto se debe a que en la aritmética binaria no existe un elemento físico restador directo, la operación se transforma en una suma mediante la metodología de Complemento a dos, donde:
$$\text{Resultado} = \text{Número Mayor} + \neg(\text{Número Menor}) + 1$$

Para garantizar que el circuito opere correctamente y cumpla con las restricciones de diseño, se implementó un sistema de ordenamiento automático mediante un comparador de magnitudes y tres multiplexores(74157), asegurando que el sustraendo sea siempre el número de menor.

Módulo de Suma: Cuando el usuario selecciona la operación de suma, el acarreo inicial general se fija en 0. En este estado, los mecanismos de multiplexación permiten el paso limpio de los 4 bits del operando A y los 4 bits del operando B directamente hacia las entradas del circuito sumador. El bloque procesa ambos números binarios utilizando compuertas lógicas y lógica de propagación de acarreos.

Módulo de Resta: La operación de resta implementa una lógica más compleja dividida en 3 etapas estructurales: validación/comparación, enrutamiento de datos y complementación. Para efectuar la resta, las entradas A y B se conectan en primera instancia a un comparador de magnitudes 7485. Este circuito integrado cumple una doble función:

1. Verificación de condiciones: Verifica que se cumpla la condición analítica $A \geq B$. En caso de que $A < B$, la salida muestra una señal de error.
2. Control de Enrutamiento: Se utiliza la salida específica $A < B$ como una línea de control lógico para determinar de forma dinámica cuál de los dos operandos actúa como el Número mayor y cuál como el Número menor.

Para separar los números y asegurar el orden correcto en el sumador, la salida del comparador ($A < B$) se envía hacia los canales de selección de dos multiplexores 74157:

- **Primer Multiplexor (Enrutamiento del Número Mayor / Minuendo):** Es controlado directamente por la salida del comparador. Si la señal es 1 (indicando que $A < B$), el multiplexor conmuta para dejar pasar los 4 bits del operando B como el número

mayor. Si la señal es 0 ($A \geq B$), el multiplexor permite el paso de los 4 bits del operando A.

- **Segundo Multiplexor (Enrutamiento del Número Menor / Sustraendo):** Para este bloque, la señal del comparador se somete a una inversión lógica (NOT) antes de ingresar al canal de selección. Por lo tanto, si el comparador arroja un 1 ($A < B$), el multiplexor recibe un 0 y deja pasar los 4 bits de B. Si el comparador arroja un 0, el multiplexor recibe un 1 y deja pasar los 4 bits de A.

Una vez que el "Número Menor" ha sido aislado por el segundo multiplexor, sus líneas de salida se duplican: un camino viaja de forma directa y el otro pasa a través de compuertas inversoras (NOT) para negar cada uno de sus bits. Ambos caminos (los bits directos y los bits negados) se conectan a un tercer multiplexor. Este último es gobernado por la línea de acarreo inicial o bit de control de operación del sistema:

- Si el sistema está en modo Suma ($Cin = 0$), el tercer multiplexor selecciona las líneas directas (sin negar).
- Si el sistema está en modo Resta ($Cin = 1$), el multiplexor selecciona las líneas que provienen de las compuertas inversoras, entregando los bits del número menor completamente negados.

Finalmente, estos bits negados ingresan al sumador principal, donde se combinan con los bits del número mayor (provenientes del primer multiplexor) y el 1 lógico del acarreo inicial (Cin). Esta acción combinacional ejecuta de forma exacta el algoritmo de Complemento a Dos.

Análisis Lógico del Módulo de la Suma y Resta

- **Bloque 1: Unidad de Control y Enrutamiento:**

Para garantizar el correcto flujo de los datos binarios hacia el núcleo sumador, el comportamiento de las líneas de selección de los multiplexores en función de la operación seleccionada (Op) y la respuesta del comparador de magnitudes © se rige bajo la siguiente tabla de verdad:

Op : Operación

- Suma = 0
- Resta = 1

C: Comparador

S1: Multiplexor 1 (Elige Número Mayor)

S2: Multiplexor 2 (Elige Número Menor)

S3: Multiplexor 3 (Elige si niega o no)

Condiciones para el comparador:

- Si $A \geq B = 0$
- Si $A < B = 1$

Op	C	Condición Real	S1	S2	S3
0	0	A >= B	0 (Pasa A)	1 (Pasa B)	0 (Pasa Directo)
0	1	A < B	0 (Pasa A)	1 (Pasa B)	0 (Pasa Directo)
1	0	A >= B	0 (Pasa A)	1 (Pasa B)	1 (Pasa Negado)
1	1	A < B	1 (Pasa B)	0 (Pasa A)	1 (Pasa Negado)

Nota: En la suma no importa realmente cuál es el orden mayor o menor porque el tercer multiplexor dejará pasar los datos director sin negar (S3 = 0), pero la tabla registra matemáticamente el comportamiento analizado.

Funciones Booleanas de Control

- Ecuación de selección para el Minuendo (Mux 1)

$$S_1 = Op \ C$$

El primer multiplexor conmuta para ordenar el número mayor únicamente si el sistema se encuentra en modo resta (Op = 1) y el comparador detecta que el operando A es menor que B (C = 1)

- Ecuación de selección para el Sustraendo (Mux 2)

$$S_2 = \neg C$$

El segundo multiplexor recibe la señal del comparador invertida mediante una compuerta NOT, encargándose de aislar de forma automática el número menor.

- Ecuación de selección para el Complemento (Mux 3)

$$S_3 = Op$$

La habilitación de la inversión de bits en el tercer multiplexor depende directamente del bit de control de operación, activándose en alto para la resta.

Bloque 2: Unidad Operativa o Núcleo Sumador:

Para procesar la operación aritmética de los dos número de 4 bits (S_0, S_1, S_2, S_3). Se diseñó un Sumador en Paralelo a 4 bit con propagación de acarreo. A diferencia de un sumador convencional de solo adición, este diseño implementa cuatro módulos de Sumador Completo idénticos desde la primera etapa (Bit 0). Al activar la resta, este 1 lógico inyectado en el Bit 0 completa automáticamente el algoritmo matemático de Complemento a Dos ($A + \neg B + 1$)

Tabla de Verdad del Sumador Completo:

A_n	B_n	C_{in}	S_n	C_{out}
0	0	0	0	0
0	1	0	1	0
1	0	0	1	0
1	1	0	0	1
0	0	1	1	0
0	1	1	0	1
1	0	1	0	1
1	1	1	1	1

Nota aplicada al Bit 0: Cuando el sistema está en modo Suma, el circuito solo opera bajo las primeras 4 filas de la tabla. Cuando el sistema está en modo Resta, el circuito opera bajo las últimas 4 filas.

Funciones Booleanas del Sumador Completo: Cada módulo fue construido internamente utilizando compuertas lógicas elementales interconectadas. Las ecuaciones matemáticas booleanas que definen el comportamiento físico de las compuertas

: XOR ($\oplus$), AND ($\cdot$) y OR ($+$) para cada etapa son:

- Ecuación para el bit de Suma:

$$S_n = A_n \oplus B_n \oplus C_{in_n}$$

A_n	B_n	C_{in_n}	$A_n \oplus B_n$	S_n
0	0	0	0	0
0	1	0	1	1
1	0	0	1	1
1	1	0	0	0
0	0	1	0	1
0	1	1	1	0
1	0	1	1	0
1	1	1	0	1

Ecuación para el Acarreo de Salida:

$$C_{out_n} = (A_n \cdot B_n) + (C_{in_n} \cdot (A_n \oplus B_n))$$

A_n	B_n	$(A_n \cdot B_n)$	$(A_n \oplus B_n)$	C_{in_n}	$(C_{in_n} \cdot (A_n \oplus B_n))$	C_{out_n}
0	0	0	0	0	0	0
0	1	0	1	0	0	0
1	0	0	1	0	0	0
1	1	1	0	0	0	1
0	0	0	0	1	0	0
0	1	0	1	1	1	1
1	0	0	1	1	1	1
1	1	1	0	1	0	1

Módulo de Multiplicación y Potencia:

La Unidad de Multiplicación y Potencia es un sistema digital combinacional y aritmético de mediana escala de integración (MSI), diseñado para ejecutar el producto de dos operandos binarios independientes, denominados Número A (A_3, A_2, A_1, A_0) y Número B (B_3, B_2, B_1, B_0), así como operaciones de potenciación exponencial para elevar el Número A al cuadrado (A^2 si $B = 2$) o al cubo (A^3 si $B = 3$). Este módulo optimiza el área física del circuito mediante la reutilización de hardware, empleando una arquitectura compartida de compuertas lógicas y sumadores en cascada. El sistema se compone de tres etapas jerárquicas interconectadas: Decodificación y Enrutamiento de Operación, Generación de Productos Parciales Cruzados, y Consolidación Aritmética y Control de Magnitud.

1. Etapa de Decodificación y Enrutamiento de Operación

El flujo de los datos y la selección de la función aritmética a ejecutar se gestionan en primera instancia mediante un arreglo de multiplexores cuádruples de 2 a 1 canales (circuitos integrados 74HC157), trabajando en conjunto con una red combinacional de compuertas lógicas inversoras (7404) y AND (74LS08) que actúan como el decodificador de instrucciones del módulo.

- **Modo Multiplicación (A x B):** Cuando las líneas de selección de la ALU indican una multiplicación general, los multiplexores permanecen en su canal pasivo (0). Esto permite el tránsito directo y limpio de los vectores de datos originales de A y B hacia las etapas de cálculo.

- **Modo Potencia (A^2 y A^3):** La lógica de control evalúa los bits del operando B para automatizar el enrutamiento de los canales:
 - Si se detecta el valor decimal 2 (0010 en binario), el decodificador conmuta los multiplexores para deshabilitar la entrada de B y duplicar el vector del Número A en ambas líneas de entrada de la etapa multiplicadora, forzando de forma interna la operación $A \times A$
 - Si se detecta el valor decimal 3 (0011 en binario), el sistema habilita una ruta de cascada secuencial donde el resultado intermedio de la elevación al cuadrado (A^2) se retroalimenta como operando principal para multiplicarse nuevamente por el vector original del Número A, consolidando aritméticamente el cubo (A^3).

2. Etapa de Generación de Productos Parciales Cruzados

Una vez enrutados los operadores correspondientes por la etapa de multiplexación, las señales ingresan a una matriz vertical de compuertas AND de dos entradas (circuitos integrados 74LS08). Esta etapa funge como la interfaz multiplicadora bit a bit, emulando de forma electrónica el algoritmo de multiplicación aritmética manual.

Cada bit individual del multiplicador se somete a una operación AND lógica con cada uno de los bits del multiplicando (generando los términos de producto cruzado como $(A_0 \times B_0, A_1 \times B_0, A_0 \times B_1)$). En el caso específico de la potencia al cuadrado, al estar duplicado el operando A , las compuertas ejecutan los productos de los bits del propio vector sobre sí mismo ($A_i \times A_j$). Si el bit evaluado es un 1 lógico, el producto parcial resultante es una réplica del multiplicando; si es un 0 lógico, el producto se anula a un estado de BAJO. Las salidas de esta red de compuertas representan los productos parciales paralelos y desplazados en el espacio, listos para ser procesados.

3. Etapa de Consolidación Aritmética y Control de Magnitud

El procesamiento final, la suma de los productos parciales y la obtención del resultado numérico de alta resolución se llevan a cabo mediante la integración de dos bloques críticos de circuitos integrados:

- **Red de Suma en Cascada (Sumadores 74LS283):** Esta sección constituye el núcleo del multiplicador de matriz combinacional, compuesto por sumadores binarios de 4 bits con acarreo rápido (circuitos integrados 74LS283) dispuestos de forma horizontal y lineal. Estos componentes reciben las líneas de productos parciales de las compuertas AND y están encadenados estratégicamente en serie: el pin de Acarreo de Salida (C_4) de cada integrado se conecta directamente al pin de Acarreo de Entrada (C_0) del sumador adyacente a su izquierda. El primer sumador de la secuencia posee su pin C_0 conectado permanentemente a tierra (GND / 0 lógico) para establecer el estado inicial nulo de la operación. Esta propagación de acarreos asegura el arrastre correcto de las "llevadas" matemáticas hacia los bits de mayor peso, expandiendo de manera dinámica la palabra binaria y permitiendo que las salidas de suma (S_0 a S_3) de toda la hilera conformen el bus final del número elevado o multiplicado sin pérdida de información.

- **Validación de Límites y Estado (Comparadores 7485):** Debido a que operaciones como la elevación al cubo (A^3) expanden exponencialmente el valor numérico pudiendo provocar un desbordamiento (overflow) en la capacidad física de representación de la ALU, se acoplan comparadores de magnitud de 4 bits (circuitos integrados 7485). Estos elementos monitorean en tiempo real los buses intermedios y de salida de los sumadores. Sus salidas de condición matemática ($QA > B$, $QA < B$, $QA = B$) se conectan hacia compuertas de estado inferiores (como la compuerta OR), actuando como banderas de control encargadas de validar si el resultado se encuentra dentro de los rangos operacionales permitidos o si se debe activar una señal de error por desbordamiento antes de enviar los datos finales hacia la etapa de visualización.

Tabla de Verdad Módulo Multiplicación y Potencia

TABLA DE VERDAD				
	A	B	C	D
0	1	1	1	1
1	1	1	1	0
2	1	1	0	1
3	1	1	0	0
4	1	0	1	1
5	1	0	1	0
6	1	0	0	1
7	1	0	0	0
8	0	1	1	1
9	0	1	1	0
10	0	1	0	1
11	0	1	0	0
12	0	0	1	1
13	0	0	1	0
14	0	0	0	1
15	0	0	0	0

Tabla de Salidas Módulo Multiplicación y Potencia

Q6	Q5	Q4	Q3	Q2	Q1	Q0
X	X	X	X	X	X	X
X	X	X	X	X	X	X
X	X	X	X	X	X	X
X	X	X	X	X	X	X
X	X	X	X	X	X	X
X	X	X	X	X	X	X
X	X	X	X	X	X	X
X	X	X	X	X	X	X
X	X	X	X	X	X	X
X	X	X	X	X	X	X
X	X	X	X	X	X	X
1	0	0	0	0	0	0
0	0	1	1	0	1	1
0	0	0	1	0	0	0
0	0	0	0	0	0	1
0	0	0	0	0	0	0

Mapas de Karnaugh y Funciones Booleanas Módulo Multiplicación y Potencia

1. $Q0 = D$

ab/cd	00	01	11	10
00	0	1	1	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

2. $Q1 = C \cdot D$

ab/cd	00	01	11	10
00	0	0	1	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

3. Q3 = C

ab/cd	00	01	11	10
00	0	0	1	1
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

5. Q4 = C*D

ab/cd	00	01	11	10
00	0	0	1	0
01	X	X	X	X
11	X	X	X	X
10	X	X	X	X

4. Q6 = B

ab/cd	00	01	11	10
00	0	0	0	0
01	1	X	X	X
11	X	X	X	X
10	X	X	X	X

Descripción del Funcionamiento de la Unidad Lógica

1. Etapa de conectividad e ingreso de datos

La interfaz de usuario para el ingreso de datos numéricos está constituida por dos bloques de interruptores DIP de cuatro posiciones independientes denominados DSW1 y DSW2. Para garantizar la integridad de las señales lógicas y evitar estados de flotabilidad, cada línea de switch está acoplada a una red de resistencias conectadas a tierra. Cuando un interruptor está abierto, la resistencia fuerza un estado lógico '0' en la línea; cuando el interruptor se cierra, la línea se conecta directamente a la fuente de voltaje de corriente continúa inyectando un estado lógico '1' estable.

2. Etapa de procesamiento en paralelo

Una vez que los niveles lógicos estables de A y B entran al sistema, se distribuyen en paralelo hacia las entradas de la matriz de compuertas lógicas integradas. Las operaciones lógicas se ejecutan de manera simultánea en el hardware:

- Los 4 bits correspondientes de ambos canales ingresan al circuito integrado 74HC08 (Compuertas AND de 2 entradas), resolviendo la conjunción de los datos.
- Paralelamente, los mismos buses se conectan al integrado 74HC32 (Compuertas OR de 2 entradas) para calcular de forma inmediata la disyunción inclusiva.
- Las salidas del integrado AND (7408) se enrutan de forma directa hacia las entradas del inversor hexadecimal 74HC04 (Compuertas NOT). Al negar la salida de la conjunción, el sistema genera de forma física la operación NAND.
- Para la última función, de entrada, se conecta al integrado 74HC86 (Compuertas XOR). Las respuestas de este integrado se inyectan a otra sección de compuertas inversoras del 74HC04, transformando la desigualdad de la OR exclusiva en una igualdad lógica XNOR.

3. Etapa de conmutación dinámica

Debido a que las cuatro operaciones lógicas (AND, OR, NAND, XNOR) son calculadas concurrentemente por el hardware, el circuito requiere un mecanismo de control distribuido para decidir qué operación debe ser expuesta en el panel de salidas. Esta función de enrutamiento de datos es llevada a cabo por los circuitos integrados 74HC157. El 74157 es un multiplexor. En el diseño, estos multiplexores se encuentran interconectados en una estructura jerárquica gobernada por el interruptor de control de operaciones DSW3. Dependiendo de la combinación binaria aplicada a las patillas de habilitación y de selección de canal de los multiplexores, los integrados bloquean los canales de datos de las operaciones no deseadas y abren un camino eléctrico directo únicamente para los 4 bits del resultado de la función seleccionada.

4. Etapa de acoplamiento de salida y visualización

La salida del último bloque multiplexor transporta los 4 bits de la operación seleccionada hacia un arreglo de diodos emisores de luz (LEDs) indexados como D1, D2, D3 y D4. Cada LED cuenta con una resistencia limitadora de corriente conectada en serie con su ánodo.

Estas resistencias absorben el excedente de tensión y limitan el paso de corriente eléctrica a valores seguros. Los LEDs adicionales (D5 y D6) operan como testigos visuales para indicar estados del selector o el canal activo del sistema.

5. Funciones booleanas

La unidad lógica recibe dos operandos de 4 bits, denominados $A = A_3A_2A_1A_0$ y $B = B_3B_2B_1B_0$. Las operaciones se realizan bit a bit sobre cada par de entradas correspondientes.

La selección de la operación se realiza mediante las señales de control A y B cuando C=1.

C	B	A	Operación
1	0	0	AND
1	0	1	OR
1	1	0	NAND
1	1	1	XNOR

Operación AND	Operación OR
$F_{AND} = AB$	$F_{OR} = A + B$
Operación NAND	Operación XNOR
$F_{XNOR} = \overline{A \oplus B}$	$F_{NAND} = \overline{AB}$

6. Mapas de Karnaugh

Debido a que las operaciones son realizadas bit a bit, basta analizar un único par de entradas A y B.

AND

Tabla de verdad

A	B	F
0	1	0
1	0	0
1	1	1
0	0	0

Mapa de Karnaugh

A\B	0	1
0	0	0
1	0	1

Función simplificada: $F = A + B$

OR

Tabla de verdad

A	B	F
0	0	0
0	1	1
1	0	1
1	1	1

Mapa de Karnaugh

A/B	0	1
0	0	1
1	1	1

Función simplificada: $F = A + B$

NAND

Tabla de verdad

A	B	F
0	0	1
0	1	1
1	0	1
1	1	0

Mapa de Karnaugh

A/B	0	1
0	1	1
1	1	0

Función simplificada: $F = \overline{AB}$

XNOR

Tabla de verdad

A	B	F
0	0	1
0	1	0
1	0	0
1	1	1

Mapa de Karnaugh

A/B	0	1
0	1	0
1	0	1

Función simplificada: $F = \overline{A \oplus B}$

Descripción del Funcionamiento de la Unidad Comparativa

La Unidad Comparativa es un sistema digital combinacional diseñado para evaluar la magnitud entre dos operandos binarios independientes, de longitud fija de 4 bits, denominados Número A (A_3, A_2, A_1, A_0) y Número B (B_3, B_2, B_1, B_0). El rango de operación de este módulo está limitado estrictamente para valores decimales del 0 al 9 (0000_2 a 1001_2 en binario), tal como lo especifican los requerimientos de diseño de la práctica. El módulo se compone de tres etapas jerárquicas interconectadas: Evaluación, Enrutamiento y Decodificación y Visualización

1. Etapa de Evaluación (Cerebro Lógico de Comparación de la unidad)

El núcleo aritmético de la unidad está constituido por un comparador de magnitud de 4 bits (circuito integrado 74LS85). Este componente recibe simultáneamente ambos vectores de datos (A y B) y ejecuta internamente operaciones de resta lógica bit a bit para determinar las condiciones de desigualdad o igualdad matemática. Para los fines del sistema "LogicCalc", se utiliza exclusivamente la salida $QA > B$ (Pin 5) del integrado como una señal de control o bandera indicadora (flag). Cuando el operando A es estrictamente mayor que el operando B, la salida conmuta a un estado de ALTO (1 lógico / 5V); en caso contrario ($A < B$ o $A = B$), la salida se mantiene en un estado de BAJO (0 lógico / 0V).

2. Etapa de Enrutamiento (Multiplexores)

La distribución y ordenamiento de los datos hacia las pantallas se realiza mediante dos multiplexores cuádruples de 2 a 1 canales (circuitos integrados 74LS157). Estos integrados actúan como selectores automáticos de datos controlados en paralelo por la bandera $QA > B$ del comparador.

Bloque del Número Mayor ($A > B$):

Mapea el número B en su canal de entrada lógicamente inactivo (0) y el número A en su canal activo (1). Si el comparador determina que $A > B$, el multiplexor conmuta y transfiere el vector A hacia la salida. Esto garantiza que esta línea de datos transporte la magnitud de A cuando es el mayor.

Condición de Igualdad o Menor ($A \leq B$):

Si ambos operadores son idénticos o si A es menor que B, la salida del comparador permanece en 0. Por defecto, el multiplexor selecciona su canal 0, transfiriendo el vector B. Dado que la visualización independiente del número menor fue omitida del circuito físico para optimizar espacio, este único canal de enrutamiento cumple eficientemente con las restricciones del enunciado mostrando siempre el dato correcto.

3. Etapa de Decodificación y Visualización

Finalmente, el bus de datos de 4 bits resultante del uso del multiplexor se conecta a un decodificador BCD a 7 segmentos (circuito integrado 74LS47). Este elemento traduce las señales binarias puras a código de despliegue físico para activar los cátodos individuales de un display de 7 segmentos de Ánodo Común. Como medida de protección y estabilidad eléctrica, se acoplan arreglos de resistencias de 330Ω en serie por cada línea de segmento, logrando plasmar la lectura decimal comprensible para el usuario en tiempo real.

TABLA DE VERDAD UNIDAD COMPARATIVA						
Entradas de Comparación				Salidas		
A_3, B_3	A_2, B_2	A_1, B_1	A_0, B_0	$A > B$	$A < B$	$A = B$
$A_3 > B_3$	X	X	X	1	0	0
$A_3 < B_3$	X	X	X	0	1	0
$A_3 = B_3$	$A_2 > B_2$	X	X	1	0	0
$A_3 = B_3$	$A_2 < B_2$	X	X	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	X	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 < B_1$	X	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	1

Funciones Booleanas Unidad Comparativa

Igualdad:

$$(A = B) = (A_3 B_3 + \bar{A}_3 \bar{B}_3)(A_2 B_2 + \bar{A}_2 \bar{B}_2)(A_1 B_1 + \bar{A}_1 \bar{B}_1)(A_0 B_0 + \bar{A}_0 \bar{B}_0)$$


A mayor que B:

$$\begin{aligned}(A > B) = & (A_3 \bar{B}_3) \\ & + (A_3 B_3 + \bar{A}_3 \bar{B}_3)(A_2 \bar{B}_2) \\ & + (A_3 B_3 + \bar{A}_3 \bar{B}_3)(A_2 B_2 + \bar{A}_2 \bar{B}_2)(A_1 \bar{B}_1) \\ & + (A_3 B_3 + \bar{A}_3 \bar{B}_3)(A_2 B_2 + \bar{A}_2 \bar{B}_2)(A_1 B_1 + \bar{A}_1 \bar{B}_1)(A_0 \bar{B}_0)\end{aligned}$$


A menor que B:



$$\begin{aligned}(A < B) = & (\bar{A}_3 B_3) \\ & + (A_3 B_3 + \bar{A}_3 \bar{B}_3)(\bar{A}_2 B_2) \\ & + (A_3 B_3 + \bar{A}_3 \bar{B}_3)(A_2 B_2 + \bar{A}_2 \bar{B}_2)(\bar{A}_1 B_1) \\ & + (A_3 B_3 + \bar{A}_3 \bar{B}_3)(A_2 B_2 + \bar{A}_2 \bar{B}_2)(A_1 B_1 + \bar{A}_1 \bar{B}_1)(\bar{A}_0 B_0)\end{aligned}$$


DIAGRAMAS DE BLOQUE




DIAGRAMAS DE DISEÑO









MATERIALES UTILIZADOS

Revision

Design Created sábado, junio 06, 2026

Design Last Modified sábado, junio 06, 2026

Total Parts In Design 129

29 Resistors

Quantity	References	Value	Unit Cost
7	R1, R14, R32, R45-R48	330	\$0.75
14	R2-R12, R20-R22	220	\$0.75
8	R33-R37, R42-R44	1k	\$0.75
Sub-totals:			\$21.75

91 Integrated Circuits

Quantity	References	Value	Unit Cost
12	U1-U3, U5-U6, U15-U16, U18, U23-U25, U50	74LS08	\$5.00
10	U4, U9, U48-U49, U52-U53, U61-U62, U64-U65	74HC157	\$16.00
6	U7, U14, U20, U26-U28	74LS283	\$13.00
4	U8, U11, U56, U58	7432	\$5.00
1	U10	7408	\$5.00
5	U12-U13, U57, U60, U80	7404	\$5.00
9	U17, U21, U66, U69, U71, U74, U76, U84, U87	XOR	\$7.00
8	U19, U30, U67, U70, U72, U75, U77, U85	AND	\$5.00
9	U22, U31, U33, U35, U37, U39, U43, U45, U79	7485	\$14.00
7	U29, U32, U34, U36, U38, U40, U44	74283	\$13.00
2	U41-U42	7448	\$15.00
2	U46-U47	7447	\$13.00
10	U51, U54-U55, U81-U83, U88-U91	74157	\$16.00
2	U59, U63	74LS86	\$7.00
4	U68, U73, U78, U86	OR	\$5.00
Sub-totals:			\$918.00

6 Diodes

Quantity	References	Value	Unit Cost
1	D7	LED-BIBY	\$1.00
1	D8	LED-BLUE	\$1.00
4	D9-D12	LED-BIRG	\$1.00
Sub-totals:			\$6.00

3 Miscellaneous

Quantity	References	Value	Unit Cost
1	DSW6	DIPSW_3	\$5.00
2	DSW7-DSW8	DIPSW_4	\$5.00
Sub-totals:			\$15.00

Totals:	\$960.75
---------	----------

PRESUPUESTO

Revision

Design Created sábado, junio 06, 2026

Design Last Modified sábado, junio 06, 2026

Total Parts In Design 129

29 Resistors

Quantity	References	Value	Unit Cost
7	R1, R14, R32, R45-R48	330	\$0.75
14	R2-R12, R20-R22	220	\$0.75
8	R33-R37, R42-R44	1k	\$0.75
Sub-totals:			\$21.75

91 Integrated Circuits

Quantity	References	Value	Unit Cost
12	U1-U3, U5-U6, U15-U16, U18, U23-U25, U50	74LS08	\$5.00
10	U4, U9, U48-U49, U52-U53, U61-U62, U64-U65	74HC157	\$16.00
6	U7, U14, U20, U26-U28	74LS283	\$13.00
4	U8, U11, U56, U58	7432	\$5.00
1	U10	7408	\$5.00
5	U12-U13, U57, U60, U80	7404	\$5.00
9	U17, U21, U66, U69, U71, U74, U76, U84, U87	XOR	\$7.00
8	U19, U30, U67, U70, U72, U75, U77, U85	AND	\$5.00
9	U22, U31, U33, U35, U37, U39, U43, U45, U79	7485	\$14.00
7	U29, U32, U34, U36, U38, U40, U44	74283	\$13.00
2	U41-U42	7448	\$15.00
2	U46-U47	7447	\$13.00
10	U51, U54-U55, U81-U83, U88-U91	74157	\$16.00
2	U59, U63	74LS86	\$7.00
4	U68, U73, U78, U86	OR	\$5.00
Sub-totals:			\$918.00

6 Diodes

Quantity	References	Value	Unit Cost
1	D7	LED-BIBY	\$1.00
1	D8	LED-BLUE	\$1.00
4	D9-D12	LED-BIRG	\$1.00
Sub-totals:			\$6.00

3 Miscellaneous

Quantity	References	Value	Unit Cost
1	DSW6	DIPSW_3	\$5.00
2	DSW7-DSW8	DIPSW_4	\$5.00
Sub-totals:			\$15.00

Totals: \$960.75

12	Protoboard	534
1	Fuente y transformador	65
*	Cable	120
TOTAL		Q. 1679.75


ROLES DE EQUIPO

TRABAJO	PERSONAS A CARGO
Unidad aritmética	Angel Daniel Ruiz Ramos Yosselin Aracely Oxlaj González
Unidad lógica	Jose Carlos González López Pablo Javier Alvarez Marroquin
Unidad comparativa	Daniela Odeth Velásquez Solís Melanie Jimena Pichiyá Choc

Cada grupo de trabajo realizó la simulación en Proteus así como la documentación correspondiente a su unidad

- Angel Daniel Ruiz Ramos hizo el ensamble físico.

FOTOGRAFÍAS DEL CIRCUITO FÍSICO



CONCLUSIONES

1. Se logró diseñar e implementar una unidad aritmética lógica funcional capaz de ejecutar operaciones aritméticas, lógicas y comparativas utilizando únicamente lógica combinacional y componentes electrónicos permitidos.
2. La práctica permitió comprender el funcionamiento interno de una ALU y la manera en que las compuertas lógicas y circuitos TTL interactúan para procesar información binaria dentro de un sistema computacional.
3. El desarrollo del proyecto fortaleció las habilidades prácticas en simulación, análisis y construcción de circuitos digitales, además de fomentar el trabajo colaborativo y la aplicación de conceptos de organización computacional.