Διαδικαστικά

- Αρχικά δημιουργήστε ένα φάκελο σε κάποια θέση στο δίσκο σας
 - Για παράδειγμα: C:\Ergasies\Syndyastika
 - Συστήνεται να μην έχετε κενά, ειδικούς χαρακτήρες και ελληνικά στη διαδρομή σας
 - Επομένως όπου σας ζητηθεί στη συνέχεια πρέπει να χρησιμοποιείτε λατινικούς χαρακτήρες μόνο και αριθμούς ή underscore
 - Καθώς θα δημιουργούμε τα projects για τις ασκήσεις του φυλλαδίου θα αποθηκεύονται στο φάκελο Syndyastika σε διαφορετικό υποφάκελο για κάθε project
 - Θα υπάρχουν πχ οι υποφάκελοι:
 - C:\Ergasies\Syndyastika\inverter
 - C:\Ergasies\Syndyastika\mux2to1
 - C:\Ergasies\Syndyastika\fulladder

• ...


Xilinx - Adaptable. Intelligent. > Support > Downloads

Downloads

 Vivado Installation Overview Video
 Licensing Help
 Alveo Accel

 Vivado (HW Developer)
 Vitis (SW Developer)
 Vitis Embedded Platforms
 PetaLinux
 Device No.

Version We strongly recommend using the latest releases available. Ακόμη και αν έχετε Windows 10 **επιλέξτε την έκδοση 14.7 όχι την 14.7 Windows** 4x 2019.2 10 (που είναι στη πραγματικότητα η έκδοση για linux virtualized για windows 10 – 2019.1 σχετικά πολύπλοκη διαδικασία – θα δούμε ένα workaround στη συνέχεια) 14.7 Windows 10 Χρειάζεται εγγραφή! 2018.3 Δώστε πραγματικά στοιχεία! Vivado Archive Υπομονή στο κατέβασμα! 14.7 **ISE Archive**



Μετά την επιτυχή εγκατάσταση:


Ενδεχομένως θα τρέξει ο license manager (ή μπορείτε να τον καλέσετε με Help>Manage License...


...όπου θα ζητήσετε license (Webpack είναι η δωρεάν έκδοση) από τη Xilinx που θα σας σταλεί με email (Xilinx.lic). Αποθηκεύετε το αρχείο κάπου στο φάκελο εγκατάστασης του ISE και όταν σας ζητηθεί επιλέγετε Load License...


Η έκδοση που κατεβάσατε (non – Windows 10 version) χρειάζεται ένα trick για να δουλέψει σωστά στα Windows 10 όπως στο: https://oshgarage.com/getting-xilinx-ise-to-work-on-windows-10/

Η άλλη λύση είναι να δημιουργήσετε στα Windows 10 ένα virtual machine με windows 7 και να εργαστείτε από εκεί...

https://www.oracle.com/virtualization/technologies/vm/downloads/virtualbox-downloads.html







←Project Summary

Project Navigator will create a new project with the following specifications.

Project: Project Name: mux2tol Project Path: C:\Data\UOWM INF\vhdl\askhseis\mux2tol Working Directory: C:\Data\UOWM INF\vhdl\askhseis\mux2tol Description: Top Level Source Type: HDL

Device:

Device Family: Spartan3 Device: xc3s400 Package: ft256 Speed: -4

Top-Level Source Type: HDL

Synthesis Tool: XST (VHDL/Verilog) Simulator: ISim (VHDL/Verilog)


Preferred Language: VHDL


Property Specification in Project File: Store all values


Manual Compile Order: false

VHDL Source Analysis Standard: VHDL-93


Message Filtering: disabled











More Info < Back Finish Cancel















9. Στο παράθυρο σχεδίασης του σχηματικού, σχεδιάζετε το κύκλωμά σας τοποθετώντας τα υλικά με την ακόλουθη σειρά. Πρώτα βάζετε κοντά στο κέντρο του χώρου σχεδίασης τις λογικές πύλες (π.χ. αντιστροφείς, πύλες ΚΑΙ, πύλες Ή κλπ) και τα αριθμητικά σύμβολα που χρειάζεστε (π.χ. αθροιστές, πολυπλέκτες, κλπ). Μετά και εργαζόμενοι προοδευτικά προς τα έξω (προς τα όρια του παραθύρου σχεδίασης) τοποθετείτε τα ibuf για τις <u>εισόδους</u>, τα obuf για τις εξόδους (από την κατηγορία υλικών ΙΟ), συνδέετε όλα αυτά τα υλικά με καλώδια (χρησιμοποιώντας το εικονίδιο **Add Wire** από το πάνω μέρος του παραθύρου ISE). Στην άκρη του σχεδίου και προς τα έξω αφήνετε κομμάτια καλωδίου συνδεδεμένα στους ibuf και obuf, και ασύνδετα προς την άλλη τους άκρη (μπορείτε να τερματίσετε ένα ασύνδετο καλώδιο με διπλό κλικ). Στην ασύνδετη άκρη των τελευταίων αυτών καλωδίων θα πρέπει να κολήσετε τους I/O markers, τους οποίους παίρνετε από το εικονίδιο που μοιάζει με δύο καρφιά, και πάλι από το πάνω μέρος του παραθύρου του εργαλείου ISE, που περιέχει πολλά εικονίδια εργαλείων. Αυτό το εικονίδιο είναι το **Add I/O Marker**. Αφού βάλετε I/O Markers στην άκρη των καλωδίων όλων των εισόδων και όλων των εξόδων τότε μπορείτε να κάνετε δεξί κλικ πάνω τους (στους I/O Markers) και να τους διορθώσετε με την επιλογή Rename Port το όνομα της εισόδου ή της εξόδου όπως αυτά αναφέρονται στην περιγραφή κάθε άσκησης παρακάτω σε αυτό το φυλλάδιο (πριν από αυτό το εργαλείο ISE θα έχει δώσει στους I/O Markers default ονόματα όπως XLN…). Γενικά κάνοντας δεξί κλικ πάνω στα υλικά (αφού πρώτα επιλέξετε το εργαλείο Select, που είναι το εικονίδιο με το βελάκι στο πάνω μέρος της οθόνης του παραθύρου αυτού), μπορείτε να τους δώσετε το όνομα του στιγμιότυπου (instance name) επιθυμείτε.














Right click on I/O marker and...
















Ανοίγει νέο παράθυρο (Isim) για λειτουργική προσομοίωση

Αν φαίνεται να κολλάει στο Elaborating... κλείστε το και ξανακάντε διπλό κλικ στο Simulate Behavioral Model



Πληκτρολογούμε εντολές για την προσομοίωση στο Isim Console:





ISim> restart




ISim> isim force add INP 0 -time 0 ns -value 1 -time 100 ns -value 0 -time 200 ns

ISim> run 400 ns








Αποθηκεύουμε και το αποτέλεσμα της προσομοίωσης μας...

Για παράδειγμα: inverter.wcfg (wave configuration)

Κλείνουμε το παράθυρο του ISim και επιστρέφουμε στο περιβάλλον του ISE Επιλέγουμε πάλι implementation στο ISE project μας αν θέλουμε να συνεχίσουμε με υλοποίηση σε FPGA.



Εδώ θα συνεχίσουμε σε επόμενο μάθημα οπότε μπορούμε να επιλέξουμε File \rightarrow Save All και στη συνέχεια File \rightarrow Close Project και File \rightarrow Exit

Αργότερα μπορούμε να ξεκινήσουμε κατευθείαν το project μας με διπλό κλικ στο αρχείο του project (**inverter.xise**) που βρίσκεται στον φάκελο που είχαμε ορίσει:

