


# 编译原理

实验四:目标代码生成

规格严格, 功夫到家

## 编译程序的总体结构



01 实验目的 02 实验内容 03 实验原理 04 实验步骤



# 实验目的

- 1. 加深对编译器总体结构的理解与掌握;
- 2. 掌握常见的RISC-V指令的使用方法;
- 3. 理解并掌握目标代码生成算法和寄存器选择算法。

实验学时数: 2学时

# 实验内容



1. 将实验三生成的中间代码转换为目标代码(RISC-V指令);

02 实验内容

2. 使用RARS运行生成的目标代码,验证结果的正确性。



#### 选做

- 实验四不检查out/assembly\_language.asm和std/assembly\_language.asm是否一致,而是使用rars运行汇编指令后,查看寄存器a0中的值是否正确。
- rars使用参考指导书

rars下载链接: <u>https://gitee.com/hitsz-cslab/Compiler/releases/tag/2022F.0.1</u>

## 目标代码生成算法(RISC-V)



#### 对每个形如(op, result, lhs, rhs)的三地址语句

- 1. 使用寄存器选择算法为result选择寄存器。
- 2. 如果左操作数Ihs已经在寄存器中,使用当前寄存器,右操作数rhs同理。
- 3. 否则,如果左操作数Ihs是变量且在内存中,使用寄存器选择算法为它选择一个寄存器,将内存中的变量值加载到寄存器中,右操作数rhs同理。
- 4. 生成汇编指令。

注:以上算法仅供参考,可以有不同实现。

### 寄存器选择算法(RISC-V)

- 1. 如果有空闲寄存器,选择空闲寄存器;
- 2. 否则, 夺取不再使用的变量所占的寄存器;
- 3. 如果所有寄存器中的变量后面都要使用,自行设计算法从被占用的寄存器中夺取一个,并将被夺取寄存器的变量存回内存。(此步骤可选,不加分)

#### 备注:

- 在代码生成时,约定使用RISC-VI临时寄存器: t0-t6
- 同时使用 a0, 亦即 x10, 存放程序的返回值
- 使用input\_code.txt样例只需要实现寄存器选择算法的1,2两个步骤
- 使用data/in/reg-alloc.txt样例需要实现寄存器选择算法的1, 2, 3三个步骤
- 以上算法仅供参考,可以有不同实现

#### 6



## 目标代码生成举例


- 三地址码: (ADD,\$1,a,b), 假设a在t0、b在t1寄存器中
  - 为\$1选择空闲寄存器t2;

目标代码: add t2, t0, t1

- 三地址码: (ADD, \$2, b, 3), 假设b在t3寄存器
  - 为\$2选择空闲寄存器t4;


目标代码: addit4,t3,3

#### 编译器程序整体框架图





#### 主程序流程说明



02 实验内容

#### 01 实验目的

## 实验步骤

- 加载实验三生成的中间代码,视情况做<mark>预处理</mark>(预处理思路参考指导书);
- 2. 实现寄存器选择算法:
- 3. 实现目标代码生成算法;
- 4. 输出生成的目标代码到指定文件中;
- 5. 使用scripts中的check-result.py检查

实验四结果时,先要修改文件中的rars\_path。

预处理举例

中间代码: (ADD, \$2, 3, b)

RISC-V 指令:



预处理后的中间代码: (ADD, \$2, b, 3)

# 需要改为你自己的 rars.jar 路径 rars\_path = "/home/test/rars.jar"

04 实验步骤

#### 欢迎同学进群了解竞赛信息!!!



群名称:HITSZ-编译器竞赛交流群 群 号:580679631

全国大学生计算机系统能力大赛——编译系统设计赛 https://os.educg.net/#/index?TYPE=COM

# 同学们,独立开始实验