

半导体先进封装产业解读 20260308

分享一下我们近期关于先进封装方面的一些思考。春节之后这一周比较重要，首先海外市场从宏观上发生了较大变化，尤其是中东地区的摩擦博弈，对全球市场影响较大。另一方面，市场对科技进步的重视程度依然很高，包括近期对英伟达 GTC 大会的期待，以及后续其他会议的预期，市场对新事物的展望和预期还是比较积极的。因此我们认为，虽然科技行业可能因宏观因素受到短期冲击，但从长期主线看，如果出现冲击，反而是较好的介入时间点，因为这毕竟是全球发展的主线。

近期我们将目光投向先进封装，核心原因在于整个先进封装方向虽然此前已有关注，但近期也发生了不小的变化。之前市场可能更多认为先进封装是在没有获得最先进光刻机的情况下不得已而为之的替代方案。但实际上，从海外角度来看，以科沃斯为代表的企业即使拥有最先进的制程，对先进封装的需求依然较大。CoWoS 只是其中的代表技术之一，此外还包括玻璃基板、中间层 Interposer 的散热问题探索（如碳化硅方案）等。因此，从 CoWoS 出发，我们可以看到更广阔的先进封装技术领域。

今天针对封装环节，与各位领导线上分享目前产业整体的进度。汇报主要聚焦于产业技术发展的层面。

首先，过去封装产业链主要使用传统封装形式，即将切割好的芯片放在基板上，用引线框架打线连接，核心目的是保护、供电和散热。打个比方，传统封装类似于给食物进行保鲜塑封。但随着 AI 算力需求提升和先进制程逼近极限，先进封装成为突破口。关于从传统封装向先进封装转型的必要性，很多领导关心其核心难点和原因，我们将其归纳为三类：物理极限、成本提升、性能瓶颈。

第一，物理极限。随着先进制程推进到 7 纳米、5 纳米及以下，量子隧穿效应导致漏电功耗急剧增加，芯片制程微缩的性价比大幅降低。第二，成本攀升。随着制程增加，设备、材料、光罩层数等费用呈指数级增长，继续使用前道工艺会导致成本剧烈上升。第三，性能瓶颈。尽管晶体管数量增加，但数据和电流在芯片内外传输路径过长会导致损耗增加，算力无法有效发挥。基于这三个因素，先进封装成为超越摩尔定律的关键路径。

目前产业中重点厂商包括台积电、全球 IDM 厂商英特尔和三星，以及专门做封测的 OSAT 厂商如日月光、国内的长电科技等，它们都有各自代表的先进封装技术。典型例子包括台积电的 CoWoS、英特尔的 2.5D 技术 EMIB、三星的 2.5D 技术 iCube 和 3D 技术 xCube，以及国内长电科技的 XDFOI（一种类似于 2.5D CoWoS 的先进封装技术）。这是全球先进封装技术的起源

概况。

传统封装与先进封装的实际区别在于：传统封装主要起保护作用，而先进封装采用倒装、TSV（硅通孔）、RDL（重布线层）等技术，实现芯片间更短距离、更高密度互联，从而大幅提升带宽、降低延迟和功耗。目前市场讨论较多的是台积电的 CoWoS 工艺，具体可分为 2.5D 和 3D 两个品类。

2.5D 封装可理解为水平集成，芯片并排放置在硅中介层（Interposer）上，利用中介层和 TSV 实现互联，典型代表是 CoWoS。3D 封装是垂直集成，芯片直接垂直堆叠，通过 TSV 或 Hyperbonding 方式互联，互联密度和带宽远高于 2.5D，典型例子是 HBM 堆叠。从国内角度，严格按英特尔最早定义（中介层无功能为 2.5D），国内所有 CoWoS 类先进封装都属于 2.5D，因为其 Interposer 仅作中介层、不具备功能。而 3D 工艺需要中介层或叠层具备功能，如 HBM 堆叠和台积电的 3D IC 才是真正意义上的 3D 工艺。

从 CoWoS 2.5D 角度细分，根据功能分为 CoWoS-S、CoWoS-R 和 CoWoS-L 三类。CoWoS-S 指 Silicon Interposer，采用 TSV 方式，利用硅高密度布线能力实现更好互联，特点是性能好、工艺成熟稳定，但成本高，典型应用包括英伟达 H100、A100 和

AMD MI300 等旗舰 AI 芯片。CoWoS-R 使用有机 RDL 中间层，用聚合物和铜走线，电气性能更好，灵活性高、成本相对低，适合对成本敏感的网络通信和边缘 AI 芯片。CoWoS-L 是 Local Interposer 概念，用硅桥取代 Interposer 或局部硅互联加 RDL 格局，即在关键高密度互联区域使用硅桥，其他区域用 RDL，兼顾性能、成本和尺寸扩展，未来超大尺寸 AI 芯片将采用 CoWoS-L 方案。

从数据角度展开：全球范围内，台积电为英特尔做的 2.5D 封装中，约 60% 将采用 CoWoS-L 工艺。国内方面，以华为昇腾、寒武纪为代表的 AI 芯片，随着出货量提升，理论上也会逐步从 CoWoS-S 向 CoWoS-L 倾斜。以上是 CoWoS-S、R、L 的分类情况。

近期领导可能提到较多的还有 CoWoS、CoPoS、CoWop 三类技术的区别，今天也做一梳理。CoWoS 即台积电提出的 Chip on Wafer on Substrate，主要应用于 AI 加速卡，但其弊端在于硅 Interposer 是圆形的，导致使用率较低（仅 70%-75%）。基于此，CoPoS 工艺诞生。简言之，CoPoS 与 CoWoS 的区别在于以方形代替圆形硅 Interposer，即用更大矩形面板取代圆形硅中介层，提高材料利用率。理论上 CoPoS 工艺利用率可从 70%-75% 提升至 100%。产业进度方面，台积电计划 2026 年试生产 CoPoS，

2027 年稳定量产。大陆方面,盛合晶微及长电、通富微电等 OSAT 厂商目前处于调研打样阶段。总结: CoPoS 以方代圆, 正进行产业化布局突破。

最后是 CoWop。简言之, 其核心在于层级简化, 目标是砍掉最昂贵的封装基板, 将芯片加中介层组合直接安装在 PCB 主板上, 即去掉 Interposer, 直接装在 Substrate 上。此类概念主要由基板厂提出研究, 但目前存在问题: 有机 PCB 与中间 Interposer 的热膨胀系数差异大, RDL 线宽线距无法满足 TSV 和 RDL 信号线要求等。目前 CoWop 工艺仍处于概念调研阶段。以上是对 CoWoS、CoPoS、CoWop 几类工艺的梳理分享。本期先进封装周谈主要针对技术变化和分类进行汇报。