CLZ 的 Verilog 实现 2014011065 微电 41 程荆磊

- 1. 完成 CLZ 指令的电路设计,给出实现的方法或架构 分析: CLZ 指令是计算出 32 位输入操作数第一个一之前的 0 的个数,因此可以采用二分法思想,首先看高 16 位是否为全零,若为全零则只需考虑低 16 位,否则只需考虑高 16 位,然后再看这 16 位中的高 8 位,依此类推。
- 2. 给出电路的综合的延时,面积和功耗报告。 文件列表:
 - MOMEWORK2.v
 - HOMEWORK2.v.bak
 - MOMEWORK2_area.rpt
 - MOMEWORK2_power.rpt
 - MOMEWORK2_timing.rpt

时延报告:

Point	Incr	Path
input external delay A[25] (in) U72/Y (NOR2X4) U52/Y (NAND2X4) U53/Y (NOR2X4) U57/Y (AND3X4) U60/Y (INVX4) U63/Y (NAND3X1) U66/Y (NAND4X1) U68/Y (NAND4X1) U69/Y (NAND4X1) U71/Y (OAI2BB1XL) CLZ_A[0] (out) data arrival time	0.00 0.00 0.10 0.12 0.24 0.06 0.10 0.14 0.15 0.11	0.00 f 0.00 f 0.10 r 0.19 f 0.31 r 0.55 r 0.60 f 0.70 r 0.84 f 0.98 r 1.09 f 1.17 r 1.17 r
max_delay output external delay data required time data required time data arrival time	1.00 0.00	1.00 1.00 1.00
slack (VIOLATED)		-0.17

面积报告:


Number of ports: 64
Number of nets: 153
Number of cells: 120
Number of references: 42

Combinational area: 2065.694428
Noncombinational area: 0.000000

功耗报告:

```
Global Operating Voltage = 1.62
Power-specific unit information :
   Voltage Units = 1V
   Capacitance Units = 1.000000pf
   Time Units = 1ns
   Dynamic Power Units = 1mW
                                (derived from V,C,T units)
   Leakage Power Units = 1pW
  Cell Internal Power = 105.4385 uW
                                      (57\%)
  Net Switching Power
                                      (43\%)
                      = 80.2241 uW
Total Dynamic Power
                      = 185.6626 uW (100%)
Cell Leakage Power = 160.2072 nW
```

3. 给出电路的 Verilog 的 source code。 附件中给出了源代码



图中为仿真结果,输入为0001————的时候输出为3