



EI-SE_3 2013-14 TD-TP Electronique Numérique 3

PROCESSEUR MONO-CYCLE: SIMULATION VHDL

Un compte-rendu global sera demandé à la fin de cette séquence de TP (séances 1 à 5)

L'objectif de ces séances est de concevoir et de simuler un cœur de processeur. Ce processeur sera conçu à partir de briques de base (registres, multiplexeurs, bancs mémoire, UAL...) qui seront combinés pour réaliser les différents blocs du système (unité de traitement, unité de gestion des instructions, unité de contrôle). Le modèle du processeur sera ensuite validé en simulant l'exécution d'un programme simple de test.

Pour chaque modèle, l'électronique sera décrite en VHDL comportemental et simulée avec Modelsim à l'aide d'un testbench que vous développerez pour cela.

PARTIE 1 – UNITE DE TRAITEMENT

L'unité de traitement du processeur est principalement composée d'une Unité Arithmétique et Logique, d'un banc de registres et d'une mémoire de données, ainsi que de composants annexes (multiplexeurs, extension de signe...)

Unité Arithmétique Logique - ALU

L' Unité Arithmétique et Logique (UAL) 32 bits possède:


OP: Signal de commande sur 2 bits

- A, B: Deux bus 32 bits en entrée

S: Bus 32 bits en sortie

- N: Drapeau de sortie sur 1 bit

Les valeurs du signal de commande **OP** déterminent les opérations implémentées dans l'UAL



A l'issue de chaque opération, le drapeau **N** prend la valeur 1 si le résultat est strictement négatif, et 0 sinon.

Banc de Registres

Le banc possède 16 registres de 32 bits. Il comporte les entrées sorties suivantes :

- CLK: Horloge

- **W**: Bus de donnés en écriture sur 32 bits

- RA: Bus d'adresses en lecture du port A sur 4 bits


- **RB**: Bus d'adresses en lecture du port B sur 4 bits

- **RW**: Bus d'adresses en écriture sur 4 bit:

- **WE**: Write Enable sur 1 bit

- A: Bus de données en lecture du port A

- **B**: Bus de données en lecture du port B



La lecture des registres se fait de manière combinatoire et simultanée :

- Le bus de sortie A porte la valeur du registre N° RA
- Le bus de sortie **B** porte la valeur du registre N° **RB**

L'écriture des registres se fait de manière synchrone, sur le front montant de l'horloge. Elle est commandée par le signal **WE** :

- Si WE = 1, au front montant on recopie la valeur du bus W dans le registre n°
 RW
- Si **WE** = 0, au front montant il n'y a pas d'écriture effectuée


A FAIRE

- 1) Donner le schéma bloc de l'Unité Arithmétique et Logique et du Banc de Registres
- 2) Décrire et simuler ces modules en VHDL comportemental

Le banc de registres sera déclaré comme étant un tableau de std_logic_vector. Son initialisation sera réalisée à l'aide d'une fonction (voir code ci-dessous)

```
-- Declaration Type Tableau Memoire
 type table is array(15 downto 0) of
std_logic_vector(31 downto 0);
 -- Fonction d'Initialisation du Banc de
Registres
 function init banc return table is
         variable result : table;
begin
         for i in 14 downto 0 loop
                    result(i) :=
(others=>'0');
         end loop;
    result(15):=X"00000030";
         return result;
 end init banc;
 -- Déclaration et Initialisation du Banc
de Registres 16x32 bits
 signal Banc: table:=init_banc;
```

3) Assembler l'UAL et le banc comme sur le schéma ci-dessous pour valider l'unité de traitement.



- 4) Ecrire un testbench pour valider par simulation le bon fonctionnement des opérations suivantes :
 - -R(1)=R(15)
 - R(1) = R(1) + R(15)
 - R(2) = R(1) + R(15)
 - R(3) = R(1) R(15)
 - R(5) = R(7) R(15)

Multiplexeur 2

Ce multiplexeur dispose d'un paramètre générique ${\bf N}$ fixant la taille des données en entrée et en sortie

- A, B: Deux bus sur N bits en entrée

- **COM**: Commande de sélection sur 1 bit

- **S**: Bus sur **N** bits en sortie

Les valeurs du signal **COM** fixent le comportement de la sortie

COM	Opération Effectuée
0	S = A
1	S = B

Extension de signe

Ce module permet d'étendre en sortie sur 32 bits le signe d'une entrée codée sur **N** bits. Il possède donc un paramètre générique fixant la valeur de **N**. Il comporte également

- E: Bus sur N bits en entrée


- **S**: Bus sur 32 bits en sortie

A FAIRE

- 1) Donner le schéma bloc de ces modules
- 2) Décrire et simuler ces modules en VHDL comportemental

Assemblage Unité de Traitement

Les modules décrits précédemment doivent être assemblés conformément au schéma ci-dessous:



A FAIRE


- 1) Ecrire un module VHDL effectuant l'assemblage de l'unité de traitement.
- 2) Ecrire un testbench pour valider par simulation le bon fonctionnement de :
 - L'addition de 2 registres
 - L'addition d'1 registre avec une valeur immédiate
 - La soustraction de 2 registres
 - La soustraction d'1 valeur immédiate à 1 registre
 - La copie de la valeur d'un registre dans un autre registre
 - La lecture d'un mot de la mémoire dans un registre.
 - L'écriture d'un registre dans un mot de la mémoire.

PARTIE 2 – UNITE DE GESTION DES INSTRUCTIONS

Unité de gestion des instructions

L'unité de gestion des instructions 32 bits, représentée sur la figure ci-dessous, possède :

- Une mémoire d'instruction de 64 mots de 32 bits similaire à celle de l'unité de traitement
- Il n'y a pas de bus de données en écriture ni de Write Enable.
- Un registre 32 bits (Registre **PC**). Ce registre possède une horloge et un reset asynchrone (actif à l'état haut) non représentés sur le schéma.
- Une unité d'extension de 24 à 32 bits signés similaire au module décrit précédemment
- Une unité de mise à jour du compteur de programme PC suivant le signal de contrôle nPCsel :
 - Si **nPCsel** = 0 alors **PC** = **PC** + 1
 - Si nPCsel = 1 alors PC = PC + 1 + SignExt(offset)



A FAIRE

1) Décrire et simuler l'unité de gestion des instructions

PARTIE 3 – UNITE DE CONTROLE

L'unité de contrôle est constituée d'un registre 32 bits et d'un décodeur combinatoire.

Registre 32 bit avec commande de chargement

Ce registre servira à stocker l'état du processeur (Processor State Register ou **PSR**). Dans notre cas, l'état se limitera à la valeur du drapeau **N** de l'**UAL**. Il possède les entrées/sorties suivantes

- **DATAIN**: Bus de chargement sur 32 bits

- RST: Reset asynchrone, actif à l'état haut

CLK Horloge

- WE: Commande de chargement

- **DATAOUT**: Bus de sortie sur 32 bits

Si **WE**=1, le registre mémorise la valeur placée sur le bus **DATAIN**. Si **WE**=0, le registre conserve sa valeur précédente

Decodeur d'Instructions

Ce module combinatoire génère les signaux de contrôle de l'unité de traitement, de l'unité de gestion des instructions, ainsi que du registre **PSR**, tous décrits précédemment.

Les valeurs de ces commandes dépendent de l'instruction récupérée dans la mémoire instructions, et éventuellement de l'état du registre **PSR**.

Les commandes à générer concernent :

- Le multiplexeur d'entrée du registre PC
- La commande de chargement du registre PSR
- Les bus d'adresse **RA**, **RB**, **RW**, ainsi que le Write Enable du banc de registres
- La commande **RegSe**l du multiplexeur situé en amont du bus d'adresse **RB** de ce banc.
- La commande OP de l'UAL
- La commande **UALSrc** du multiplexeur situé en amont de l'entrée B de l'**UAL**.
- La commande **RegSel** du multiplexeur situé en sortie de l'**UAL** et de la mémoire de données.
- Le Write Enable de la mémoire de données

Pour la conception de ce décodeur, on s'appuiera sur le schéma d'ensemble du processeur, du tableau de commande ainsi que sur le descriptif du jeu d'instructions fournis en annexe..

Pour décrire ce décodeur d'instructions, on déclarera tout d'abord le type énuméré suivant

```
type enum_instruction is (MOV, ADDi, ADDr, CMP, LDR,
STR, BAL, BLT);
```

```
signal instr_courante: enum_instruction;
```

On pourra ensuite utiliser deux process dans l'architecture

- Un process sensible sur la sortie de la mémoire instructions (nommé instruction sur le schéma en annexe) dont le rôle est de fixer la valeur du signal instr_courante
- Un process sensible sur le signal *instr_courante* qui donnera la valeur des commandes des registres et opérateurs du processeur.

A FAIRE

1) Décrire en VHDL les deux modules de l'unité de contrôle. Le registre PSR sur 32 bits, s'il reçoit une commande de chargement, fera l'acquisition du drapeau N de l'ALU sur son poids faible, et 31 bits à 0 sur ses poids forts.

PARTIE 4 – ASSEMBLAGE ET VALIDATION DU PROCESSEUR


Il faut à présent finaliser la modélisation du processeur en assemblant ses trois unités principales.

- L'unité de gestion des instructions
- L'unité de traitement
- L'unité de contrôle

A FAIRE

- Compléter l'unité de traitement conçue précédemment en ajoutant un multiplexeur à 2 entrées sur 4 bits piloté par le signal de commande RegSel généré par l'unité de contrôle. Ce multiplexeur sera placé en entrée de l'adresse RB du banc de registres, comme cela est représenté sur le schéma du processeur en annexe.
- 2) Modifier l'initialisation de la mémoire instructions pour qu'elle contienne le code binaire du programme de test donnée en annexe. La traduction en binaire du programme assembleur se fera en s'appuyant sur le jeu d'instructions du processeur.
- 3) Assembler le processeur à partir de ses trois unités.
- 4) Simuler l'exécution du programme de test par le processeur et vérifier son bon fonctionnement.

ANNEXES



Valeurs des Commandes

INSTRUCTION	nPCSel	RegWr	ALUSrc	ALUCtr	PSREn	MemWr	WrSrc
ADDi							
ADDr							
BAL							
BLT							
СМР							
LDR							
MOV							
STR							

Sous- ensemble du jeu d'instructions

Type d'Instruction	С	ode Assembleur	Actions
	ADD	Rd, Rn, Rm	Rd := Rn + Rm
Traitement de Données	ADD	Rd, Rn, #Imm	Rd := Rn + Imm
Traitement de Donnees	MOV	Rd, #Imm	Rd := Imm
	CMP	Rn, #Imm	Flag := Rn - Imm
Accès Mémoire	LDR	Rd, [Rn, #Offset]	Rd := Mem[Rn + Offset]
Acces Memoire	STR	Rd, [Rn, #Offset]	Mem[Rn + Offset] := Rd
Branchements	B{AL}	label	PC := PC + Offset
branchements	BLT		Flag => PC := PC + Offset

Programme de test

	La	1. Traitement de Données (ADD, MOV, CMP)	ente	le D	O	iées	ડ	DD,	MO	v, c	MP	_																			
31	30	31 30 29 28 27 26 25 24 23 22 21	28	22	26	25	24	23	22	21	20	19		18 17	16	15	14 13 12	13	$\overline{}$	11	10	6	00	7	29	2	4		2	1	0
Ш	١	Cond		a		- 0	Ц	å	Op. Code		'n	Ц	æ	Rn	П	П	Rd	П	Н	П	П	П	П	٥	Operand 2	q 5	П	П	П	П	
<u>(</u>	t25)	I (bit25): Immediate Selection	ediate	Sele	ction	_											1 (bit25) = 0	0 = 0		11 1	10	6	8	7	9	2	4	3	2	1	0
S (b	it20)	S (bit20) : Set Status Flags	Status	Flag	Į.																		Shift				_		Rm		
																			l												
																	1 (bit25) = 1) = 1		=	10	6	œ	7	_s	ın	4	en	2	L.	o
																					Rot.		H				Ē	١.			
																			J												1
ò	Acc	2. Accès Mémoire (LDR, STR)	(émo	ire	3	Я,	STR	_																							
31		30 29 28 27 26 25 24	28	27	26	25	24	23	22	21	20	19		18 17	16	15	14 13		12 1	11	10	en.		7	us	s,	4	m	2	1	0
	٥	Cond		0	1	1 P U	Δ.	_	æ	≥	_		Rn	_			Rd								Offset						
P (B	it24)	P (bit24): Pre / Post Indexing	/Post	Inde	xing												1 (bit25) = 0	0 = (_	=	10	6	œ	7	us.	ıs	4	en	2	П	o
5	oit23	U (bit23): Up / Down Displacement	/ Dow	n Dis	place	ment																	Shift						R		
B (b	it22]	B (bit22): Byte / Word Access	/ Wo	nd A	00005														l												
×	bit21	W (bit21) : Write Back (updates Rn)	ite Ba	<u>5</u>	pdate	35 Rm	_										1 (bit25) = 1	=1		11	10	m		7	us	ın.	4	60	2	1	0
T (b	it20)	L (bit20): Load / Store	1/Sto	e e															Ш		Rot.		H				lmm.	١.			
																			l				l								

3. Branchements (B, BLT)

0		
1		
2		
3		
d		
LO.		
w		
7		
00		
6		
10		
11	fset	
12	Offs	
13		
14		
15		
16		
17		
18		
19		
20		
21		
22		
23		
24	7	
25	1	
56	0	
22	1	
28		
53	pu	
8	S	
31		
_		

L (bit24): Link Bit (updates Link Register)

			m	lmm.		m			m	lmm.		m	lmm.
			47	Ξ		*	O		et	Ε		v.t	Ε
			ısı			'n	0		'n			S	
			9			œ	o		G			9	
			7			7	o		^			7	
			œ	o		00	0		œ	×		œ	0
			6	o		6	o		6	0		on.	0
			9	0		9	0		5	0		9	0
			Ξ	a		11	o		Ħ	0		11	0
			12	Г		12			12	Г		12	0
			E	_		13			Ħ	_		13	0
			14	Rd		14 13	Rd		14	Rd		14	0
			15						15			13	0
			16	П		16 15	П		16	0		16	
			17	Ļ		17	_		ū	0		17	_
			18	Æ		18	Ru		18	0		18	Rn
73			13			13			13	0		13	
Op. Code (Data Processing) ADD: "0100" MOV: "1101" CMP: "1010"			20	0		50	0		20	0		50	-
Proc			17	o		21	0		z	1		71	c
0" 01" 01"			22	a		22	a		22	0		22	-
Op. Code (Dai ADD: "0100" MOV: "1101" CMP: "1010"			23			23	1		23	,		23	0
ADD MOV			×	a		z	o		Ħ	-		34	-
			52			52	0		52	1		25	-
	9	١.	56	o	_	56	o	ite)	56	0	dor te	56	0
	i.	Rd, Rn, #Imm.	27	o	# E	27	0	edia	27	0	edia	27	0
1011	Ĭ	Ru,	28	0	(Registe	28 27	0	# #	88	0	mediate Ext (Immed Rn, #Imm.	28	0
Field 11		Rd,	53		E B			MOV (Immed	23		P.C.	53	-
ition lways ss Th	TOP	ADD	30		ADD	30	-	MOV	90	F	CMP	30	-
Condition Field AL: Always: "1110" LT: Less Than: "1011" NV: Never: "1111"	t.1. ADD (Immediate)	_	31		1.2. ADD (Register)	31		1.3.MOV (Immediate) MOV Rd, #Imm.	31	,	X (bit8): Immediate Extendor 1.4. CMP (Immediate) CMP Rn, #Imm.	31	-
	_		_						_		,	_	_

	6 5 4 3 2 1 0	Offset			6 5 4 3 2 1 0	Offset				6 5 4 3 2 1 0				6 5 4 3 2 1 0	
	9 8 7				9 8 7					9 8 7				9 8 7	
	12 11 10				12 11 10					12 11 10	Offset			12 11 10	Offset
	15 14 13	Rd			15 14 13	Rd				15 14 13				15 14 13	
	17 16	Rn			17 16	Rn				17 16				17 16	
	20 19 18	1			20 19 18	0				20 19 18				20 19 18	
	23 22 21	0 0 0			23 22 21	0 0 0				23 22 21				23 22 21	
	24	0			54	0				24	0			24	0
ate) Set]	26 25	1 1	ite)	set]	26 25	1 1				26 25	0 1	1	'n	26 25	0 1
(Immediate Rd, [Rn, #Offset]	28 27	0	mmedia	Rd, [Rn, #Offset]	28 27	0 0		ays)	abel	28 27	0 1	E	ess ma	28 27	1 1
2.1. LDR (Immediate) LDR Rd, [Rn, #Offset]	30 29	1 1	2.2 STR (Immediate)	STR Rd	30 29	1 1		3.1. B (Always)	B(AL) label	30 29	1 1	Constitution of the constitution of	St. Les Bl. Tabel		0 1
2	31		ci.		31	-		3.1		31	-		,	31	1