

Compte-rendu de réunion avec le client

Projet EDF1 – Reactor monitoring

Date et lieu

Mardi 16 février 2016 de 11h45 à 12h25

Salle 324
Batiment Esclançon
Polytech Paris UPMC
4 Place Jussieu,
75005 Paris

Personne présentes

Le client, ingénieur firmware à EDF
Gwendoline BRIERE
Morgan LIEPPE
Jingwei ZUO

Objet de la réunion

Faire un point sur le projet EDF1, voir ce qu'on en pense et ce que nous voulons réaliser.

Points abordés

Éléments de contexte :

R&D intégré à EDF

Commission en septembre où ils peuvent proposer des idées, 2 sujets proposés par le client :

- protocole radio local (OCARI) → Sujet accepté (EDF2)
- Rénovation interfaces / Digitalisation tableaux blancs → Sujet pas approuvé (EDF1)

Idée du client :

Travail qui servira à faire accepter le projet lors de la prochaine commission

Dans les centrales, il y a des tableaux blancs de planning avec des post-its, des écrits un peu partout. Ce sont des tableaux qui sont immenses pouvant contenir énormément de post-its, d'écrits barrés et autres. L'idée du client est de digitaliser tout ça et de passer au numérique : le tableau se remettra à jour tout seul.

Le côté modulaire et flexible du projet justifie le choix des FPGA pour un traitement parallèle.

La solution proposée doit contenir une architecture adaptée à ces problèmes.

Point sur notre idée

Compréhension mauvaise du sujet

- On ne touche pas aux panneaux : **pas de partie commande**
- Aspect capteur/Entrées-sorties : **prématuré**
- Systèmes pas reliés au contrôle commande

Le problème est de digitaliser les plannings qui se trouvent sur des tableaux blancs. La solution doit servir à plusieurs tableaux et re flexible :

- port USB
- Noeud
- Borne WiFi

Selon le fichier excel lu, l'allumage des Leds change.

Carte développée par le client

- FPGA qui provient de Actel/Microsemi : Igloo1
- Sans fil, Low Power
- Environ 120 E/S
- Entrées analogiques
- Taille & forme pensées par rapport à la Raspberry Pi
- FPGA en shield. 40fils bus - 40 fils voisin droite - 40 fils voisin gche
- forme facilement adaptable sur un boitier ou bras robot

L'idée est de pouvoir placer les cartes les unes sur les autres (Bus) ou les unes à la suite des autres

Le choix des technologies d'Actel est dû à une grande confiance dans leurs technologies (Low Power, utilisées pour le militaire, le nucléaire, ...). La carte garde le code même après une coupure de courant. La configuration n'est pas perdu (**Techno Flash**).

L'idée serait de coupler la carte avec un châssis et des diodes qui soit agrandissable facilement en hauteur ou longueur.

Résumé sur les cartes développées par Actel

- mémoire RAM : lien elt logique (en général) -> consommation d'énergie grande)
- gamme igloo : techno flash → consommation beaucoup plus faible (entre x10 et x1000...)
- pas besoin de flasher ! (microcoupure -> pas de perte de fonction des fpga)
- igloo 2 : bof pour low power
- consommation statique faible : 1000 2000fois, courants de fuite
- consommation dynamique : consommation des clk, transistors, etc...
- partie consommation statique dans la consommation globale : syst

low power = consommation statique dominante

- 100x moins bon pour statique, 2x meilleur dynamique igloo1 vs igloo2

Conclusion

Le client n'a pas d'attente particulière car il n'a pas l'autorisation de travailler sur notre projet.

Idée pour travailler :

- remonter, à l'aide des cartes Altera, un module ui ressemble au modulé développé
- interface standardisée
- associer 2 cartes FPGA
 - switchables
 - interface jolie/bien pensée
 - 2 fois la même mécanique
 - changement d'échelle facile
 - **que de l'affichage**
 - Leds
 - Afficheur LCD
 - RS232 : OK

Possibilité de rester en contact soit par l'intermédiaire de M. SAINT-BAUZEL, soit en lui transmettant nos coordonnées