# Grundlagen

# Aufgaben der Hardware

- · Ein- und Ausgabe von Daten
- · Verarbeiten von Daten
- · Speichern von Daten


### KLASSISCHE HARDWAREKOMPONENTEN

- Ein- und Ausgabe
- · Hauptspeicher
- Rechenwerk
- Leitwerk

# Anforderungen höherer Programmiersprachen


# BEGRIFFE

- Maschinensprache: Für Prozessor verständliche Anweisungsrepräsentation, z.B. 00101101001110101
- Assemblersprache: Für Menschen verständliche Maaschinensprache, z.B. add \$s2, \$s1, \$s0
- Assembler: Übersetzt Assemblersprache eindeutig in Maschinensprache
- Objektcode: Maschinenprogramm mit ungelösten externen Referenzen
- Binder/Linker: Löst ungelöste Referenzen auf, verbindet alles zu einem ausführbaren Maschinenprogramm



# PROGRAMMIERSPRACHE C

- Zwischenstellung zwischen Assembler und Hochsprache
- hohe Portabilität trotz guter Architekturanpassung
- einfache Programmierung
- Datentypen: char, int, float, double
- Kontrollstrukturen: Entscheidungen, Schleifen, Blöcke, Unterprogramme
- Zeiger als Parameter möglich



# C — DATENTYPEN

- char: Ein Zeichen, meist 1 Byte
- int: Integerzahl, 2 oder 4 Byte
- float: Gleitkommazahl, meist 4 Byte
- double: Gleitkommazahl, meist 8 Byte

# C – Operatoren

- \*: Multiplikation (x\*y)
- /: Division (x/y)
- %: Modulo (x%y)

- +: Addition (x+y)
- -: Subtraktion (x-y)
- + und auch als Prä- und Postfix, alle auch als assign (= anhängen)

### C - BIT-OPERATOREN

- ~: Bitweise NOT (~x)
- <<: links schieben (x<<y)
- >>: rechts schieben (x>>y)
- &: bitweise AND (x&y)
- ^: bitweise XOR (x^y)
- |: bitweise OR (xy|)
- alle auch als Assign (= anhängen)

### C - Vergleichsoperatoren

- >, <: größer, kleiner als (x>y, x<y)
- >=, <=: größergleich, kleinergleich als (x>=y, x<=y)
- ==, !=: gleich, ungleich (x==y, x!=y)

### C — Spezialoperatoren

• Auswahloperator: z = (a < b)? a : b(z=a, falls a < b, sonst z=b <)

### C — Operatoren-Priorität

Operator Type Operator		Associativity	
Primary Expression Operators	()     -> expr++ expr		
Unary Operators	* & + - ! ~ ++exprexpr (typecast) sizeof	right-to-left	
	* / %		
Binary Operators	+ -	left-to-right	
	>> <<		
	< > <= >=		
	== !=		
	&		
	^		
	1		
	86		
	II		
Ternary Operator	?:	right-to-left	
Assignment Operators	Assignment Operators = += -= *= /= %= >>= <<= &= ^=  =		
Comma	,	left-to-right	

### C-Kontrollstrukturen

```
• if (Bedigung) { Aktionen_if } else { Aktionen_else }
• switch (var) { case a: ... break; ... default: ... break; }
• while (Bedigung) { ... }
• for (init; Bedingung; reinit) { ... }
• do { ... } while (Bedingung)
```

# $\mathbf{C}-\mathbf{Programmaufbau}$

# 1. Präprozessor-Anweisungen:

- (a) #include <stdio.h> (Bibliotheken einbinden)
- (b) #include "modul.h" (Module einbinden)
- (c) #define COLOR blau (Globale Textersetzung)

# $2. \ \ Globale \ Deklaration en/Definition en:$

- (a) int i; (Deklaration)
- (b) int j = 13; (Definition)
- (c) int fakultaet (int n); (Funktionsprototyp)

# $3. \ \ Funktionen/Programmstruktur$

- int fakultaet (int n) { ... }
- jedes Programm enthält Funktion void main(...) { ... }
- Unterprogramm = Funktion
- Programmstart: main wird aufgerufen
- · Rekursion ist zulässig

# C — Parameterübergabe

 Call by Value: Normalfall, Kopie des Parameters wird an Funktion übergeben, bei Änderung keine Auswirkung beim Aufrufer 2. Call by Reference: Mit Zeigern umsetzbar, selbe Speicheradresse wie Aufrufer

### C — GLOBALE UND LOKALE VARIABLEN

- Global: Sind gesamtem Programm bekannt (zu vermeiden)
- Lokal: Nur in Block deklariert

### C-Speicherklassen

- auto: lokale Variablen
- register: wird in CPU-Register gespeichert, nur für zeitkritische Variablen zu verwenden
- static: statischer Speicherplatz
- extern: globale Variable

### C - Zeiger und Vektoren

- · Pointer: Enthält Adresse, die auf Daten verweist
- int\* p (p ist Zeiger auf int)
- a = 3; p = &a (p enhält Adresse von a)
- int b = \*p + 1 (=4)

int	*p;
int	*q;
int	a = 3;
int	b;
p =	&a
b =	*p + 1;
q =	(int*) 0x8010

	Adresse	Inhalt	
p	•••	0x8004	
a	0x8004	3	
b	•••	4	
q		0x8010	
	0x8010		

# Zahlendarstellung

### ZAHLENSYSTEME — STELLENWERTSYSTEM

- Darstellung einer Zahl durch Ziffern  $z_i$  Stellenwert ite Position: ite Potenz der Basis b
- Wert  $X_b = \sum_{i=-m}^n z_i b^i$
- Wichtige Zahlensysteme: Dual-, Oktal-, Dezimal-, Hexadezimalsystem

	Dual	Oktal	Dezimal	Sedezimal
0	0	0	0	0
1	1	1	1	1
2		2	2	2
3		3	3	3
4		4	4	4
5		5	5	5
6		6	6	6
7		7	7	7
8			8	8
9			9	9
10				Α
11				В
12				С
13				D
14				E
15				F

# Umwandlung von Dezimal zu Basis $\boldsymbol{b}$

- 1. euklidischer Algorithmus:
- (a) Berechne p mit  $b^p \le Z < b^{p+1}$ , setze i = p
- (b) Berechne  $y_i = Z_i \text{ div } b^i$ ,  $R_i = Z_i \text{ mod } b^i$
- (c) Wiederhole (b)H für  $i=p-1,\ldots$ , ersetze dabei Z durch  $R_i$ , bis  $R_i=0$  oder  $b^i$  klein genug ist

$$2^3 \le 13 < 2^4$$

 $13:2^3=1 \text{ Rest } 5$ 

 $5:2^2=1 \text{ Rest } 1$ 

 $1:2^1=0 \text{ Rest } 1$ 

 $1:2^0 = 1 \text{ Rest } 0$ 

 $\rightarrow Z = 13_{10} = 1101_2$ 

2. Horner-Schema:

(a) ganzzahliger Teil: 1574110 in Hexadezimal:

$$15741_{10}: 16 = 983 \text{ Rest } 13 (= D_{16})$$
  
 $983_{10}: 16 = 61 \text{ Rest } 7 (= 7_{16})$   
 $61_{10}: 16 = 3 \text{ Rest } 13 (= D_{16})$   
 $3_{10}: 16 = 0 \text{ Rest } 3 (= 3_{16})$ 

$$\leadsto Z = 15741_{10} = 3D7D_{16}$$

(b) Nachkommateil: 0, 23310 in Hexadezimal:

$$0, 233_{10} * 16 = 3, 728$$

 $0,728_{10} * 16 = 11,648$ 

 $0,648_{10}*16=\underline{10},368$ 

 $0,368_{10}*16=5,888$ 

 $\Rightarrow Z = 0,233_{10} \approx 0,3BA5_{16}$ 

### Umwandlung Basis b zu Dezimal

• Einzelne Stellen nach Stellenwertgleichung addieren

101101, 1101<sub>2</sub> = 
$$2^{-4} + 2^{-2} + 2^{-1} + 2^{0} + 2^{2} + 2^{3} + 2^{5}$$

 $=45,8125_{10}$ 

# Umwandlung Basis $b_1$ zu Basis $b_2$

- 1. Umwandlung über Dezimalsystem
- Ist eine Basis Potenz der anderen, so können mehrere Stellen zu einer Ziffer zusammengefasst werden

$$0110100$$
,  $110101_2 = 0011\ 0100$ ,  $1101\ 0100 = 34$ ,  $D4_{16}$ 

# DARSTELLUNG NEGATIVER ZAHLEN

- 1. Betrag und Vorzeichen: Erstes Bit von Links ist Vorzeichen, Rest ist Betrag (0001 0010 = 18, 1001 0010 = -18)
  - Vorteile: Symmetrischer Zahlenbereich
  - Nachteile: Darstellungsänderung bei Bereichserweiterung, gesonderte Vorzeichenbehandlung bei Addition und Subtraktion, doppelte Darstellung der Null
- 2. **Einerkomplement**: Negative Zahl = NOT(positive Zahl)

$$0000 = 0$$
  $1111 = -0$   
 $0001 = 1$   $1110 = -1$   
 $0010 = 2$   $1101 = -2$   
 $0011 = 3$   $1100 = -3$ 


- Vorteile: Symmetrischer Zahlenbereich, keine gesonderte Betrachtung des ersten Bits
- Nachteile: doppelte Darstellung der Null
- 3. **Zweierkomplement**: = Einerkomplement + 1

$$0000 = 0$$
  $1111 = -1$   
 $0001 = 1$   $1110 = -2$   
 $0010 = 2$   $1101 = -3$   
 $0011 = 3$   $1100 = -4$ 


- Vorteile: Wie Einerkomplement, eindeutige Null
- Nachteile: Asymmetrischer Zahlenbereich (eine negative Zahl mehr)
- 4. Exzess-Darstellung: Verschiebung nach oben derart, dass kleinste negative Zahl die Darstellung 0...0 hat

### Darstellung von Kommazahlen

- 1. Festkommazahlen: Komma sitzt an einer festen Stelle
- 2. Gleitkommazahlen:  $X = \pm Mantisse * b^{Exponent} (b \text{ fest})$ 
  - $X = (-1)^{\text{Vorzeichen}} * (0, \text{Mantisse}) * b^{\text{Exponent}}$
  - Exponent = Charakteristik  $b^{(y-1)-x}$



- 3. IEEE-Standard:
- (a) 32-Bit:
- (b) 64-Bit:



### **CODIERUNGEN**


1. BCD: Dezimalzahl ziffernweise als Binärzahl (= Tetrade) codieren:

8127 = 1000 0001 0010 0111

Nachteil: Verbraucht viel Speicher, ungeschickt zum Rechnen

- 2. ASCII: 7-Bit-Codierung zur Textdarstellung
- 3. **Unicode**: Weltweit genormte Codierung aller Zeichen (wegen der vielen inkompatiblen ASCII-Derivaten)

# Befehlssatzarchitektur



# ISA — AUFGABEN

- · Wie werden Daten repräsentiert?
- Wo werden Daten gespeichert?
- Welche Operationen können auf den Daten ausgeführt werden?
- · Wie werden die Befehle codiert?
- · Wie wird auf die Daten zugegriffen?
- · → abstrahiert Hardware für den Maschinenprogrammierer

### Ausführungsmodelle

# Ausführungsmodell – Register-Register

- Alle Operanden und Ergebnis stehen in Allzweckregistern
- Load/Store: Bestimmte Befehle holen Operanden aus Hauptspeicher, schreiben Inhalte von Registern in Speicher
- Dreiadressformat

load R2,A R2<-mem[A]
load R3,B R3<-mem[B]
add R1,R2,R3 R1<-R2+R3
store C,R1 mem[C]<-R1</pre>


- Vorteile: Einfaches und festes Befehlsformat, einfaches Code-Generierungsmodell, etwa gleiche Ausführungszeit der Befehle
- Nachteile: Höhere Anzahl von Befehlen im Vergleich zu Architekturen mit Speicherreferenzen, längere Programme

### Ausführungsmodell — Register-Speicher

- Ein Operand im Speicher, ein Operand im Register, Ergebnis in Speicher oder Register
- Explizite Adressierung mit/ohne Überdeckung
- Zweiadressformat

add A,R1 mem[A]<-mem[A]+R1
add R1,A R1<-R1+mem[A]</pre>

- Vorteile: Zugriff auf Daten ohne vorherige Ladeoperationen, Befehlsformat-Kodierung  $\leadsto$  höhere Code-Dichte
- Nachteile: Keine gleiche Operanden-Behandlung bei Überdeckungen, Taktzyklen pro Instruktion von Adressrechnung abhängig



### AUSFÜHRUNGSMODELL - AKKUMULATOR-REGISTER

- Akkumulator: Ausgezeichnetes Register, dient als Quelle eines Operanden und als Ziel für das Resultat (zweistellige Operationen)
- · Implizite und überdeckte Adressierung
- Spezielle Befehle ermöglichen Operanden-Transport
- Einadressformat

add A acc<-acc+mem[A]
addx A acc<-acc+mem[A+x]
add R1 acc<-acc+R1</pre>


### Ausführungsmodell – Keller

- Operanden einer zweistelligen Operation stehen auf den obersten zwei Kellerelementen
- · Ergebnis wird auf Keller abgelegt
- Implizite Adressierung über Kellerzeiger (tos)
- · Überdeckung
- Nulladressformat

add tos<-tos+next


# Ausführungsmodelle – Übersicht

• C=A+B; D=C-B





# Architektur — Datentypen

- = Datenformat + inhaltliche Interpretation
- Alternative: Datentyparchitektur (Daten führen Typinformation mit sich)
- Datentyp nicht von Hardware unterstützt → Programm muss Datentyp auf elementare Datentypen zurückführen
- Standardformate:
- 1. Byte: 8 Bit
- 2. Halbwort: 16 Bit
- 3. Wort: 32 Bit
- 4. Doppelwort: 64 Bit
- Vorzeichenlose Dualzahl:



- 2er-Komplement (signed Integer):
- BCD (gepackt): ein Halbbyte codiert eine Zahl
- BCD (ungepackt): ein Byte codiert eine Zahl
- Gleitkommazahlen: Siehe IEEE-Standard oben
- Bitfeld: Darstellung/Verarbeitung von Bitvektoren, vorzeichenlosen Dualzahlen, Zweierkomplementzahlen - Darstellung durch Byte-Adresse und Bitfeld-Offset
- String: Aufeinanderfolgend gespeicherte Bytes, enthalten meist ASCII-Zeichen





### Speicheradressierung — Datenzugriff

 Byte-adressierbarer Speicher: Jedes Byte ist über eine bestimmte Adresse adressierbar

2. Wort-organisierter Speicher: Zugriffsbreite = Datenbusbreite (32/64/... Bit)

### Speicheradressierung — Alignment

Data Alignment: Datum (s Bytes) ist ausgerichtet abgelegt 
 ⇔ seine Adresse
 A ist derart, dass A mod s = 0

• Data Misalignment: Daten an beliebiegen Adressen gespeichert

o Vorteile: Lückenlose Speichernutzung

o Nachteile: zusätzliche Speicherzugriffe nötig

· Little Endian: Niedrigstwertigstes Byte an der niedrigsten Adresse

• Big Endian: Niegrigstwertigstes Byte an der höchsten Adresse

# Speicheradressierung-Adressierungsarten

 Programmadresse: Im Programm vorliegende Adressen (Prozessor erzeugt aus Programmadressen Prozessadressen mittels Indexmodifikation/Substitution/relativer Adressierung/offener Basisadressierung)

2. Prozessadresse (effektive Adresse): Vom Prozessor verwendet (Prozessor erzeugt nach OS-Angaben aus Prozessadressen Maschinenadressen mittels verdeckter Basisadressierung/Seitenadressierung) - Grund: beliebige Lage des Programms und seiner Werte, partielle Lagerung im Speicher

3. Maschinenadresse: Vom Prozessor gegenüber Hauptspeicher verwendet

# Instruction Set

· legt Grundoperationen eines Prozessors fest

Befehlsarten:

1. Transport

2. Arithmetik/Logik

3. Schieben/Rotieren

4. Multimedia

5. Gleitkomma

6. Programmsteuerung

7. Systemsteuerung

8. Synchronisation

# Instruction Set — Formate

Befehlsformat legt Befehlscodierung fest

• Befehlscodierung: [opcode] [parameter1] ...

Adressformate: vier Befehlssatzklassen:

1. Dreiadressformat: [opcode] [dest] [src1] [src2]

2. Zweiadressformat: [opcode] [dest/src1] [src2]

3. Einadressformat: [opcode] [src]

4. Nulladressformat: [opcode]

# Instruction Set — MIPS-Prozessor

· Alle Befehle 32 Bit lang


Befehlstypen:

1. **Typ R**: Register-Register-Befehle

2. Typ I: Lade-/Speicher-Befehle

3. **Typ J**: Sprungbefehle

Abkürzungen:



I Immediate (direkt)
J Jump (Sprung)
R Register

op 6 Bit, Opcode des Befehls

rs 5 Bit, Kodierung eines Quellenregisters/Zielregisters immediate 16 Bit, unmittelbarer Wert/Adressverschiebung

target 26 Bit, Sprungadresse

5 Bit, Kodierung des Zielregisters

shamt5 Bit, Größe einer Verschiebung (shift amount)funct6 Bit, Codierung der Funktion (function)

### Adressierung — Berechnung

 Adressierungsarten: Verschiedene Möglichkeiten, die Adresse eines Operanden/Sprungziels zu berechnen

- Früher: Adressen in Befehlen absolut vorgegeben  $\sim$  Programme lageabhängig

• **Heute**: dynamische Adressberechnung:

Programmadresse → logische Adresse → physikalische Adresse

### Adressierungsarten

### 1. Register-Adressierung

(a) implizit: Flag

(b) explizit

rd

# 2. einstufige Speicher-Adressierung

(a) unmittelbar

(b) direkt: absolut, Zero-Page, Seiten(-Register)

(c) Register-indirekt

(d) indiziert: Speicher-relativ, Register-relativ, Register-relativ mit Index

(e) Programmzähler-relativ

# 3. zweistufige Speicher-Adressierung

(a) indirekt absolut

(b) indirekt Register-absolut

(c) indirekt indiziert: Speicher-relativ, Register-relativ, Register-relativ mit In-

(d) indiziert indirekt

(e) indirekt Programmzähler-relativ

### Adressierungsarten - Register-Adressierung

Operanad steht bereits im Register → kein Speicherzugriff nötig

 Implizite Adressierung: Nummer des Registers ist im Opcode-Feld codiert enthalten

Beispiel: LSRA (Verschiebe Akkumulatorinhalt eine Bitposition nach rechts)

• Flag-Adressierung: Spezialfall der impliziten Adressierung: Nur ein Bit (=Flag) wird im Register angesprochen

Beispiel: SEI/CLI (set/clear interrupt flag)

 Explizite Adressierung: Registermnummer wird im Operandenfeld angegeben

Beispiel: DEC RO (Dekrementiere Register RO)


# Adressierungsarten – Einstufige Adressierung

Eine Adressberechnung ist zur Ermittlung der effektiven Adresse nötig 

 keine mehrfachen Speicherzugriffe zur Adressermittlung

 Unmittelbare Adressierung: Befehl enthält nicht Adresse des Operanden, sondern Operand selbst (Opcode und Operand stehen hintereinander im Speicher)


Beispiel: LDA #\$A3 (Lade Akkumulator mit Sedezimalwert \$A3)



6	5	5	5	5	6
op	rs	rt	rd	shamt	funct
6	5	5		16	
op	rs	rt	immediate		

- Direkte Adressierung: Befehl enthält nach Opcode logische Adresse des Operanden, aber keine Vorschriften zur Manipulation
- Absolute Adressierung: Speicherwort enthält vollständige (absolute)
   Operandenadresse

Beispiel: JMP \$07FE (Springe zur Adresse \$07FE)



Seitenadressierung: Im Befehl nur Kurz-Adresse (niederwertige Teil der Adresse).

Zero-Page: Höherwertiger Teil: 0-Bits


Seiten-Register: Höherwertiger Adressteil wird in Prozessorregister bereitgestellt

 Register-indirekte Adressierung: Im Opcode angegebenes Adressregister enthält Adresse des Operanten (=Pointer)

**Beispiel**: LD R1, (A0) (Lade Register R1 mit Inhalt des in A0 angegebenen Speicherwortes)


- Im Register stehende Adresse oft Anfang/Ende eines Tabellenbereiches, deswegen Hilfsmethoden:
- Postinkrement: Nach Befehlsausführung Registerinhalt inkrementieren und auf nächste Speicherzelle zeigen (z.B. INC (R0)+: Inkrementiere Speicherwortinhalt, das von R0 adressiert wird, danach Inhalt von R0)
- Predekrement: Vor Befehlsausführung Registerinhalt erniedrigen und auf vorhergehende Speicherzelle zeigen (z.B. CLR – (RO): Dekrementiere Inhalt von RO, lösche dann durch RO adressiertes Speicherwort)
- Indizierte Adressierung: Effektive Adresse wird durch Addition eines Registerinhalts zu angegebenem Basiswert berechnet
- 1. **Speicher-relative Adressierung**: Basiswert wird als absolute Adresse im Befehl vorgegeben

Beispiel: ST R1, \$A704 (R0) (Speichere Inhalt von R1 in Speicherwort, dessen Adresse man durch Addition des Inhalts von R0 zu Basis \$A704 erhält)




 Register-relative Adressierung: Basiswert befindet sich in Basisregister, verwiesen im BReg-Feld des Opcodes


Beispiel: CLR \$A7 (B0) (Lösche Speicherwort, dass man durch Addition von \$A7 zu B0 erhält)



 Register-relative Adressierung mit Index: Basiswert in Basisregister, Addition des Indexregister-Inhalts (hat ggf. Autoinkrement/Autodekrement), ggf. Angabe eines zusätzlichen Offsets im Befehl (wird hinzuaddiert) Beispiel: DEC \$A7 (B0) (I0)+ (Dekrementiere Speicherwort, dessen Adresse I0+B0+\$A7 ist, inkrementiere danach den Inhalt von I0)



Programmzähler-relative Adressierung: Effektive Adresse = Befehlszählerstand + Offset (im Befehl angegeben) - erlaubt Programme im Hauptspe-



icher zu verschieben

**Beispiel**: LBRA \$7FFF (verzweige *unbedingt* zu Speicherzelle, deren Adressdistanz zu Programmzähler \$7FFF ist)

# Rechnermodell


### RECHNERMODELL — VON-NEUMANN-RECHNER

### Von-Neumann-Rechner — Komponenten

- Zentraleinheit: Verarbeitet Daten gemäß eines Programms
- Leitwerk/Steuerwerk: Holt Programmbefehle aus Speicher, entschlüsselt sie, steuert Ausführung
- Rechenwerk/ALU: Führt arithmetische/logische Operationen aus, wird beeinflussst durch Steuersignale, liefert Meldesignale an Steuerwerk
- Hauptspeicher: Besteht aus eindeutig adressierbaren Speicherzellen, bewahrt Programme und Daten auf (im Gegensatz zur Harvard-Architektur)
- · Bussystem:
- 1. Adressleitungen: Transportieren unidirektional Adressinformationen
- Datenleitungen: Transportieren bidirektional Daten und Befehle (von/zum Prozessor)
- Steuerleitungen: Transportieren uni- oder bidirektional Steuerinformationen (von/zum Prozessor)
- Ein-/Ausgabesystem: Geräte zur Eingabe von Daten/Programmen bzw. zur Ausgabe von Daten (angebunden durch Bussysteme)

# RECHNERMODELL — EINFACHER MIKROPROZESSOR

- Steuerwerk: Steuert die Systemkomponenten (meist dynamisches Schaltwerk → Zustandsinformation in Kondensatoren gespeichert → Refresh-Taktfrequenz erforderlich, sonst Informationsverlust)
- Befehlsregister: enthält den gerade ausgeführten Befehl (besteht aus mehreren Registern: unterschiedlich lange Befehlsformate bzw. Vorabladen von Befehlen)
- Decoder: dekodiert Befehlsworte (= mikroprogrammiertes/festverdrahtetes Schaltwerk)
- Taktgenerator: erzeugt Systemtakt (durch externen Quarz), erzeugt ein mit Prozessortakt synchronisiertes Rücksetzsignal (startet Initialisierungsroutine des Steuerwerks)
- 4. Steuerregister: Ermöglicht Beeinflussung der aktuellen Arbeitsweise des Steuerwerks (Interrupt enable Bit: wird auf Unterbrechungsanforderung am INT-Eingang reagiert?, User/System Bit: Sind alle Befehle nutzbar oder nur bestimmte?, Trace Bit: Unterbrechungsroutine nach jeder Befehlsausführung starten?, Decimal Bit: Dual oder BCD rechnen?)
- · Befehlsausführung:
- 1. Holphase: nächster Befehl wird in Befehlsregister geladen
- Dekodierphase: Decoder ermittelt Startadresse des Mikroprogramms, welches Befehl ausführt
- Ausführungsphase: Mikroprogramm führt Befehl aus, indem Signalfolgen an andere Komponenten übermittelt und Meldesignale ausgewertet werden
- Rechenwerk: Führt vom Steuerwerk verlangte logische/arithmetische Operationen aus (reines Schaltnetz)
- Statusregister: informiert Steuerwerk über Ablauf des Ergebnisses (Übertrag CF, Hilfsübertrag AF, Null ZF, Vorzeichen SF, Überlauf OF, Even EF, Parität PF)
- Hilfsregister/Akkumulatoren: Zwischenspeichern von Operanden und Ergebnissen (meist zweigeteilt: Akkumulator-Register AC + nachgeschaltetes Hilfsregister HR (Latch))
- 3. Busse: 2 Eingangsbusse (Operanden), 1 Ausgangsbus (Ergebnis)
- Ergebnisse: Werden entweder in Prozessor-Registern gespeichert, zu ALU-Eingangsregistern zurückgeführt oder über externen Datenbus an andere Systemkomponenten übergeben
- Varianten:
  - Variante A: Hilfsregister des Akkumulators hinter der ALU (Vorteil: ALU-Operationen ohne Akkumulatorveränderung möglich. Nur bei alten 8 Bit-Prozessoren)







- 2. **Variante B**: Rechenwerk ohne Akkumulator Akkumulator in Prozessor-Registersatz verlegt (Vorteil: Mehrere Register können Akkumulatorfunktionen übernehmen. Bei allen modernen 16/32 Bit-Prozessoren)
- · Operationen:
- Arithmetische Operationen (Addieren/Subtrahieren ohne/mit Übertrag, Inkrementieren/Dekrementieren, Multiplizieren/Dividieren ohne/mit Vorzeichen, Komplement)
- 2. Logische Verknüpfungen (Negation, Und, Oder, Antivalenz)
- 3. Schiebe-/Rotationsoperationen (Links-/Rechts-Verschieben, Links/Rechts ohne/mit Übetragsbit rotieren)
- 4. Transportoperationen (Transferieren: move, load, store,...)
- Registersatz: Zwischenspeicherung von häufig benutzten Operanden → schnellerer Zugriff als auf Hauptspeicher
- 2. **Zusatzfunktionen**: Inkrementieren, Dekrementieren, Nullsetzen, Inhaltsverschiebung
- 3. **Datenregister**: Zwischenspeichern von Operanden, bei modernen Prozessoren mehrere Datenregister als Akkumulator nutzbar
- 4. Adressregister: Speichern von Adressen/-teilen eines Operanden, Basisregister (enthält Anfangsadresse eines Speicherbereichs, unverändert während dessen Bearbeitung), Indexregister (enthält Offset zu Basisadresse zur Auswahl eines bestimmten Datums im Speicherbereich)
- 5. **Spezielle Register**: Instruction pointer, Steuerregister, Statusregister, Interrupt-Behandlungsregister, Stackregister
- Registerskalierung: Je nach aktueller Datenlänge (1 Byte, 2 Byte,...) wird Indexregister vor Auswertung mit 1,2,... multipliziert (Vorteil: bessere Registerbreitenausnutzung, da Register nur um 1 de-/inkrementiert werden muss)
- Laufzeitstack: LIFP-Speicher im Hauptspeicher, speichert Prozessorstatus und Programmzähler bei Unterprogrammaufruf/Unterbrechungsroutinen, Parameterübergabe, kurzzeitige Datenlagerung bei Ausführung, Datenübertragungsbefehle PUSH und POP/PULL
- Adresswerk: Berechnet nach Steuerwerkvorschriften Adresse eines Befehls/Operanden (früher Bestandteil des Rechenwerks, heute sehr komplex, da es
  viele verschiedene komplexe Adressierungsarten gibt)
- · Aufbau und Funktionsweise:
- Adress-Addierer Eingang A: Registersatz (Adresse aus Basis-/Indexregister), Datenbuspuffer (absolute Adresse im Befehl oder absolute Distanz zu Basisregister)
- Adress-Addierer Eingang B: Befehlszähler (Adresse des aktuellen Befehls), Adresspuffer (Adresse des aktuellen Operanden)
- o Adressberechnung parralel zu Rechenwerkaktivitäten durch Pipelining
- o Tätigt Adressrechnung zur virtuellen Speicherverwaltung
- o Früher separat, heute in Prozessor integriert
- o Komplexe Adresswerke zur virtuellen Speicherverwaltung
- Systembus-Schnittstelle: Enthält Zwischenspeicherregister zur kurzfristigen Daten-/Adressaufbewahrung (Befehlszähler, Adresspuffer, Datenbuspuffer) und Ein-/Ausgangstreiber
- Spezielle Funktionseinheiten: Moderne Mikroprozessoren haben Speicherverwaltungseinheit (MMU), Arithmetik-Einheiten, Cache-Speicher,...

# Rechnermodell - CISC

- = complex instruction set computer
- Vorteile: Mikroprogrammierung begünstigt komplexe Befehle, komplexe Befehle → kurze Programme, Unterstützung höherer Programmiersprachen durch komplexe Befehle (Abbildung Sprachkonstrukt → Befehl direkter)
- Fazit: Entwirklung von Hardware, Programmiersprachen und Einsatzgebieten begünstigt komplexe Befehle
- Nachteile: Umfangreiche Mikroprogramme, verlängerte Entwurfszeit, komplexe Steuerwerke, nur kleine Teile des Befehlssatzes häufig benutzt, größere Fehleranfälligkeit auf Mikroprogrammebene, schwieriger Compilerbau
- 80/20-Regel: Nur 20% der Befehle werden häufig verwendet
- Cycles per instruction (CPI): Bei meisten heutigen CISC-Architekturen: CPI





<> 2

### RECHNERMODELL - RISC


• = reduced instruction set computer

### · Grundprinzipien:

- Vielbenutzte Befehle so schnell wie möglich machen (keine Mikroprogrammierung, Befehlspipeline)
- 2. Hauptarbeit durch optimierende Compiler
- 3. Operanden in großen Registersätzen halten (schneller Zugriff, schnelle Verarbeitung)
- 4. einheitliche Befehlsformate (schnelle Decodierung)
- 5. viel Pipelining
- Ziele:
- 1. Jeder Befehl ein Taktzyklus
- 2. alle Befehle gleich lang
- 3. nur Load-Store und Register-Register-Befehle (wenige Adressierungsarten  $\sim$  schnelle Ausführung)
- 4. Koprozessorarchitektur für komplexe Befehle
- keine Ziele: Unterstützung von Gleitkomma-Arithmetik oder Betriebssystemfunktionen
- Forderungen an RISC-Systeme:
  - 1. Mindestens 75% Ein-Zyklus-Befehle
  - 2. Länge aller Befehle = Datenbusbreite
  - 3. Nicht mehr als 128 Befehle
- 4. Nicht mehr als 4 Adressierungsarten
- 5. Load-Store-Architektur
- 6. Festverdrahtete Steuereinheit (keine Mikroprogramme)
- 7. Mindestens 32 allgemein verwendbare Register

### RISC — Prozessoraufbau

- Harvard-Architektur: Programm- und Datenspeicher getrennt  $\leadsto$  paralleles Holen von Operanden und Instruktionen
- Varianten:
- zwei getrennte Bussysteme bis zu Cachespeichern, nur ein Arbeitsspeicher (niedrigere Kosten)
- 2. ein Bussystem (wie Standard-Mikroprozessoren)
- Systembusschnittstelle: enthält Registerblocks für Daten und Adressen (parallel Lesen von Daten und Zwischenspeichern von Ergebnis)
- Befehlszähler: manchmal als Hardware-Stack ausgebildet (schnellere Unterprogrammaufrufe)
- Steuerwerk: festverdrahtet, Befehlsregister als Warteschlange (FIFO), für jede Pipeline-Stufe ein Register, Opcodes jeder Stufe können von Steuerwerk-Schaltnetz ausgewertet werden
- Registersatz: große Registeranzahl, erlaubt gleichzeitige Auswahl von 3 bis 4 Registern
- Rechenwerk: Load/Store-Architektur, Operanden via 2 Operandenbusse aus Registersatz, Ergebnis (im selben Taktzyklus) über Ergebnisbus in Registersatz, keine direkte Verbindung zwischen ALU und Systembus - Transfer über Register
- $\bullet \ \ Superskalarit\"{a}t\hbox{: }Schafft\ RISC-Prozessor\ eine\ Befehlsausf\"{u}hrung\ pro\ Takt, so$



heißt er superskalar - pro Takt können mehrere Befehle den Ausführungseinheiten zugeordnet und so viele Befehlsausführungen beendet werden

# Pipeline-Verarbeitung

# PIPELINE VS SERIELL

· Seriell:



· Pipelining:

# Beispiel: Wäsche waschen

- 1. Schmutzige Wäsche in Waschmaschine
- 2. Nasse Wäsche in Trockner
- 3. Falten/Bügeln
- 4. Kleider in Schrank legen


# **DEFINITION**

Pipelining: Operationszerlegung in mehrere Phasen/Suboperationen, die von hintereinandergeschalteten Verarbeitungseinheiten taktsynchron bearbeitet werden (jede Verarbeitungseinheit führt eine Teiloperation aus).


→ Gesamtheit Verarbeitungseinheiten = Pipeline

### **BEGRIFFLICHKEITEN**

· Stufen, Register:




- Verzögerungszeiten: Schaltnetze:  $\tau_i$  ( $i=1,\ldots,k$ ), Register:  $\tau_{\text{reg}}$
- Pipeline-Maschinentakt: Benötigte Zeit, um Befehl eine Stufe weiterzuschieben (ideal: k-stufige Pipeline führt Befehl in k Takten mit k Stufen
- Latenz: Zeit, die ein Befehl braucht, um alle k Stufen zu durchlaufen
- Durchsatz: Anzahl Befehle, die Pipeline pro Takt verlassen können: D =  $\frac{n}{(k+n-1)*\tau} \left( \tau : \max\{\tau_1, \ldots, \tau_k\} + \tau_{\text{reg}} \right) - \lim_{n \to \infty} D = D_{\max} = \frac{1}{\tau}$
- **Speedup**: *n* Befehle mit *k*-stufiger Pipeline ausführen:
- 1. sequentiell: n \* k Taktzyklen
- 2. mit pipelining: k + (n-1) Taktzyklen (Latenz k, Durchsatz 1 k Takte zum Füllen, (n-1) für die restlichen Befehle)  $\Rightarrow$  Speedup  $S = \frac{n*k}{k+n-1}$  (Leistungssteigerung -  $\lim_{n\to\infty} S = k$ )




### MIPS — BEFEHLSABARBEITUNG


- · Befehl holen: Wird bei jedem Befehlstyp benötigt
  - 1. Befehl im Befehlsspeicher adressieren
  - 2. Befehlszähler (PC) um 4 inkrementieren




• Typ R: Lesezugriff auf beide Operandenregister, Schreibzugriff auf Zielregister




- Typ I: Bestimmung der Speicher-/Ladeadresse durch Addieren von 16-Bit-Offset zu Basisadresse in  $r_m$
- 1. Laden (z.B.  $lw r_z$ , offset  $(r_m)$ ): Wort an Ladeadresse wird in  $r_z$  geladen
- 2. **Speichern** (z.B. sw  $r_n$ , offset  $(r_m)$ ): Wort in  $r_n$  wird in Speicheradresse gespeichert



• Typ J: 16-Bit Offset  $\rightarrow$  bis zu  $2^{15}-1$  Befehle vorwärts/ $2^{15}$  rückwärts (Basisadresse zur Sprungberechnung = Befehlsadresse hinter Verzweigungsbefehl (PC+4), z.B. beq  $r_n$ ,  $r_m$ , offset: Vergleich von  $r_n$ ,  $r_m$  entscheidet ob Sprung genommen wird)




· MIPS-Datenpfad: Zusammenführung der drei Modelle



### MIPS — PIPELINING: DLX-PIPELINE

(DLX = deluxe)

Pipelinestufen, Buffering (siehe Grafik "'Begrifflichkeiten: Stufen, Register"')



- Phase 1 (IF-Phase): Instruction Fetch. Der durch Befehlszähler adressierte Befehl wird aus Cache/Speicher in Befehlsbuffer geladen, Befehlszähler wird inkrementiert
- Phase 2 (ID/RF-Phase): Instruktion Decode, Register Fetch. Aus Opcode werden prozessorinterne Steuersignale erzeugt, Operanden werden aus (Universal-)Register bereitgestellt
- 3. Phase 3 (Ex-Phase): Execution, Effective Address Calculation. Operation wird auf Operanden ausgeführt, bei Lade-/Speicherbefehl oder Verzweigung berechnet ALU effektive Adresse
- Phase 4 (MEM-Phase): Memory access. Speicherzugriff (bei Lade-/Speicherbefehl) wird durchfeführt
- Phase 5 (WB-Phase): Write back. Ergebnis wird in (Universal-)Register geschrieben (ergebnislose Befehle in dieser Phase passiv)

## MIPS — PIPELINE-KONFLIKTE


- Datenkonflikte: Benötiger Operand ist in der Pipeline (noch) nicht verfügbar (Datenabhängigkeiten im Befehlsstrom)
- Struktur-/Ressourcenkonflikte: Zwei Pipeline-Stufen benötigen selbe Ressource, aber nur einfacher Zugriff möglich
- Steuerflusskonflikte: Bei Programmsteuerbefehlen
- Zieladresse des n\u00e4chsten Befehls in Befehlsbereitstellungsphase noch nicht berechnet
- 2. Bedingter Sprung: noch unklar, ob gesprungen werden muss

### DATENABHÄNGIGKEITEN/-KONFLIKTE

- Datenabhängigkeit: Zwischen zwei aufeinanderfolgenden Befehlen Inst<sub>1</sub>, Inst<sub>2</sub> kann eine Datenabhängigkeit bestehen:
- 1. **Echte Datenabhängigkeit** (true dependence,  $\delta^t$ ):  $Inst_1$  schreibt Ausgabe in Register, dass die Eingabe von  $Inst_2$  ist
- 2. **Gegenabhängigkeit** (antidependence,  $\delta^a$ ):  $Inst_1$  liest von einer Stelle, die von  $Inst_2$  überschrieben wird
- 3. **Ausgabeabhängigkeit** (output dependence,  $\delta^o$ ):  $Inst_1$  und  $Inst_2$  schreiben Ergebnis in selbes Register, aber  $Inst_2$  nach  $Inst_1$

### Beispiel:

$$S_1$$
: add r1, r2, 2 #r1 := r2+2  
 $S_2$ : add r4, r1, r3 #r4 := r1+r3  
 $S_3$ : mul r3, r5, 3 #r3 := r5\*3  
 $S_4$ : mul r3, r6, 3 #r3 := r6\*3



### · Datenkonflikte:

- Lese-nach-Schreibe-Konflikt (read after write, RAW): Verursacht durch echte Abhängigkeit
- Schreibe-nach-Lese-Konflikt (write after read, WAR): Verursacht durch Gegenabhängigkeit, tritt auf, wenn Schreib- vor Lesestufe in Pipeline
- Schreibe-nach-Schreibe-Konflikt (write after write, WAW): Verursacht durch Ausgabeabhängigkeit, tritt auf, wenn Pipeline in mehr als einer Stufe schreibt oder ein Befehl fortgesetzt werden darf, wenn vorhergehender angehalten wurde
- Kein WAR-/WAW-Konflikt in fünfstufiger DLX-Pipeline, da nicht überholt werden kann und immer in Stufe 2 gelesen wird (bzw. in Stufe 5 geschrieben)


### · Lösungen:

### 1. Software-Lösung:


- (a) Compiler erkennt Datenkonflikte, fügt nach konfliktverursachenden Befehlen Leeroperation (noop) ein
- (b) Statische Befehlsanordnung: Befehle werden umgeordnet (Optimierung), um Leeroperationen zu minimieren (Instruction Scheduling, Pipeline Scheduling)

### 2. Hardware-Lösung:


(a) Pipeline leerlaufen lassen: Pipeline-Sperrung (*interlocking*) bzw. Pipeline-Leerlauf (*stalling*)



(b) Forwarding: Wird Datenkonflikt erkannt, so wird Operand nicht aus Universalregister, sondern direkt aus ALU-Ausgaberegister der vorherigen Operation in ALU-Eingaberegister übertragen



(c) Forwarding with interlocking: Forwarding löst nicht alle möglichen Datenkonflikte



### RESSOURCENKONFLIKTE


- Treten bei einfachen Modellen wie einer DLX-Pipeline nicht auf
- Lösungen:
- Arbitrierung mit Interlocking: Arbitrierungslogik hält konfliktverursachenden Befehl an → Verzögerung
- 2. Übertaktung: Konfliktverursachende Ressource wird schneller getaktet als übrige Pipeline-Stufen
- 3. **Ressourcenreplizierung**: Ressourcen werden vervielfacht (z.B. Registersatz mit mehreren Schreibkanälen)

### STEUERFLUSSKONFLIKTE

- Programmsteuerbefehle: bedingte und unbedingte Sprünge, Unterprogrammaufruf- und -rückkehrbefehle, Unterbrechungsbefehle
- Befehlszähler wird erst in MEM-Stufe ersetzt  $\sim$  Befehle in Pipeline, die wieder gelöscht werden müssen



 ~ nach genommenem Sprung müssen Wartezyklen eingefügt werden (die ggf. durch Umstrukturierung der Pipeline verringert werden können)





### Lösungen:

- 1. Software-Lösung:
- (a) Einfügen von noop in die Wartezyklen
- (b) Statische Befehlsanordnung: Compiler optimiert Code und fügt nicht sprungrelevante Befehle in Wartezyklen ein, noop, falls es keine gibt → Code Pipeline-abhängig

### 2. Hardware-Lösung:

- (a) Hardware Erkennt Verzweigungsbefehle in ID-Stufe und l\u00e4dt danach bis zur Berechnung der Zieladresse keine weiteren Befehle → bereits in IF-Stufe geladener Befehl muss gel\u00f6scht werden
- (b) Spekulation auf nicht genommene bedingte Sprünge wird Sprung doch genommen Pipeline leeren (*Pipeline flushing*)
- (c) 1-Bit-Prädikator zur Sprungvorhersage






(e) Moderne Sprungvorhersagetechniken: In mehr als 90% der Fälle richtig


# Speicher

### **BEGRIFFE**


 Hauptspeicher: "'Gedächtnis"' des Rechners. Beinhaltet Programme und Daten, die jederzeit und sofort (random access) zur Verfügung stehen müssen



- Speicherelement: 1 Bit Speicher
- Speicherzelle: feste Anzahl von Speicherelementen, auswählbar durch eindeutige Adresse. 8,16,32,... Bit
- Speicherwort: maximale Anzahl an Speicherelementen, die in einem Buszyklus zwischen Mikroprozessor und Speicher übertragen werden können → Speicherwortbreite = Datenbusbreite
- Wahlfreier Zugriff: Jede Speicherzelle kann direkt angesprochen werden (ohne andere Zellen ansprechen zu müssen), Selektion über Adressdecoder
- Speicherorganisation: Definition über Anzahl n der Zeilen und Anzahl m der Speicherelemente pro Zeile, z.B. 16-MBit-DRAM mit Organisation 4Mx4/2Mx8/1Mx16
- Kapazität: Informationsmenge, die im Speicher untergebracht werden kann  $(n*m\; {\sf Bit})$
- Arbeitsgeschwindigkeit:
- Zugriffszeit (access time): maximale Zeit zwischen Anlegen einer Speicheradresse imd Ausgabe der gewünschten Daten
- Zykluszeit (cycle time): minimale nötige Zeit zwischen zwei hintereinanderfolgenden Adressenaufschaltengen an den Speicher




# **SPEICHERKLASSIFIZIERUNG**



# TRANSISTOR (MOSFET)

- Eine Spannung an einem Gate regelt, ob Strom zwischen Source und Drain fließt.
- n-MOS-MOSFET: Kanal sperrt, wenn keine Spannung anliegt (selbstsperrend)




# Speicherzelle - statisch (SRAM)


- Aufgebaut aus zwei kreuzweise rückgekoppelten Invertern und zwei Transistoren zur Ankopplung an Bitleitungen  $\leadsto$  6-Transistor-Zelle
- Vorteile: Strom fließt nur zum Umschaltzeitpunkt → kein Refresh nötig
- · Nachteile: Hoher Platzverbrauch

### Speicherzelle - Dynamisch (DRAM)

- Aufgebaut aus einer Transistorzelle und einem Kondensator (vergößerte Drain-Zone, von Drain-Kontakt durch dünne Isolierschicht getrennt)  $\sim$  Platzverbrauch viermal kleiner als bei SRAM
- Vorteile: Geringer Platzverbrauch
- Nachteile: Information geht beim Lesen verloren und muss neu gespeichert werden (destructive read), Ladung geht nach einiger Zeit durch Leckströme verloren → periodische Auffrischung (refresh) nötig
- · Lesen:
- 1. Leistungskapazität wird vorgeladen (precharge)
- 2. Positive Spannung wird an Gate des Speichertransistors angelegt
- 3. Leseverstärker misst Strom am Ende der Bitleitung
- · Schreiben
- 1. Speichertransistor wird durch Spannung  $U_{GS}$  leitend
- Bitleitung auf Masse → Elektronen werden auf Drain-Zone aufgebracht, Kondensator l\u00e4dt
- 3. Bitleitung auf  $U_B \sim$  Elektronen von Drain-Zone abgesaugt, Kondensator entlädt



# DRAM — Adressierung



### DRAM — AUFFRISCHUNG

- · Zeilenweise, jede Zeile alle 2 msec
- Nur Zeilenadresse wird an Baustein angelegt, RAS=0, CAS=1

# Zugriffsbeschleunigung — Techniken

- Prinzip: Übertragung von benachbarten Bytes (Blöcken) anstatt einzelnen Bytes
- → beschleunigter Zugriff auf Speicherbaustein, falls alle zu lesenden/schreibenden Speicherzellen in einer Zeile liegen Zeilenadresse wird auch bei wiederholtem Zugriff auf Zeile (auch page

genannt) nur einmal angelegt (und im Register gespeichert). Dann werden in schneller Folge die Spaltenadressen angelegt (fast page mode: FPM-DRAM) 

rightarrow erheblich beschleunigter Zugriff

### **FPM-DRAM**

- Initialisieren: Wie normaler DRAM
- Nach 1. Lesezyklus: Speichersteuerung RAS-Signal bleibt aktiv
   → Zeile bleibt aktiv
- Bei folgenden Lesezugriffen: Speichersteuerung übergibt nur noch jeweils eine neue Spaltenadresse an DRAM
- → RAS-precharche-Zeit und RAS-CAS-Delay entfallen bei Folgezugriffen

### **EDO-RAM**

- = extended data output RAM
- Datenausgabe wird bei Lesen von CAS-Signal durch interne Pufferung entkoppelt
- ullet ightarrow Daten stehen länger am Ausgang bereit
- ullet  $\sim$  bessere Verschachtelungsmöglichkeiten beim Lesen
- Prozessor kann Daten auslesen, während Speichersteuerung neue Spaltenadresse an DRAM übergibt

### **SDRAM**

- = synchrone dynamische RAMs
- · beherrscht heute Speichermarkt
- Alle Ein-/Ausgangssignale synchron zum Systemtakt
- Prozessor, Chipsatz, Speicher kommunizieren über ein Bussystem (mit einer Frequenz getaktet)
- Intern 2 bis 4 Speicherbänke
- Nach Anlegen von Zeilen-/Spaltenadresse:
- 1. Speichersteuerung generiert nachfolgende Adressen
- Speichersteuerung führt alternierenden, überlappenden Zugriff auf die Speicherbänke aus

### **DDR-SDRAM**

- · Nächste Stufe SDRAM (SRAM II)
- · Vier Speicherbänke, die parallel arbeiten
- Prinzip
  - Bandbreitenerweiterung durch Nutzung beider Taktflanken
  - Daten werden bei steigender + fallender Taktflanke übertragen
  - → doppelter Datendurchsatz
- · Laufzeitverzögerungen sehr kritisch
- $\sim$  Verwendung von bidirektionalem Strobe-Signal (DQS) zusätzlich zu Systemtakt

# **SLDRAM**

- = sync link SDRAM
- Weiterentwicklung SDRAM
- Höhere erlaubte Busfrequenzen → höhere Leistung

# Organisation — Hauptspeicher

- lineare Liste von Speicherworten
- Aufbau: Speicherbausteine
- Zugriffszeit: Abhängig von verwendeten Speicherbausteinen
- Breite: IdR Breite des Datenbus
- Maximale Kapazität: Gegeben durch Breite des Adressbus

### MEMORY MAP

- = Speicher-Belegungsplan
- Gibt an, welche Speicherbausteine auf welchen Bereichen des Hauptspeichers liegen

