AFDX 端系统

测试（仿真）报告

项目名称：基于以太网 MAC 总线的 AFDX 端系统

目标器件：EQ6HL130　　顶层模块：AFDX_top

设计语言：Verilog　　系统时钟：125 MHz

摘要

本报告针对 AFDX 端系统 RTL 设计开展功能与性能仿真结果汇总，并补充说明 eLinx Analysis & Synthesis 综合检查情况。测试对象为 AFDX_top 顶层系统，重点覆盖虚链路自动配置、应用报文收发、A/B 双网冗余、长报文分片与重组、异常帧处理、网络故障恢复及应用口吞吐率、时延和抖动。ModelSim 顶层 RTL 仿真记录：20 项系统级检查全部通过（PASS=20、FAIL=0）。应用有效载荷吞吐率实测 163.644151 Mbit/s；17 B / 1471 B 报文首字节到首字节时延分别为 1.436 μs / 36.332 μs；抖动测量值为 34.896 μs。eLinx 综合分析成功，0 errors、54 warnings。

一、测试目的与范围

测试目的：验证 AFDX_top 顶层在默认参数下能否完成应用数据输入、虚链路识别与调度、A/B 双网传输、接收端完整性与冗余处理、应用数据交付，并检查长报文和典型网络异常条件下的行为。

测试范围包括：

1. 系统启动与自动配置：复位后自动写入默认虚链路表，检查 tx_ready 是否按预期拉高。
2. 应用数据通路：10 B、1471 B、3000 B、8192 B 消息的收发与数据完整性。
3. 冗余和容错：A 网断开、B 网断开、单网 FCS 错误、双网同时断开及链路恢复。
4. 异常输入：越界 VLID 的丢弃与错误标志；发送忙时 tx_ready 反压。
5. 性能：有效载荷吞吐率、应用口首字节时延和同一 VL 不同报文长度下的时延差。
6. 工程综合：eLinx 对 AFDX_top 的 Analysis & Synthesis 结果与资源报告。

二、被测设计与测试环境

被测设计顶层为 AFDX_top，采用 Verilog-2001 实现，目标器件为 eHiChip6 系列 EQ6HL130。应用发送接口以连续 tx_valid 字节流表示一条消息，消息前两个字节为大端 VLID，其后为 1～8192 字节应用数据；接收端通过 rx_valid/rx_data 输出完成处理的消息。GMII A、B 两路在仿真测试台中分别回环，并可注入断网和 FCS 错误。

项目	配置 / 说明
被测顶层 / 测试台	AFDX_top / AFDX_top_tb
RTL 语言与参数	Verilog-2001；默认全规模参数；125 MHz 系统时钟
ModelSim	Model Technology ModelSim - Intel FPGA Edition 2020.1（Transcript 编译器信息）
Icarus Verilog	工程测试报告记录为 Icarus Verilog 12；用于批量 RTL 回归
eLinx	eLinx 64-Bit 13.0.1 Build 232；目标 EQ6HL130
链路建模	GMII A/B 分别自回环；测试台支持 kill_a / kill_b / corrupt_a / corrupt_b 故障注入
顶层测试运行方式	编译 RTL 与 TB/AFDX_top_tb.v，运行顶层 testbench 至 $finish

表 1　被测对象与工具环境

三、测试方法与判定准则

3.1 顶层系统测试方法

顶层测试台 AFDX_top_tb 通过应用发送接口注入“VLID + 应用数据”，观测接收应用接口的 VLID、数据长度和数据内容。A/B GMII 接口在测试平台中各自回环，测试台通过控制网络断开和 FCS 错误注入信号模拟链路异常。测试台还记录发送首字节时间和接收首字节时间，以计算应用口时延；通过多个 VL 和多种报文长度测量吞吐与抖动。




图 1　顶层 RTL 仿真验证流程

3.2 主要判定准则

验证项	判定要求
数据正确性	接收端 VLID、消息长度和应用数据内容应与发送端一致；不允许丢失、损坏或重复交付。
自动配置	复位后设计完成 128 路发送 VL 和 4096 路接收 VL 默认表配置，随后 tx_ready 拉高。
双网容错	A 或 B 任一网络单独失效时，另一网络仍应使消息交付一次；双网同时失效时不得产生虚假交付。
分片重组	大于单帧承载能力的应用消息应被分片，接收端重组后长度和内容正确。
吞吐率	应用有效载荷吞吐率不低于 100 Mbit/s。
时延	应用发送接口首字节至接收接口首字节的时延小于 2 ms。
抖动	同一 VL 的多种报文长度测得的最大时延与最小时延之差小于 100 μs（本次测试台判定阈值）。

表 2　顶层系统测试判定准则

3.3 数据与性能测量口径

吞吐率统计应用有效载荷字节数，不把 A/B 两路冗余副本重复计数。系统以 12 个 VL 轮转发送 60 条 1471 B 消息，记录首条到最后一条的仿真时间。时延定义为发送端 tx_data 首字节出现到接收端 rx_data 首字节出现的时间差。抖动按同一 VL 在 17 B、300 B、900 B、1471 B 四种消息长度下的时延最大值减最小值计算，并取 12 个 VL 中的最坏值。

四、ModelSim 顶层系统测试结果

ModelSim Transcript 显示，AFDX_top_tb 从复位开始运行，完成自配置后逐项执行报文收发、流控、分片重组、冗余容错、异常输入及性能测试，最终在 AFDX_top_tb 的 $finish 处结束。测试汇总为 PASS=20、FAIL=0。

编号	测试项目	测试内容 / 结果	判定

编号	测试项目	测试内容 / 结果	判定
SYS-01	自动配置	复位后完成全部 128 TX VL / 4096 RX VL 表配置；耗时 8450 个时钟周期	通过
SYS-02	短报文收发	VL5，10 B；接收一次，VLID 与数据正确	通过
SYS-03	单帧上限报文	VL9，1471 B；对应 1518 B 以太网帧	通过
SYS-04	发送反压生效	系统忙于处理消息时 tx_ready 拉低	通过
SYS-05	发送反压恢复	当前消息处理完成后 tx_ready 恢复为 1	通过
SYS-06	长报文分片重组	VL12，3000 B；自动分片并在接收端完整重组	通过
SYS-07	最大应用消息	VL13，8192 B；分片与重组后数据完整	通过
SYS-08	A 网中断	A 网失效，消息经 B 网交付一次	通过
SYS-09	B 网中断	B 网失效，消息经 A 网交付一次	通过
SYS-10	A 网 FCS 错误	A 网错误帧被 MAC 丢弃，消息经 B 网交付一次	通过

表 3（上） ModelSim AFDX_top_tb 系统级测试记录

4.1 ModelSim 顶层测试结果（续）

编号	测试项目	测试内容 / 结果	判定
SYS-11	B 网 FCS 错误	B 网错误帧被丢弃，消息经 A 网交付一次	通过
SYS-12	双网同时中断	无网络可用时不产生虚假消息交付	通过
SYS-13	故障恢复	网络恢复后业务能够继续交付	通过
SYS-14	越界 VLID	超出 128 路发送 VL 范围的消息被丢弃，并置 err_flags_o[6]	通过
SYS-15	连续多 VL 报文	5 轮 × 12 VL × 1471 B，共 60 条；无丢失、损坏、重复	通过
SYS-16	应用有效载荷吞吐	实测 163.644151 Mbit/s；高于 100 Mbit/s 阈值	通过
SYS-17	17 B 报文时延	首字节到首字节时延 1436 ns；小于 2 ms	通过
SYS-18	1471 B 报文时延	首字节到首字节时延 36332 ns；小于 2 ms	通过
SYS-19	多尺寸节拍报文	12 VL × 4 种长度，共 48 条 paced messages，全部交付	通过
SYS-20	抖动测量	最坏 VL 的最大时延差 34896 ns；小于 100 μs	通过

表 3（下） ModelSim AFDX_top_tb 系统级测试记录

4.2 测试结果说明

20 项检查覆盖了正常收发、流控、超长消息、双网冗余、网络故障和性能指标。尤其在 A 网或 B 网单独失效、任一网络出现 FCS 错误时，接收端仍只交付一次有效消息；两路网络同时中断时没有产生虚假交付。恢复链路后，后续业务恢复正常。

Transcript 最终输出 AFDX_TOP RESULT: PASS=20 FAIL=0，并出现 AFDX_TOP ALL PASS。该结果以当前顶层 RTL 测试平台及其回环/故障注入模型为边界，不代表真实物理链路的环境可靠性测试。

五、性能测试结果与分析

本节指标来自 ModelSim Transcript 中 AFDX_top_tb 的 MEASURE 行，属于 125 MHz 默认参数下的 RTL 仿真测量值，不是 FPGA 板卡实测值。

指标	测试要求	实测值	结论
应用有效载荷吞吐率	≥ 100 Mbit/s	163.644151 Mbit/s	达到阈值的 1.636 倍
17 B 消息首字节时延	< 2 ms	1436 ns（1.436 μs）	满足阈值
1471 B 消息首字节时延	< 2 ms	36332 ns（36.332 μs）	满足阈值
同 VL 多尺寸抖动	< 100 μs	34896 ns（34.896 μs）	满足测试台阈值

表 4　顶层 RTL 仿真性能汇总

5.1 吞吐率测量说明

测试发送 60 × 1471 B（共 88,260 B），统计窗口为 4,314,728 ns，得到 163.644151 Mbit/s。场景为 12 个 VL、BAG 1 ms，并启用 tx_ready 流控；60 条报文均无丢失、损坏或重复。

5.2 时延与抖动测量说明

时延包含应用接口、协议封装、GMII/MAC、A/B 冗余路径和接收处理。抖动按同一 VL 在 17/300/900/1471 B 四种长度下的时延极差计算，覆盖 12 个 VL，最坏值 34.896 μs。

六、模块级与批量回归测试记录

工程 docs/测试报告.md 记录：使用 Icarus Verilog 12 运行 RTL 回归，汇总为 19 个测试台、287 项检查，原记录结果为全部通过。该批量回归与前述 ModelSim 顶层 AFDX_top_tb 的 20 项系统级检查属于不同的仿真批次和统计口径，不能合并相加。

覆盖类别	主要测试台	覆盖内容
系统级顶层	AFDX_top_tb、AFDX_top_tb_quick	默认参数下的自动配置、应用收发、双网故障、性能检查；quick 版本用于短流程验证
核心与性能	afdx_core_tb、afdx_core_perf_tb	MAC 侧字节流、冗余与序号、Skew、异常帧、长报文、BAG/吞吐/抖动
MAC 与帧处理	afdx_gmii_mac_tb、frame_encap_tb、frame_decap_filter_tb	前导码、SFD、FCS/CRC、帧字段、填充、长度边界和错误帧过滤
冗余与接收交付	afdx_integrity_redundancy_tb、afdx_redundant_tx_tb、afdx_rx_payload_deliver_tb	PSN/序号边界、冗余副本判决、Skew 窗口、缓冲与队列行为
IP 分片与重组	ip_frag_tb、ip_frag_encap_tb、ip_reasm_tb	1471/1472/1473 B 边界、8192 B 消息、乱序/缺片/重叠/超时等场景
管理平面	afdx_mgmt_plane_tb、afdx_615a_loader_tb、afdx_rtc_sync_tb	SNMP GET/GETNEXT、615A 数据加卸载、RTC 同步相关模块功能
其他控制模块	vl_table_tb、afdx_bag_jitter_scheduler_tb、afdx_jitter_calculator_tb、afdx_vl_rx_arbiter_tb	VL 表读写、BAG 调度、抖动计算、接收 VL 仲裁

表 5　模块级和核心级测试覆盖范围（按工程测试说明整理）

6.1 回归统计口径提示

工程测试报告摘要写明“19 个测试台、287 项检查”。其中分项列表以合并行形式呈现若干测试台，分项数字与摘要合计之间需要用 run_all.sh 的原始控制台日志再次核对。因此，本报告保留原始汇总记录，不根据分项自行重算或声称已独立复验该总数。正式提交前建议补存一次完整回归日志。

七、eLinx 综合分析结果

eLinx 最新一次 Analysis & Synthesis 日志的顶层实体为 AFDX_top，目标器件 EQ6HL130。综合状态为 Successful，日志结尾明确给出 0 errors、54 warnings。综合成功仅表示当前 RTL 能完成该工具的分析与综合流程，不代表时序已经收敛，也不代表已经完成布局布线或 FPGA 上板。

资源项目	综合结果	备注
逻辑单元（LE）	57,597	器件报告给出的总逻辑资源使用量
寄存器	31,468	综合后寄存器总数
存储位数	2,035,712 bit（约 2.04 Mbit）	RAM / 存储资源统计
DSP 9-bit elements	8	DSP 资源使用量
I/O pins	70	顶层引脚统计
PLL / DLL	0 / 0	本次综合报告统计

表 6　eLinx Analysis & Synthesis 资源统计

7.1 警告类型与影响

警告类别	日志表现	建议处理
未使用信号 / 无驱动输入	如 rx_ready 未参与逻辑，部分中间变量赋值后未使用。	需确认接口设计意图；若确实不使用，应在接口说明中明确，必要时移除无效信号。
锁存器推断	日志提示 err_flags_o、局部变量 k、RTC 接收状态等存在 latch 推断。	优先检查组合 always 块是否对所有分支赋默认值；若非预期锁存器，应修改 RTL 并重新综合。
位宽截断	vl_table、ip_reasm、ip_frag、afdx_snmp_agent 等存在赋值位宽截断警告。	逐项核对常量范围、符号扩展和目标寄存器位宽，确认截断是设计意图而非数据丢失。
RAM 属性 / 存储行为	工具提示 syn_ramstyle 属性值不支持；并报告部分 RAM 上电状态未知、双时钟 RAM 读写行为未定义。	需要结合目标器件 RAM 推断规则检查初始化、读写时序和跨时钟行为。
输出常量与输入未使用	gmii_a_tx_er、gmii_b_tx_er、err_flags_o[7] 被综合为 GND；rx_ready 不驱动逻辑。	检查是否符合接口规范；确认未使用的输出位是否应明确绑常量。

表 7　eLinx 日志中的主要警告类型及处理建议

综合日志汇总：Analysis & Synthesis Successful；0 errors；54 warnings。报告保留警告数量，不将其表述为“无警告综合通过”。

八、已知限制与后续验证建议

事项	当前状态与后续工作

事项	当前状态与后续工作
尚未完成综合后网表仿真	现有顶层 PASS=20 来自 RTL testbench；没有证据表明该结果是在综合后网表上取得。后续可按工程说明使用 AFDX_top_tb_quick.v 做综合后短测，并保存完整 transcript。
尚未完成 FPGA 上板验证	当前证据是 RTL 仿真和 eLinx 综合分析，不包含板卡下载、PHY 连线、真实链路误码或环境实测。
MAC 接收时钟域	设计说明记录 MAC TX/RX 使用同一 clk 建模；真实 PHY 接收时钟 RXC 与系统时钟之间的跨时钟域处理仍需在上板实现中确认。
ModelSim 库路径提示	本次 Transcript 在加载阶段多次出现 suppressible vsim-19，提示无法访问 D:/modelsim/modelsim_ase/win32aloem；但后续测试台正常运行至 $finish 并输出 20 项 PASS。正式演示前建议修复库映射路径，避免环境噪声。
管理平面端到端覆盖	SNMP、615A、RTC 有对应模块/核心级测试台记录，但当前 AFDX_top_tb 顶层 Transcript 不包含完整管理业务端到端的单项检查；建议补充集成测试截图与日志。
综合警告清理	针对锁存器推断、位宽截断、RAM 属性和未使用端口逐项审查，修订后重新运行 eLinx 综合并归档差异。

表 8　当前验证边界和后续工作

九、测试结论

根据现有 ModelSim Transcript，AFDX_top 顶层 RTL 测试台完成 20 项系统级检查，结果为 PASS=20、FAIL=0。测试覆盖了复位后虚链路自动配置、短报文和单帧上限报文收发、3000 B / 8192 B 长报文分片重组、tx_ready 反压、A/B 单网故障及 FCS 错误容错、双网中断、故障恢复、越界 VLID 处理和连续多 VL 报文传输。性能测量结果为 163.644151 Mbit/s 吞吐率、1.436 μs / 36.332 μs 的两种报文时延，以及 34.896 μs 的最坏抖动。

eLinx 对 AFDX_top 的 Analysis & Synthesis 状态为 Successful，资源报告显示 57,597 个逻辑单元、31,468 个寄存器、2,035,712 bit 存储资源和 8 个 DSP 元素；同时存在 54 条 warning，仍需按类别复核。综合与 RTL 仿真结果共同表明，作品的主要通信逻辑已具备较完整的设计和仿真验证基础。

本阶段可以确认：核心 AFDX 数据通路及系统级冗余、分片重组和性能场景已通过所记录的 RTL 仿真；综合分析成功。当前结论不包含综合后网表仿真、时序收敛、真实 PHY 互通或 FPGA 上板运行通过的声明。

报告依据包括工程中的 ModelSim Transcript、AFDX_top_tb.v 测试台、ModelSim 运行脚本、工程测试报告与设计说明，以及 eLinx Analysis & Synthesis 日志。各项结论均按这些记录的实际仿真层级和统计口径表述。