AFDX 端系统设计文档

项目名称	基于以太网 MAC 总线的 AFDX 端系统
设计依据	ARINC 664 Part 7 相关数据链路与端系统处理需求
实现语言	Verilog-2001
目标器件	EQ6HL130
设计工具	eLinx 综合；ModelSim RTL 功能仿真

摘要

本设计以 AFDX_top 为系统顶层，采用“应用字节流接口 + AFDX 协议核心 + A/B 双套 GMII MAC”的实现架构。发送方向完成虚链路识别、IP 分片、BAG/Jitter 调度、以太网帧封装和 A/B 冗余复制；接收方向完成 GMII 帧接收、解封装与虚链路过滤、序号完整性检查、冗余副本判决、载荷缓存交付及 IP 分片重组。复位后由内部自动配置模块写入默认虚链路表，应用端无需额外提供配置总线。管理平面包含 SNMP、615A 数据加载和 RTC 同步功能模块。

一、设计目标与总体约束

1.1 设计任务

本工程面向“基于以太网 MAC 总线实现 AFDX”的设计任务，目标是在 FPGA 内部实现端系统的数据链路处理与冗余通信能力。顶层应用接口只输入虚链路编号（VLID）和应用数据，虚链路表配置、协议封装、双网发送、接收判决及长报文重组均由端系统内部完成。

1.2 主要设计目标

目标项	工程默认设计值/要求	设计对应
工作时钟	125 MHz	顶层 clk；GMII 采用 8 bit @ 125 MHz
发送虚链路规模	128 路（VL 0～127）	VL 表与发送调度器
接收虚链路规模	4096 路（VL 0～4095）	接收 VL 表及完整性/冗余状态表
默认 BAG	1 ms	自动配置模块默认 BAG_SEL=0
单帧长度	线速帧 64～1518 B（含 FCS）	封装器进行长度检查和最小帧填充
应用消息长度	1～8192 B	发送分片与接收重组
应用有效载荷吞吐	目标不低于 100 Mbit/s	系统级性能测试统计应用数据字节
端到端时延	目标小于 2 ms	从 tx_data 首字节到 rx_data 首字节测量
冗余通信	A/B 双网副本	两套独立 GMII MAC；接收侧判重

1.3 设计原则

1. 接口简化：应用层按字节流提交“VLID + 数据”，不直接处理以太网/IP/UDP 头部。
2. 配置内聚：复位后由自动配置状态机写入默认发送和接收 VL 表，配置完成后再开放应用发送。
3. 收发分层：应用接口、协议核心、GMII MAC 分层实现，便于独立测试和后续替换。
4. 冗余可靠：A/B 网络同时发送相同业务帧，接收端依据序号、网络来源和时间窗口进行完整性检查与重复副本过滤。
5. 存储可综合：大规模 VL 状态和帧/载荷缓存采用 RAM 风格组织，并使用同步读写时序适配 FPGA 综合。

二、总体方案设计

2.1 方案选择

本工程采用 FPGA 内部集成协议核心和两套 GMII MAC 的方案。应用侧使用简单的字节流握手接口；协议核心统一完成 AFDX 虚链路、IPv4/UDP、BAG/Jitter、序号完整性和冗余管理；物理数据接口采用 A、B 两路 8 bit GMII。工程自带 MAC 收发逻辑，不依赖外部 MAC IP。

采用该方案的主要原因是：一方面，顶层测试只需要构造 VLID 与数据即可验证端到端数据通路；另一方面，A、B 两路处理可以在同一 FPGA 设计中进行并行控制，便于开展单网故障、FCS 错误及双网恢复等场景的故障注入测试。

2.2 总体架构




图 2-1　AFDX_top 总体架构与收发数据通路

系统分为应用接口适配层、协议处理层、双网 MAC 层和管理平面。自动配置模块连接核心配置总线；发送数据由应用口进入协议核心后复制到两路 GMII，接收数据经两路 MAC 独立进入核心，在去重和重组后返回应用口。

2.3 主要模块层次

层次	主要模块	职责
系统顶层	AFDX_top	统一外部应用接口、自动配置、协议核心及 A/B GMII MAC 的连接。
应用接口层	afdx_app_tx_if / afdx_app_rx_if	识别应用消息边界与 VLID；把核心内部消息格式转换为顶层字节流。
配置层	afdx_auto_config / vl_table	初始化并存储发送/接收虚链路配置，提供按 VL 查询。
发送协议层	ip_frag / afdx_bag_jitter_scheduler / frame_encap / afdx_redundant_tx	分片、调度、封装、A/B 帧复制。
接收协议层	afdx_mac_rx_framer / frame_decap_filter / afdx_integrity_redundancy / afdx_rx_payload_deliver / ip_reasm	恢复帧边界、解析过滤、完整性与冗余判决、缓存交付和重组。
MAC 层	afdx_gmii_mac_tx / afdx_gmii_mac_rx ×2	添加/剥离前导码、SFD、FCS，提供 GMII 帧字节流接口。

层次	主要模块	职责
管理平面	afdx_mgmt_plane 及 SNMP/615A/RTC 子模块	处理 UDP 管理服务和状态信息。

2.4 工程实现环境

项目	配置/说明
HDL	Verilog-2001
顶层模块	AFDX_top
目标器件	EQ6HL130，eHiChip6 系列
综合工具	eLinx 64-Bit Analysis & Synthesis，日志版本 13.0.1
仿真工具	ModelSim；工程回归脚本另使用 Icarus Verilog 12
时钟约束	125 MHz，工程约束文件 synth/afdx_timing.sdc
工程目录	RTL/：综合源代码；TB/：测试平台；sim/：仿真脚本；synth/：约束与综合检查；docs/：设计与测试说明

三、顶层接口与数据格式

3.1 顶层接口定义

端口/信号	方向	位宽/属性	功能说明
clk / reset	输入	1 bit；125 MHz；reset 高有效	系统时钟与异步复位入口。
tx_data / tx_valid	输入	8 bit + 1 bit	应用发送数据及有效标志；一条消息期间 tx_valid 连续有效。
tx_ready	输出	1 bit	端系统允许开始下一条应用消息时为 1。
rx_data / rx_valid	输出	8 bit + 1 bit	已完成去重、必要重组后的应用接收数据。
rx_ready	输入	1 bit	当前设计不使用；接收数据按每拍 1 字节连续输出。
gmii_a_*	双向分组	8 bit 数据及 TX_EN/RX_DV/TX_ER/RX_ER	网络 A 的 GMII 发送和接收接口。
gmii_b_*	双向分组	8 bit 数据及 TX_EN/RX_DV/TX_ER/RX_ER	网络 B 的 GMII 发送和接收接口。
err_flags_o	输出	8 bit	错误/异常状态标志，具体含义见表 3-2。

3.2 应用层消息格式

一条消息由 tx_valid 连续为 1 的一段表示。消息前两个字节为 VLID，采用高字节在前的顺序；之后为 1～8192 字节应用数据。接收侧以相同格式输出，前两个字节仍为 VLID，之后为重组后的应用数据。

字节位置	字段	说明
Byte 0	VLID[15:8]	虚链路编号高字节。
Byte 1	VLID[7:0]	虚链路编号低字节；默认发送 VL 合法范围为 0～127。
Byte 2～末尾	Application Data	应用有效载荷，长度 1～8192 B；大于单帧承载上限时自动分片。

3.3 GMII 接口约定

网络 A 和网络 B 各有一套独立 GMII 发送 MAC 与接收 MAC。顶层工作时钟为 125 MHz，GMII 数据宽度为 8 bit。当前仿真模型中两路 GMII 均使用 clk，测试平台将 A 网 TX 回接 A 网 RX、B 网 TX 回接 B 网 RX，并可通过 kill_a、kill_b、corrupt_a、corrupt_b 进行故障注入。

3.4 错误标志

位号	含义	触发场景（按顶层注释/核心实现）
[0]	接收缓冲溢出	接收缓存或交付资源不足。
[1]	判决与描述符不符	冗余判决事件与缓存帧描述信息不匹配。
[2]	发送 Jitter 超限	发送侧间隔约束检查未满足。
[3]	发送帧长越限	帧长超出协议或 VL 配置上限。
[4]	发送消息过长被丢	应用消息超过 8192 B 上限。
[5]	重组错误	重组超时、重叠、溢出或孤儿分片。
[6]	应用口消息被丢弃	例如 VLID 超出 0～127 或接口未就绪时启动消息。
[7]	保留	当前设计保留位。

四、具体模块设计

4.1 发送数据通路

4.1.1 应用发送接口适配

afdx_app_tx_if 监测 tx_valid 的连续有效区间，接收前两个字节并解析 VLID，再统计消息长度并生成核心内部消息流。模块配合 cfg_done 控制 tx_ready：自动配置结束前不开放发送。接口仅缓存/提交当前消息，核心通过 p_ready 反馈处理能力。消息长度字段为 14 bit，支持最大 8192 B 的应用数据。

4.1.2 IP 分片

ip_frag 接收完整应用消息及其 VLID、UDP 端口信息。对于可由单帧承载的消息直接形成单个 IP 数据报；对于超过首片/未分片场景 1471 B 的消息，按以太网帧可承载长度切分为多个 IPv4 分片。分片携带相同 IP Identification，使用 MF 标志和以 8 字节为单位的 Fragment Offset 标明分片位置。工程最大应用消息长度为 8192 B。

4.1.3 虚链路查表、BAG 与 Jitter 调度

afdx_vl_tx_arbiter 将发送请求与 VL 表查询接口仲裁；vl_table 返回对应 VL 的 BAG、LMAX、目的 MAC 和有效标志。afdx_bag_jitter_scheduler 依据该 VL 最近一次授权时间戳和配置的 BAG 判断当前请求是否满足最小发送间隔。afdx_jitter_calculator 根据链路速率、帧长等配置计算 Jitter 限制，供调度器进行间隔约束检查。

当前发送结构采用单消息缓冲，因此主要对当前待发送消息的 VL 进行查表和授权，不采用 128 路并行发送队列。某 VL 再次提交消息时若 BAG 尚未满足，tx_ready 会形成反压，等待该 VL 获得下一次发送授权。

4.1.4 帧封装与 A/B 冗余复制

frame_encap 根据授权结果生成 Ethernet、IPv4、UDP、AFDX 载荷及序号 SN。它对 IPv4 头校验和、IP 长度、UDP 长度、VL 目的 MAC 和帧长进行处理；FCS 不在该模块生成，而由后级 MAC 追加。载荷不足最小长度时，在 UDP 载荷之后、SN 之前补零。

afdx_redundant_tx 先将完整帧写入帧缓存，再使用同一读指针把帧字节同步送往 A、B 两路。两路副本在同一时钟拍输出，发送间隔为 0；两份帧仅源 MAC 地址中的网络接口标识字节不同，A 路为 0x20，B 路为 0x40，其余数据相同。

4.1.5 GMII 发送 MAC

afdx_gmii_mac_tx 接收不含前导码、SFD 和 FCS 的帧字节流，在 GMII 输出端添加 7 字节 0x55 前导码、1 字节 0xD5 SFD、帧内容、CRC-32 FCS，并在帧间维持 12 字节 IFG。MAC 不提供帧内反压，因此上游采用完整帧缓存和存储转发方式。

4.2 接收数据通路

接收路径由 A、B 两路独立的 GMII RX MAC 开始。每路数据分别恢复帧边界并交给解封装模块；随后通过 VL 表过滤、序号完整性检查和冗余判决，最终将唯一有效载荷交付给重组模块和应用接收接口。

4.2.1 GMII 接收与帧解封装

afdx_gmii_mac_rx 检测 SFD，恢复帧字节流，剥离前导码、SFD 和 FCS，并输出 FCS 错误指示。afdx_mac_rx_framer 为下游恢复字节流的帧边界信号。frame_decap_filter 解析 Ethernet、IPv4、UDP 和 AFDX 序号字段，检查目标 MAC/IP/UDP 信息及帧长度，并发起 VL 查表；不符合配置或格式要求的帧不会进入有效载荷交付路径。

4.2.2 VL 查询仲裁、完整性检查与冗余管理

A、B 两路解封装结果分别产生 VL 查询请求，afdx_vl_rx_arbiter 统一仲裁后访问 vl_table，获取接收 VL 的合法性和长度限制。afdx_integrity_redundancy 为每条接收 VL 维护 A/B 序号状态与冗余判决状态，检查网络来源、序号连续性和 SkewMAX 时间窗口。

当相同序号的 A/B 副本在允许的时间窗口内到达时，只接受其中一份有效载荷，另一份作为重复副本丢弃；若某一路网络中断或该路 FCS 错误，另一网络的有效副本仍可完成交付。若双网均不可用，则不会生成虚假的应用消息。

4.2.3 接收缓存与载荷交付

afdx_rx_payload_deliver 负责把 A/B 两路的载荷暂存，并依据完整性检查和冗余管理产生的判决事件释放或丢弃相应缓存。工程设计说明中采用 A、B 各自的 4 KB 环形 RAM 与描述符队列，避免后续帧覆盖尚未释放的数据。载荷按每拍 1 字节输出，接收应用口不进行 ready 反压。

4.2.4 IP 分片重组与应用接收

ip_reasm 根据 VLID、IP Identification、MF 和 Fragment Offset 维护重组上下文，将属于同一消息的分片放回正确位置。工程默认设置 4 个重组上下文，最大重组消息长度 8192 B，并设置超时保护。对于缺失首片、分片重叠、缓存溢出、上下文耗尽或超时等异常，记录相应计数并使消息作废。重组完成后由 afdx_app_rx_if 输出“VLID + 完整应用数据”。

五、关键协议与算法实现

5.1 AFDX 帧组成与长度控制

工程发送数据帧按 Ethernet + IPv4 + UDP + AFDX 载荷 + SN 的结构封装。对于延续分片，因为不重复携带 UDP 头，封装头部长度与首片不同；AFDX 序号 SN 位于载荷及必要填充之后。MAC 在最后追加 FCS。

字段/层次	长度或规则	Details
Ethernet Header	14 B	目的 MAC 由 VL 表提供；源 MAC 标识发送接口。
IPv4 Header	20 B	生成总长度、Identification、MF、Fragment Offset 和头校验和。
UDP Header	8 B（首片/未分片）	包含 UDP 源/目的端口与长度；延续分片不携带 UDP 头。
AFDX Payload	首片/未分片最多 1471 B	来自应用数据或 IP 分片数据。
Padding	按最小线速帧长度补零	带 UDP 头的载荷最低补至 17 B；延续分片模式按设计补至 25 B。填充位于 SN 前，不计入 IP/UDP 长度。
Sequence Number (SN)	1 B	每条发送 VL 单独维护；复位后的首帧 SN=0，后续 1～255 循环。
FCS	4 B	由 GMII TX MAC 计算并追加；RX MAC 校验并报告错误。
线速帧长度	64～1518 B，含 FCS	frame_encap 同时检查协议长度和 VL 的 LMAX。

5.2 BAG 约束与发送反压

BAG（Bandwidth Allocation Gap）用于约束同一虚链路相邻两次发送之间的最小间隔。默认 BAG_SEL=0，对应 BAG=1 ms。调度器记录每条 VL 最近一次获得发送授权的时间戳；当间隔不足时，当前消息等待授权，应用接口通过 tx_ready 不接受下一条消息，从而避免因发送资源暂不可用而静默覆盖数据。

5.3 序号完整性检查与冗余判决

每条接收 VL 独立维护 A 网和 B 网的期望序号，以及最近一次被接收帧的序号、来源网络和时间戳。Integrity Checker 依据接收序号是否落在允许序列范围判断帧是否可接受；Redundancy Manager

结合相同 SN、不同网络来源和 SkewMAX 时间窗口判定是否为冗余副本。序号按 0、1～255 的复位与循环规则处理。

A/B 发送副本在本实现中同步输出，因此正常情况下两副本的时间偏差较小；接收端判决仍保留 SkewMAX 时间窗口，以覆盖网络时延差异。对重复帧只交付一次，错误帧和非法序号帧不进入应用接收数据流。

5.4 IP 分片与重组

项目	设计实现
最大应用消息	8192 B
单帧载荷上限	首片/未分片模式 1471 B；延续分片模式最多 1479 B（不重复 UDP 头，具体由帧结构计算）。
分片关联	同一消息共享 IP Identification；MF 标识是否还有后续片；Fragment Offset 以 8 B 为单位。
重组资源	默认 4 个并行上下文；单消息最大 8192 B。
异常检查	超时、重叠、溢出、孤儿分片及上下文资源不足均有异常计数或错误标志。

5.5 管理平面设计

管理平面由 afdx_mgmt_plane 统一接收和分发 UDP 管理报文，与业务数据通路分离。当前 RTL 中包括以下服务：

服务	UDP 端口	主要功能	工程模块
SNMPv1 网络管理	161	支持 GET/GETNEXT；读取链路、帧计数、错误计数、完整性与 Policer 统计等 MIB 信息。	afdx_snmp_agent / afdx_snmp_mib
615A 数据加卸载	6150	会话管理、数据分块接收、CRC16/序号检查、确认与状态回读；默认数据块上限 64 B。	afdx_615a_loader
RTC 时间同步	8319	接收网络时间基准，维护本地秒/毫秒计时、同步锁定状态及时间调整逻辑。	afdx_rtc_sync

六、初始化与实现细节

6.1 复位后自动配置

reset 为高有效。复位释放后，协议核心先完成自身状态与接收 VL 状态表初始化；afdx_auto_config 在检测到核心 init_done 后，通过内部配置总线写入默认虚链路表。发送 VL 表按 0～127 写入 BAG、LMAX 和目的 MAC；接收 VL 表按 0～4095 写入有效标志、LMIN 和 LMAX。全部写完后 cfg_done 拉高，tx_ready 才允许应用侧开始发送。

配置类别	默认值	配置含义
发送 VL 数量	128	VLID 0～127。
接收 VL 数量	4096	接收表项 0～4095 均默认有效。
发送 BAG	1 ms	BAG_SEL 默认 0，对应 2^0 ms。
发送 LMAX	1518 B	线速帧最大长度，含 4 B FCS。

配置类别	默认值	配置含义
接收 LMIN / LMAX	64 B / 1518 B	默认接收帧长合法区间。
目的 MAC	03:00:00:00:VLID	低 16 bit 随 VLID 变化。

ModelSim 顶层测试记录显示，复位后完成 128 路发送 VL 与 4096 路接收 VL 的自动配置约需 8450 个时钟周期；在 125 MHz 时钟下，对应约 67.6 μs。配置完成后无需外部配置输入，tx_ready 自动升高。

6.2 RAM 与缓存组织

1. 虚链路配置、接收完整性/冗余状态及 Policer 相关状态采用按 VL 索引的存储结构，降低大规模表项完全展开为组合逻辑的压力。
2. 接收载荷按 A/B 两路分别缓存，并通过描述符队列记录帧归属和释放信息，避免判决前数据被覆盖。
3. 发送冗余模块先缓存完整帧再读取并同时驱动 A/B，匹配 GMII 无帧内反压的发送特性。
4. 工程设计记录指出，eLinx 对较浅存储阵列的 RAM 推断不稳定，因此部分物理深度补足至 4096，实际仅使用低地址区域。

6.3 时钟域与硬件接口注意事项

当前顶层及 GMII MAC 仿真模型以 clk 作为统一时钟，便于在 RTL 测试中闭环验证。真实 FPGA 板级连接 PHY 后，接收侧通常由 PHY 的 RXC 驱动，因此需要增加 RXC 到系统时钟域的跨时钟域处理（例如异步 FIFO/同步器，具体取决于 PHY 接口时序）。当前工程文档已将其列为上板前需要完善的项目。

七、仿真验证与综合结果

7.1 验证策略

工程采用分层测试方式：模块级测试分别检查 MAC、帧封装/解封装、VL 表、调度、完整性冗余、IP 分片/重组和管理平面；核心级测试检查 AFDX 核心与性能；系统级 AFDX_top_tb 仅通过顶层应用端口注入 VLID 和数据，并将两路 GMII 自回环，从应用接收端检查数据完整性。故障测试通过控制 A/B 网络接收有效信号或篡改指定字节模拟链路中断与帧错误。




图 7-1　系统级验证结构

7.2 顶层系统级测试项目

测试类别	测试内容	测试结论
自动配置	检查发送/接收 VL 表自动写入，观察 tx_ready 自动升高。	通过；约 8450 周期完成。
基础消息	VL5 的 10 B 消息、VL9 的 1471 B 单帧消息。	通过；VLID 和数据内容完整，且仅交付一次。

测试类别	测试内容	测试结论
流控	消息处理期间 tx_ready 拉低，完成后恢复。	通过。
分片重组	3000 B（VL12）和 8192 B（VL13）长消息。	通过；分片、传输和重组后数据一致。
单网故障	A 网中断、B 网中断。	通过；另一网络副本使消息交付一次。
FCS 错误	分别在 A 网、B 网注入 FCS 错误。	通过；错误帧被丢弃，另一网有效副本完成交付。
双网故障与恢复	A/B 同时中断后恢复。	通过；双网中断时无错误交付，恢复后业务恢复。
非法 VLID	发送 VLID=200。	通过；消息被丢弃并置位 err_flags_o[6]。
连续吞吐	12 个 VL，5 轮，共 60 条 1471 B 消息。	通过；未丢失、未损坏、未重复。
性能	吞吐、17 B/1471 B 时延、同一 VL 抖动。	通过；指标见 7.3。

7.3 性能测试结果

指标	测试设置/口径	ModelSim 顶层 RTL 实测
应用有效载荷吞吐率	60 × 1471 B；12 VL；BAG=1 ms；按应用数据字节统计。	163.644151 Mbit/s
17 B 消息时延	tx_data 首字节到 rx_data 首字节。	1436 ns（1.436 μs）
1471 B 消息时延	tx_data 首字节到 rx_data 首字节。	36332 ns（36.332 μs）
最大抖动	同一 VL 四种消息长度 17/300/900/1471 B 的时延最大值减最小值，取 12 VL 最坏值。	34896 ns（34.896 μs）
连续消息完整性	5 轮 × 12 VL × 1471 B。	60 条消息均无丢失、损坏或重复。

7.4 eLinx 综合结果

项目	综合报告数据
综合状态	Analysis & Synthesis Successful；0 errors，54 warnings。
目标器件	EQ6HL130（eHiChip6）。
Logic Elements	57,597。
寄存器	31,468。
存储位数	2,035,712 bit（约 2.04 Mbit）。
DSP 资源	8 个 9-bit DSP 元素。
总引脚	70。

以上为 eLinx Analysis & Synthesis 日志中的综合结果。综合日志仍记录 54 条 warning，应结合完整日志逐项确认未连接端口、未使用输入或被常量优化的信号是否符合预期。当前证据支持“综合分析成功”，不支持“已完成布局布线、时序收敛或板级运行”的结论。

8 设计限制与后续工作

8.1 当前设计限制

事项	当前状态与影响
发送缓存结构	发送侧采用单消息缓冲。同一 VL 连续提交消息时，第二条需等待 BAG 间隔；等待期间 tx_ready 反压应用端。
接收反压	顶层 rx_ready 当前未使用，接收数据以每拍 1 字节连续输出；应用侧需具备接收能力。
GMII 时钟域	仿真中 TX/RX 共用 clk；接入 PHY 后需处理 RXC 与系统时钟之间的跨时钟域。
综合后验证	工程测试报告明确未做 eLinx 综合后网表仿真；目前为 RTL 功能仿真。
物理实现	现有材料提供 Analysis & Synthesis 报告，未提供完整布局布线、时序签核、下载文件及板级实测报告。
管理平面端到端	SNMP/615A/RTC 模块具备独立/核心级测试记录；顶层系统测试尚未给出三项管理业务完整端到端演示证据。
工程质量收敛	eLinx 综合日志存在 54 条 warning，需要按信号连通性、未使用端口及常量优化逐项复核。

8.2 后续完善建议

1.完成 GMII RXC 与系统时钟域的跨时钟域设计，并结合实际 PHY 时序补充时钟及 IO 约束。
2.逐检查 eLinx 综合 warning；在工具支持的条件下运行综合后网表仿真，回归自动配置、收发、故障与长报文场景。
3.完成 FPGA 下载与板级验证，使用两路物理网络链路测试冗余、FCS 错误及链路恢复。
4.扩展管理平面系统级测试，覆盖 UDP/161、UDP/6150、UDP/8319 端到端闭环，并评估多消息缓存/接收反压机制。

9 结论

本工程已完成 AFDX 端系统核心 RTL 设计，形成了从应用字节流入口、虚链路自动配置、BAG/Jitter 调度、IP 分片、帧封装、A/B 双网冗余发送，到接收端帧解析、完整性检查、冗余去重、载荷缓存及 IP 重组的完整数据处理链路。ModelSim 顶层 RTL 测试记录显示 20 项系统级检查全部通过，应用有效载荷吞吐率达到 163.64 Mbit/s，17 B 和 1471 B 消息首字节时延分别为 1.436 μs 和 36.332 μs，最坏测试抖动为 34.896 μs。eLinx Analysis & Synthesis 日志显示，AFDX_top 综合分析成功（0 errors）。

因此，当前阶段可以确认：设计源码实现、系统级 RTL 功能仿真和 eLinx 综合分析已完成。实际 FPGA 上板、跨时钟域完善、综合后仿真及物理链路测试仍属于后续工作。

附录 A 主要 RTL 与测试文件索引

文件分组	功能定位/验证方向
RTL/AFDX_top.v；RTL/afdx_core.v；RTL/afdx_auto_config.v	系统顶层、AFDX 协议核心、默认虚链路自动配置。
RTL/afdx_app_tx_if.v；RTL/afdx_app_rx_if.v；RTL/vl_table.v；TX/RX VL arbiter	应用字节流适配、VL 表和查询仲裁。

文件分组	功能定位/验证方向
RTL/ip_frag.v；RTL/ip_reasm.v；RTL/frame_encap.v；RTL/frame_decap_filter.v	IP 分片/重组，以及 AFDX/Ethernet/IP/UDP 帧封装与解封装过滤。
RTL/afdx_bag_jitter_scheduler.v；RTL/afdx_jitter_calculator.v	发送 BAG 与 Jitter 约束。
RTL/afdx_redundant_tx.v；RTL/afdx_integrity_redundancy.v；RTL/afdx_rx_payload_deliver.v	A/B 双路帧复制、完整性检查、冗余判决和接收缓存交付。
RTL/afdx_gmii_mac_tx.v；RTL/afdx_gmii_mac_rx.v；RTL/afdx_mgmt_plane.v 及 SNMP/615A/RTC 子模块	GMII MAC 收发与管理平面服务。
TB/AFDX_top_tb.v；TB/afdx_core_tb.v；MAC、分片/重组、冗余和管理平面测试台	顶层系统功能、核心功能与性能、GMII 帧格式、分片重组、冗余及管理功能验证。