


Výstupní zpráva

Jméno: Jiří Prokop

Login: xproko47

Architektura navrženého obvodu (na úrovni RTL)

Schéma obvodu



Popis funkce

FSM mění stavy podle nákresu níže, na základě kterých, se v obvodu počítá, co kdy vyresetovat a to následovně:

clock_count reset - ve stavu 0 nebo při načtení bitu.

data_count reset - ve stavu 0

Do demultiplexoru(IN) přijde hodnota ve stavu 2 při hodnotě hod. cyklu 15 nebo při hodnotě 24, která může nastat pouze ve stavu 1. Do SEL zase vede data_count.

Návrh automatu

Schéma automatu

Legenda: cCount = clock count

dCount = data count


DIN - viz zadání

Stavy automatu: waiting, begin, data, end, valid

Moorovy výstupy: 0, 1, 2, 3, 4

Popis:

Ve stavu 0 automat čeká na START bit. Po jeho přijetí přejdeme do stavu 1. V tom se čeká na uplynutí 23 hodinových cyklů, abychom následně začali číst data z MIDBITU prvního datového bitu. Ve stavu 2 čteme data z MIDBITU jednotlivých bitů tzn. jednou za 16 hod. cyklů (kromě bitu prvního, ten přečteme ihned po přechodu). Při přečtení bitu se vždy zvýší dCount. Jakmile nabude hodnoty 8, přejdeme do stavu 3. V tomto stavu pouze čekáme na přijetí END bitu. Po jeho přijetí se dostaneme do posledního stavu s číslem 4. Zde nastavíme DOUT_VLD na 1 a tím ukončíme cyklus přijetí jednoho datového slova. Jsme znovu ve stavu 0.



Screen simulace

Poznámka: Nepodařilo se mi spustit simulaci s vlastním nastavením, takže jsem používal pouze předpřipravený skript `uart.fdo`. Kvůli tomu na screenshotu nejsou mnou vytvořené signály.

