# КАТЕДРА: КОМПЮТЪРНИ СИСТЕМИ И ТЕХНОЛОГИИ ДИСЦИПЛИНА: КОМПЮТЪРНИ АРХИТЕКТУРИ

#### ЛАБОРАТОРНО УПРАЖНЕНИЕ № 8

# ТЕМА: КОНВЕЙЕРНО ИЗПЪЛНЕНИЕ С ПРЕНАРЕЖДАНЕ НА ИНСТРУКЦИИТЕ

**Цел:** Да даде практически знания на студентите за работата на алгоритмите за динамично планиране (пренареждане) на инструкциите при тяхното паралелно изпълнение в конвейера на процесора.

## І. Теоретична част:

Основното ограничение за постигане на по-висока производителност при конвейерното изпълнение е свързано това, че инструкциите се изпълняват в реда, в който постъпват на входа на конвейера. Ако една инструкция бъде задържана, то следващите, след нея, също не могат да бъдат изпълнявани. По този начин, ако има зависимост между две близко разположени инструкции, то в конвейера възниква състезание и извличането и изпълнението на следващите поред инструкции се преустановява, докато състезанието се прекрати.

Например:

DIVD F0, F2, F4 ADDD F10, F0, F8 SUBD F12, F8, F14

Въпреки, че инструкция SUBD не зависи от предходните две инструкции, тя не може да се изпълни, тъй като съществува зависимост между ADDD и DIVD, което води до задържане на изпълнението на инструкцията ADDD и всички след нея. Спадът на производителността в работата на конвейера, в следствие на това ограничение, може да бъде избегнат, като се даде възможност инструкциите да се изпълняват в различен ред от този, определен в изходния код на програмата.

За да може *SUBD* да започне да се изпълнява, въпреки задържането на предходната инструкция *ADDD*, процесът на допускане до изпълнение на инструкциите, който се осъществява в етапа *ID* на стандартния конвейер, трябва да се раздели на две части: 1) допускане след проверка за структурни зависимости и 2) изчакване при възможни състезания, произтичащи от зависимости по данни. След като инструкцията бъде извлечена и декодирана, т.е. веднага след като се установи каква операция трябва да се изпълни от функционалните устройства в конвейера, може да се провери и дали необходимите функционални устройства за изпълнението на операцията са свободни. Това, всъщност е проверка за структурни състезания. Освен това, изпълнението може да започне веднага щом операндите (данните) на инструкцията станат налични. По този начин. започването и завършването на изпълнението на инструкциите в конвейера, ще може да се извършва и в различен, от определения в първоначалната програма, ред.

U така, инструкциите могат да се изпълняват с пренареждане, ако етапът ID (познат ни от стандартния конвейер) се раздели на два етапа:

**Допускане до планиране (Issue)** — инструкциите се декодират и се прави проверка за структурни зависимости (респ. състезания);

**Четене на операнди (Read operands)** — изчаква се, докато отпаднат състезанията, породени от зависимости по данни, след което се прочитат операндите.

Между етапите извличане от паметта (IF) и допускане до планиране (Issue) инструкциите трябва да се буферират, или в регистър (само за една инструкция), или в опашка (за няколко инструкции). Етапът EXE е след етапа за четене на операнди, както е и в стандартния конвейер. Обикновено в конвейера могат да се извършват операции с числа с плаваща запетая. Всяка такава операция отнема по няколко процесорни цикъла. Това налага да се направи разграничение — кога дадена инструкция започва и кога завършва своето изпълнение.

## 1. Централизирано управление на инструкциите – алгоритъм "Scoreboard"

Алгоритъмът "Scoreboard" е метод за централизирано динамично планиране. Той позволява инструкциите да се изпълняват пренаредено в конвейера. Алгоритъмът следи за състезания, причинени от зависимости по данни и за наличието на свободно функционално устройство (суматор, умножител и т.н.), което може да изпълни операцията.

Зависимостите по данни за всяка инструкция се записват и проследяват. Алгоритъмът не допуска текущата инструкция до планиране и изпълнение, докато не се установи, че състезанията между нея и предходните, вече допуснати и незавършили изпълнението си инструкции са отпаднали.


Инструкциите се извличат и декодират в реда, в който се намират в изходния код на програмата, след което преминават през следните четири етапа:

Допускане (Issue): Проверява се от кои регистри, инструкцията ще чете и в кои ще записва. Тази информация се запомня, тъй като ще е необходима в следващите етапи. За да се избегнат структурните зависимости (състезанията от типа WAW - Write after Write) инструкцията се задържа, докато предходните инструкции, които записват в същия регистър, не завършат изпълнението си. Освен това, инструкцията се задържа (остава в застой в етапа Issue), ако необходимите функционални устройства за нейното изпълнение са заети.

**Чемене на операнди (Read operands)**: След като инструкцията е допусната до планиране и е разпределена към необходимия за нейното изпълнение функционален модул, се изчаква, докато всички нейни операнди станат налични, т.е. докато в регистрите, в които се намират операндите не се запишат стойностите, които са резултат от изпълнението на други инструкции. Тази процедура предотвратява състезанията от вида RAW – Read after Write, причинени от зависимости по данни.

*Изпълнение (Execution)*: Когато всички операнди бъдат прочетени, функционалното устройство започва изпълнението на инструкцията. След като изпълнението приключи, полученият резултат трябва да се запише в целевия регистър.

Запис на резултата (Write result): Изчаква се, докато има предходни инструкции, които още не са завършили етапа четене на операнди и не са прочели своите операнди от регистъра, в който тази инструкция трябва да запише резултата от своето изпълнение. По този начин се преодоляват, т.нар. анти-зависимости, водещи до състезания от вида WAR – Write after Read.



Фиг. 1. Схематично представяне на централизираното управление посредством "Scoreboard"

Фигура 1 представя схематично мястото на "Scoreboard" при управлението на регистрите и функционалните устройства.

За да може да се управлява изпълнението на инструкциите, в алгоритъма "scoreboard" се поддържат три таблици на състоянието:

**Състояние на инструкциите (Instruction Status)**: Показва в кой от четирите етапа се намира всяка инструкция.

Състояние на функционалните устройства (Functional Unit Status): Показва състоянието на всяко функционално устройство. За всяко функционално устройство се поддържат 9 полета:

Busy: Показва дали функционалното устройството се използва или не;

Ор: Операцията, която устройството изпълнява (умножение, деление и т.н.);

Fi: Регистърът, в който се записва резултата от операцията;

 $F_{i}$ ,  $F_{k}$ : Регистрите, от които се четат входните операнди на инструкцията;

Qj, Qk: Функционалните единици, предават стойности за регистрите Fj, Fk;

 $\mathit{Rj}, \mathit{Rk}$ : Флагове, които показват дали  $\mathit{Fj}, \mathit{Fk}$  са готови или все още не може да се чете от тях.

*Състояние на регистрите (Register Status)*: Посочва кой функционален елемент в кой регистър записва резултат.

## Алгоритъм на работа:

След извличането на инструкцията и нейното декодиране са известни: вида на операцията (op), номерът на целевия регистър, в който ще се запише резултатът от тази операция (dst), входните операнди и номерата на регистрите от които ще бъдат прочетени (scr1 и src2).

На етапа *issue* се проверява дали функционалното устройство (FU) е свободно и дали няма друга инструкция, в процес на изпълнение, която да записва своя резултат в целевия регистър на текущата инструкция.

Формално, работата в този и следващите етапи може да бъде описана със следния псевдо-код:

```
function issue(op, dst, src1, src2)
  wait until (!Busy[FU] AND !Result[dst]);
         //FU е всяко функционално устройство, в което операцията може да за изпълни
         operation op
         Busy[FU] \leftarrow Yes;
         Op[FU] \leftarrow op;
         F_{:}[FU] \leftarrow dst;
         F_i[FU] \leftarrow src1;
         F_k[FU] \leftarrow src2;
         Q_i[FU] \leftarrow Result[src1];
         Q_k[FU] \leftarrow Result[src2];
         R_i[FU] \leftarrow Q_i[FU] == 0;
         R_{\nu}[FU] \leftarrow Q_{\nu}[FU] == 0;
         Result[dst] \leftarrow FU;
function read operands(FU)
  wait until (\overline{R_j}[FU] \text{ AND } R_k[FU]);
```

function execute(FU)

 $R_j[FU] \leftarrow No;$  $R_L[FU] \leftarrow No;$ 


// Извършва се операцията от страна на FU

```
function write_back(FU) wait until (\forall f \{(F_i[f] \neq F_i[FU] \text{ OR } R_i[f] = \text{No}) \text{ AND } (F_k[f] \neq F_i[FU] \text{ OR } R_k[f] = \text{No})\})
```

```
foreach f do  \mbox{if $Q_j[f]=FU$ then $R_j[f]$} \leftarrow \mbox{Yes}; \\ \mbox{if $Q_k[f]=FU$ then $R_k[f]$} \leftarrow \mbox{Yes}; \\ \mbox{Result}[F_i[FU]] \leftarrow 0; \\ \mbox{// 0 означава, че няма FU, което да записва резултат в регистъра $\operatorname{RegFile}[F_i[FU]] \leftarrow computed value}; \\ \mbox{Busy}[FU] \leftarrow \mbox{No};
```

#### **II.** Практическа част:


На следващите фигури е представено управлението на инструкциите от страна на "scoreboard" при изпълнението на следната примерна програма:




В дясно от горната програма са показани зависимостите между инструкциите, както и възможността за тяхното пренареждане и паралелно изпълнение.


Броят на процесорните цикли, необходими за изпълнението на операциите са: зареждане от паметта (LD) -1 цикъл; събиране и изваждане (ADD/SUB) -2 цикъла; умножение (MULTI) -10 цикъла; деление (DIV) -40 цикъла.

Преди да започне изпълнението трите таблици на състоянието са празни.



Таблиците на състоянието след първия процесорен цикъл изглеждат така:






На следващите фигури продължава представянето на трите таблици: *Instruction Status, Functional Unit Status и Register Status*, в които се записва състоянието от изпълнението на инструкциите в програмата.

	on	j	k	Issue	Read Oper	Exec Comp	Write Result					
LD	F6	34+	R2	1	2	3	4	D -				L D2
LD	F2	45+ E2	R3 F4	5						сорен п паниран		
MULT SUBD	F0 F8	F2 F6	F4 F2							паниран поставеі		
DIVD	F10	F0	F6						етапа is		ia b o	уфера
	F6	F8	F2					1 "				
Functional u	nit sta	itus:				dest	SI	S2	FU	FU	Fj?	Fk?
	Time	Name		Busy	Op	Fi	Fj	Fk	Qj	Qk	Rj	Rk
		Integer		Yes	Load	F2		R3				Yes
		Mult1		No								
		Mult2		No No								
		Add Divide		No No								
Register resu	lt stat			110								
Cycle	ii siai	us.		F0	F2	F4	F6	F8	F10	F12		F30
5			FU		Integer		1.0	1.0	1.10	1.12	•••	1.30
3			1.0		integer							
Instruction s	tatus:				Read	Exec	Write					
Instructi	ion	j	k	Issue	Oper	Comp	Result					
LD	F6	34+	R2	1	2	3	4	В ше	стия пр	оцесоре	н пикъ	л, LD
LD	F2	45+	R3	5	6			1		на е		"Rea
MULT	F0	F2	F4	6				Opera	ands" I	Інструкі	цията	MUL
SUBD	F8	F6	F2							до пла	ниране	и с
DIVD ADDD	F10 F6	F0 F8	F6 F2					ИЗВЛИ	ıча SUB	D.		
Functional u			1.7			dest	SI	∫ S2	FU	FU	E;?	Fk
i ancuonai u	Time	nus. Name		Busy	Ор	aesi Fi	S1 Fj	S2 Fk	Qj	Qk	Fj? Rj	r K Rk
	ııme	Integer		Yes	Load	F2	1 ]	R3	Ų)	Ωĸ	nj	Yes
		Mult1		Yes	MULT		F2	F4	Integer		No	Yes
		Mult2		No	Инстру	кцията	MULT 3	ависи о		гата на 1	LD2, ко	ойто п
		Add					егистър					
		Divide		No			a Qj=In				у ще д	ойде (
Register resi	ılt stai	tus:					то устро					
Cycle				_F0	F2	F4	F6	F8	F10	F12		F3
6			FU	Mult1	Intege	r						
Instruction st	atus.				Read	Exec	Write					
insiruction si	uius.				кеии	Exec	write					
Instruction			1-	Iccup	Oner	Comp	Recult					
Instruction I.D.		<i>j</i> 34+	k R2	Issue 1	Oper 2	Comp	Result 4	]				
LD	on F6 F2	<i>j</i> 34+ 45+	k R2 R3	Issue 1 5	<i>Oper</i> 2 6	3 7	Result 4					
LD LD	F6	34+	R2	1	2	3						
LD LD MULT	F6 F2	34+ 45+	R2 R3	1 5	2	3						
LD LD MULT SUBD DIVD	F6 F2 F0 F8 F10	34+ 45+ F2 F6 F0	R2 R3 F4 F2 F6	1 5 6	2	3						
LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6	34+ 45+ F2 F6 F0 F8	R2 R3 F4 F2	1 5 6	2	3 7	4					
LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6	34+ 45+ F2 F6 F0 F8	R2 R3 F4 F2 F6	1 5 6 7	2 6	3 7 dest	4 S1	S2	FU	FU	Fj?	
LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6	34+ 45+ F2 F6 F0 F8	R2 R3 F4 F2 F6	1 5 6 7	2 6	3 7 dest	4	Fk	FU Qj	FU Qk	Fj? Rj	Rk
LD LD MULT SUBD DIVD	F6 F2 F0 F8 F10 F6	34+ 45+ F2 F6 F0 F8 tus: Name Integer	R2 R3 F4 F2 F6	1	2 6 Op	dest Fi F2	4 SI Fj	Fk R3	Qj		Rj	Rk Yes
LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6	34+ 45+ F2 F6 F0 F8 tus: Name Integer Mult1	R2 R3 F4 F2 F6	1	2 6	3 7 dest	4 S1	Fk				Rk Yes
LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6	34+ 45+ F2 F6 F0 F8 tus: Name Integer Mult1 Mult2	R2 R3 F4 F2 F6	1	2 6 Op Load MULT	3 7 dest Fi F2 F0	\$1 Fj	Fk R3 F4	Qj	Qk	Rj No	Yes Yes
LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6	34+ 45+ F2 F6 F0 F8 tus: Name Integer Mult1	R2 R3 F4 F2 F6	1 5 6 7 7 Busy Yes Yes No Yes	2 6 Op	dest Fi F2	4 SI Fj	Fk R3	Qj		Rj	Yes Yes
LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6 mit sta	34+ 45+ F2 F6 F0 F8 ttus: Name Integer Mult1 Mult2 Add Divide	R2 R3 F4 F2 F6	1	2 6 Op Load MULT	3 7 dest Fi F2 F0	\$1 Fj	Fk R3 F4	Qj	Qk	Rj No	Fk? Rk Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional un	F6 F2 F0 F8 F10 F6 mit sta	34+ 45+ F2 F6 F0 F8 ttus: Name Integer Mult1 Mult2 Add Divide	R2 R3 F4 F2 F6	1 5 6 7 7 Susy Yes Yes No Yes No	2 6 Op Load MULT SUBD	dest   Fi   F2   F0   F8	\$1 Fj F2 F6	Fk R3 F4 F2	<i>Qj</i> Integer	Qk Integer	No Yes	Rk Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional un	F6 F2 F0 F8 F10 F6 mit sta	34+ 45+ F2 F6 F0 F8 ttus: Name Integer Mult1 Mult2 Add Divide	R2 R3 F4 F2 F6 F2	Busy Yes Yes No Yes No	Op Load MULT SUBD	3 7 7 dest Fi F2 F0 F8	\$1 Fj	Fk R3 F4 F2 F8	Qj	Qk	Rj No	Yes Yes
LD LD MULT SUBD DIVD ADDD Functional un	F6 F2 F0 F8 F10 F6 mit sta	34+ 45+ F2 F6 F0 F8 ttus: Name Integer Mult1 Mult2 Add Divide	R2 R3 F4 F2 F6	1 5 6 7 7 Susy Yes Yes No Yes No	2 6 Op Load MULT SUBD	3 7 7 dest Fi F2 F0 F8	\$1 Fj F2 F6	Fk R3 F4 F2	<i>Qj</i> Integer	Qk Integer	No Yes	Rk Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional un  Register resu Cycle 7	F6 F2 F0 F8 F10 F6 nit star Time	34+ 45+ F2 F6 F0 F8 ttus: Name Integer Mult1 Mult2 Add Divide	R2 R3 F4 F2 F6 F2	Busy Yes Yes No Yes No	Op Load MULT SUBD	3 7 7 dest Fi F2 F0 F8	\$1 Fj F2 F6	Fk R3 F4 F2 F8	<i>Qj</i> Integer	Qk Integer	No Yes	Rk Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle	F6 F2 F0 F8 F10 F6 mit star Time	34+ 45+ F2 F6 F0 F8 ttus: Name Integer Mult1 Mult2 Add Divide	R2 R3 F4 F2 F6 F2	Busy Yes Yes No Yes No	2 6 Op Load MULT SUBD	dest Fi F2 F0 F8	SI Fj F2 F6	Fk R3 F4 F2 F8	<i>Qj</i> Integer	Qk Integer	No Yes	Rk Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle 7 Instruction st	F6 F2 F0 F8 F10 F6 mit star Time	34+ 45+ F2 F6 F0 F8 ttus: Name Integer Mult1 Mult2 Add Divide tus:	R2 R3 F4 F2 F6 F2	Busy Yes Yes No Yes No Mult1	Op Load MULT SUBD  F2 Integer	dest   Fi   F2   F0   F8   F4	\$1 Fj F2 F6  ###  ###  ####  ####  ####  ####  ####	Fk R3 F4 F2 F8	<i>Qj</i> Integer	Qk Integer	No Yes	Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional un  Cycle 7 Instruction st LD LD	F6 F2 F0 F8 F10 F6 mit stat Time	34+ 45+ F2 F6 F8 stus: Name Integer Mult1 Add Divide us:   j 34+ 45+	R2 R3 F4 F2 F6 F2	Busy Yes Yes No Yes No Mult1  Issue	Op Load MULT SUBD  F2 Integer Read Oper	dest   Fi   F2   F0   F8     F4	SI Fj F2 F6 Write Result	Fk R3 F4 F2 F8	<i>Qj</i> Integer	Qk Integer	No Yes	Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional und Cycle 7 Instruction st LD LD MULT	F6 F2 F0 F8 F10 F6 mit stat Time	34+ 45+ F2 F6 F0 F8 stus: Name Integer Mult1 Mult2 Add Divide us:   j 34+ 45+ F2	R2 R3 F4 F2 F6 F2	1 5 6 7 8 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	2 6 Op Load MULT SUBD F2 Integer Read Oper 2	dest   Fi   F2   F0   F8     F4	SI Fj F2 F6 Write Result 4	Fk R3 F4 F2 F8	<i>Qj</i> Integer	Qk Integer	No Yes	Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional und Register resurvey Cycle 7 Instruction st Instruction st LD LD MULT SUBD	F6 F2 F0 F8 F10 F6 mit stat Time	34+ 45+ F2 F6 F0 F8 Integer Mult1 Mult2 Add Divide us:   j 34+ 45+ F2 F6	R2 R3 F4 F2 F6 F2 FU k R2 R3 F4 F2	1   5   6   7	2 6 Op Load MULT SUBD F2 Integer Read Oper 2	dest   Fi   F2   F0   F8     F4	SI Fj F2 F6 Write Result 4	Fk R3 F4 F2 F8	<i>Qj</i> Integer	Qk Integer	No Yes	Rk Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle 7 Instruction st Instruction LD LD MULT SUBD DIVD	F6 F2 F0 F8 F10 F6 nit stat Time  lt stati  f4 F1	34+ 45+ F2 F6 F0 F8 Itus: Name Integer Mult1 Mult2 Add Divide US:	R2 R3 F4 F2 F6 F2 FW k R2 R3 F4 F2 F6	1 5 6 7 8 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	2 6 Op Load MULT SUBD F2 Integer Read Oper 2	dest   Fi   F2   F0   F8     F4	SI Fj F2 F6 Write Result 4	Fk R3 F4 F2 F8	<i>Qj</i> Integer	Qk Integer	No Yes	Rk Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle 7 Instruction st Instruction LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6 nit stati  tatus: on F6 F2 F0 F8 F10 F6	34+ 45+ F2 F6 F0 F8 Itus: Name Integer Mult1 Mult2 Add Divide US:	R2 R3 F4 F2 F6 F2 FU k R2 R3 F4 F2	1   5   6   7	2 6 Op Load MULT SUBD F2 Integer Read Oper 2	### dest   Fi   F2   F0   F8   F4   Exec   Comp   3   7	\$1 Fj F2 F6  Write Result 4 8	Fk R3 F4 F2 F8 Add	Qj Integer	Qk Integer F12	Rj No Yes	Rkk Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle 7 Instruction st Instruction LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6 mit stat Time lt stats	34+ 45+ F2 F6 F0 F8 Integer Mult1 Mult2 Add Divide us:   j 34+ 45+ F2 F6 F0 F8 F8	R2 R3 F4 F2 F6 F2 FW k R2 R3 F4 F2 F6	1   5   6   7	Op Load MULT SUBD  F2 Integer  Read Oper 2 6	dest   Fi   F2   F0   F8     F4	\$1 Fj F2 F6  Write Result 4 8	Fk R3 F4 F2 F8 Add	Qj Integer F10	Qk Integer F12	Rj No Yes	Rkk Yes Yes No F31
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle 7 Instruction st Instruction LD LD MULT SUBD DIVD	F6 F2 F0 F8 F10 F6 nit stati  tatus: on F6 F2 F0 F8 F10 F6	34+ 45+ F2 F6 F0 F8 Integer Mult1 Mult2 Add Divide US:   j 34+ 45+ F2 F6 F0 F8 F8 tus: Name	R2 R3 F4 F2 F6 F2 FW k R2 R3 F4 F2 F6	1   5   6   7   7	Op Load MULT SUBD  F2 Integer Read Oper 2 6	dest   Fi   F2   F0   F8     F4	\$1 Fj F2 F6  Write Result 4 8	Fk R3 F4 F2 F8 Add	Qj Integer	Qk Integer F12	Rj No Yes	Rkk Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle 7 Instruction st LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6 mit stat Time lt stats	34+ 45+ F2 F6 F0 F8 Itus: Name Integer Mult1 Mult2 Add Divide US:   j 34+ 45+ F2 F6 F0 F8 Itus: Name Integer	R2 R3 F4 F2 F6 F2 FW k R2 R3 F4 F2 F6	1   5   6   7   7	Op Load MULT SUBD  F2 Integer Read Oper 2 6	### dest   Fi   F2   F0      F8   F4   Exec   Comp   3   7      dest   Fi   F2   F2   F2   F2   F2   F2   F2	\$1 Fj F2 F6  Write Result 4 8  \$1 Fj	Fk R3 F4 F2 F8 Add  S2 Fk R3	Qj Integer  F10  FU Qj	Qk Integer F12	Rj No Yes Fj? Rj	Rkk Yes Yes No
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle 7 Instruction st LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6 mit stat Time lt stats	34+ 45+ F2 F6 F0 F8 Integer Mult1 Mult2 Add Divide US:   j 34+ 45+ F2 F6 F0 F8 F8 tus: Name	R2 R3 F4 F2 F6 F2 FW k R2 R3 F4 F2 F6	1   5   6   7   7	Op Load MULT SUBD  F2 Integer Read Oper 2 6	dest   Fi   F2   F0   F8     F4	\$1 Fj F2 F6  Write Result 4 8	Fk R3 F4 F2 F8 Add	Qj Integer F10	Qk Integer F12	Rj No Yes	Rkk Yes Yes No F30 Fk: Rk Yes
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle 7 Instruction st LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6 mit stat Time lt stats	34+ 45+ F2 F6 F0 F8 Integer Mult1 Mult2 Add Divide US:   j 34+ 45+ F2 F6 F0 F8 Integer Mult1 Name Integer Mult1	R2 R3 F4 F2 F6 F2 FW k R2 R3 F4 F2 F6	1   5   6   7   7	Op Load MULT SUBD  F2 Integer Read Oper 2 6	### dest   Fi   F2   F0      F8   F4   Exec   Comp   3   7      dest   Fi   F2   F2   F2   F2   F2   F2   F2	\$1 Fj F2 F6  Write Result 4 8  \$1 Fj	Fk R3 F4 F2 F8 Add  S2 Fk R3	Qj Integer  F10  FU Qj	Qk Integer F12	Rj No Yes Fj? Rj	Fk:
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle 7 Instruction st Instruction LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6 mit stat Time lt stats	34+ 45+ F2 F6 F0 F8 Itus: Name Integer Mult1 Mult2 Add Divide US:   j 34+ 45+ F2 F6 F0 F8 Itus: Name Integer Mult1 Mult2 Integer Mult1 Mult2	R2 R3 F4 F2 F6 F2 FW k R2 R3 F4 F2 F6	1   5   6   7   7	Op Load MULT SUBD  F2 Integer  Read Oper 2 6	### dest   Fi   F2   F0    ### Exec   Comp   3   7    ### dest   Fi   F2   F0    ### F2   F0   F2   F0    ### F2   F0   F2   F0    ### ### F2   F0   F2   F0    ### ### ### ### ### ### ### ### ###	\$1 Fj F2 F6  Write Result 4 8  \$1 Fj F2	Fk R3 F4 F2 F8 Add  S2 Fk R3 F4	Qj Integer  F10  FU Qj	Qk Integer F12 FU Qk	Rj No Yes Fj? Rj No	Fk: Rkk Yes
LD LD MULT SUBD DIVD ADDD Functional und Register resu Cycle 7 Instruction st LD LD MULT SUBD DIVD ADDD	F6 F2 F0 F8 F10 F6 nit stat Time  lt status: on F6 F2 F9 F8 F10 F6 mit sta Time	34+ 45+ F2 F6 F0 F8 stus: Name Integer Mult1 Mult2 Add Divide sus:  j 34+ 45+ F2 F6 F0 F8 stus: Name Integer Mult1 Mult2 Add Divide	R2 R3 F4 F2 F6 F2 FW k R2 R3 F4 F2 F6	1   5   6   7   7	Op Load MULT SUBD  F2 Integer  Read Oper 2 6  Op Load MULT SUBD	### dest   Fi   F2   F0    ### Exec   Comp   3   7    ### dest   Fi   F2   F0    ### F8   F8   F8   F8   F8   F8   F8   F	\$1 Fj F2 F6  Write Result 4 8  \$1 Fj F2 F6	Fk R3 F4 F2 F8 Add  S2 Fk R3 F4 F2 F8	Qj Integer  F10  FU Qj Integer	Qk Integer F12 FU Qk Integer	Rj No Yes Fj? Rj No Yes	Fk: Rkk Yes
LD LD MULT SUBD DIVD ADDD  Functional und  Register resu Cycle 7 Instruction st Instruction LD MULT SUBD DIVD ADDD  Functional und  Functional und	F6 F2 F0 F8 F10 F6 nit stat Time  lt status: on F6 F2 F9 F8 F10 F6 mit sta Time	34+ 45+ F2 F6 F0 F8 stus: Name Integer Mult1 Mult2 Add Divide sus:  j 34+ 45+ F2 F6 F0 F8 stus: Name Integer Mult1 Mult2 Add Divide	R2 R3 F4 F2 F6 F2 FW k R2 R3 F4 F2 F6	1   5   6   7   7	Op Load MULT SUBD  F2 Integer  Read Oper 2 6  Op Load MULT SUBD	### dest   Fi   F2   F0    ### Exec   Comp   3   7    ### dest   Fi   F2   F0    ### F8   F8   F8   F8   F8   F8   F8   F	\$1 Fj F2 F6  Write Result 4 8  \$1 Fj F2 F6	Fk R3 F4 F2 F8 Add  S2 Fk R3 F4 F2 F8	Qj Integer  F10  FU Qj Integer	Qk Integer F12 FU Qk Integer	Rj No Yes Fj? Rj No Yes	Rk Yes Yes No

#### III. Задачи за изпълнение:

**Задача 1:** Проследете как завършва изпълнението на програмата, представена в практическата част на това упражнение, като посетите следния адрес: <a href="http://www.ecs.umass.edu/ece/koren/architecture/scoreboard/demo/index1.htm">http://www.ecs.umass.edu/ece/koren/architecture/scoreboard/demo/index1.htm</a>



Използвайте опцията "Step by Step Output" и бутона "Submit/Next", за да проследите съдържанието на таблиците в различните процесорни цикли.

Имайте предвид, че част от процесорните цикли, в които съдържанието на трите таблици не се променя се пропускат.

Това се налага, тъй като операцията умножение отнема 10 процесорни цикъла, а операцията деление – 40.

#### Отговорете на слените въпроси:

- След колко процесорни цикъла може да започне повторно изпълнение на програмата? (т.е. кога първата инструкция *LD* може да бъде допусната до планиране, отново за втори път)
- Как влияе пренареждането на времето за изпълнение на тази програма?
- Възникват ли състезания от вида Write-after-Read (WAR)? Как се преодоляват?

Задача 2: Отидете на следния адрес: <a href="http://www.ecs.umass.edu/ece/koren/architecture/scoreboard/">http://www.ecs.umass.edu/ece/koren/architecture/scoreboard/</a>. Въведете кода на следващата програма от 6 инструкции. Изпълнете я постъпково и проследете състоянието на инструкциите в трите таблици.

LD F0, 0(R1)
ADDD F4, F0, F2
SD F4, 0(R1)
LD F0, -8(R1)
ADDD F4, F0, F2
SD F4, -8(R1)

F0, 0(R1) F2, 4(R1)

F4, 8(R1)

F6, 10(R1)

F8, 12(R1)

MULTD F8, F0, F2

MULTD F10, F4, F6 ADDD F10, F8, F10

ADDD F10, F10, F8

LD

LD

LD

LD

Отговорете на следните въпроси:

- След колко процесорни цикъла тази програма може да започне да се изпълнява отначало?
- Как влияе пренареждането на времето за изпълнение на тази програма?
- Възникват ли състезания от вида Write-after-Read (WAR)? Как се преодоляват?

Задача 3: Въведете кода и проследете изпълнението на следващата програма. В нея се

сумират произведения. Използва се за реализация на бързо преобразование на Фурие (Fast Fourier Transform).

Отговорете на следните въпроси:

- След колко процесорни цикъла тази програма може да започне да се изпълнява отначало?
- Как влияе пренареждането на времето за изпълнение на тази програма?
- Възникват ли състезания от вида Write-after-Read (WAR)? Как се преодоляват?