КАТЕДРА: КОМПЮТЪРНИ СИСТЕМИ И ТЕХНОЛОГИИ ДИСЦИПЛИНА: КОМПЮТЪРНИ АРХИТЕКТУРИ

ЛАБОРАТОРНО УПРАЖНЕНИЕ № 9


ТЕМА: КОНВЕЙЕРНО ИЗПЪЛНЕНИЕ С ПРЕНАРЕЖДАНЕ НА ИНСТРУКЦИИТЕ -АЛГОРИТЪМ НА ТОМАСУЛО

Цел: Да даде практически знания на студентите за работата на алгоритъма на Томасуло за динамично планиране (пренареждане) на инструкциите.

I. Теоретична част:

Алгоритъмът на Томасуло бе представен в предходната лекция. Тук ще повторим неговите особености и ще разгледаме един пример, който да поясни начина му на работа.

В сравнение с централизираното управление в "Scoreboard", в алгоритъма на Томасуло се реализира разпределено управление на инструкциите. Първо, средствата за откриване на състезанията в потока инструкции са разпределени – те се намират в така наречените "резервационни станции" (Reservation Stations – RS). Станциите за резервиране се намират преди всяко функционално устройство. Чрез тях се определя кога може да стартира изпълнението на инструкцията върху функционалното устройство. Второ, резултатите от извършените операции се изпращат директно във функционалните устройства без да е необходимо да преминават през регистрите с общо предназначение. За целта се използва общата шина за данни (common data bus – CDB), по която резултатът достига едновременно до всички устройства, но се използва само от тези, които очакват този операнд. На фигурата по-долу е показана организацията на устройствата, реализиращи алгоритъма на Томасуло.



Обща шина за данни (common data bus – CDB)

В станциите за резервиране се съхраняват инструкциите, които трябва да се изпълнят в съответните функционални устройства. Информацията, необходима за управление на започналото изпълнение на съответната инструкция в устройството, също се съхранява в резервационните станции. Буферите за зареждане и за запис съхраняват постъпилите от паметта данни и готовите за запис в паметта резултати. Регистрите за числа с плаваща запетая са свързани към резервационните станции с две шини за данни, а с буферите за зареждане и за запис – чрез общата шина за данни – CDB. Така всички резултати от функционалните устройства и от паметта се разпространяват чрез CDB-шината до входовете

на всички устройства с изключение на буфера за зареждане. Всички буфери и станции за резервиране съдържат полета за данни, използвани при управление на състезанията.

Изпълнението на една инструкция, в представената структура, преминава през следните три етапа:

- 1. Допускане. Взема се инструкция от опашката за инструкции с плаваща запетая. Ако инструкцията е за изчислителна операция (събиране, умножение и т. н.), тя се зарежда в свободна станция за резервиране, заедно с нейните операнди, ако те се съдържат в регистрите за числа с плаваща запетая. Ако инструкцията е за зареждане (load) или запис (store), тя може да се допусне, ако има свободен буфер. При липса на свободна станция за резервиране или на свободен буфер възниква структурен конфликт и инструкцията се задържа до тогава, докато не се освободи станция или буфер.
- 2. Изпълнение. Ако единият или и двата операнда на инструкцията по някакви причини не са налични, то се изчаква края на изчислението на стойността за необходимия регистър и появата ѝ на CDB-шината. Когато двата операнда са налични, то операцията на допуснатата инструкция се изпълнява. По този начин се избягват състезанията от типа RAW.
- 3. Запис на резултата. Когато изпълнението на операцията приключи, резултатът от нея се подава на *CDB*-шината, чрез която се прехвърля в регистър за числа с плаваща запетая или в онази станция за резервиране, която обслужва очакващото този резултат функционално устройство.

Въпреки че формулираните по-горе действия са сходни с тези при централизираното управление със "Scoreboard", тук има три важни различия: 1) липсва предотвратяване на състезания от тип WAW и WAR, тъй като това се явява страничен ефект на алгоритъма; 2) за предаване на резултатите се използва общата шина (CDB-шината), а не схема за очакване на готовността на регистрите. 3) буферите за зареждане и за запис се разглеждат като основни функционални устройства.

Всяка станция за резервиране съдържа 6 полета с данни:

- **Ор** операция, която следва да се изпълняваната върху операндите-източници S1 и S2;
- $m{Q_j}$, $m{Q_k}$ станции за резервиране, които ще издават съответния операнд-източник. Нулата показва, че стойността на операнда-източник вече е достъпна в полето V_j или V_k , или е незадължителна.
- V_j , V_k стойността на операнда-източник. За даден операнд само едно от полетата V или Q е действително.
- **Busy** признак, който показва, че дадената станция и съответстващото ѝ функционално устройство, са заети.

За да се укаже кое функционално устройство в кой регистър от регистровия файл ще записва получения резултат се поддържа структура, наречена " $Register\ result\ status$ ". Номерата на позициите в тази структура отговарят на номерата на регистрите в регистровия файл. Ако към определен момент дадена позиция е празна (т.е. има стойност 0), то това означава, че активната инструкция не изчислява резултат, предназначен за този регистър.

Във всеки от буферите за зареждане и за запис съществува поле, съдържащо признак (флаг) за заетост. Този флаг показва кога съответният буфер става достъпен, благодарение на завършило зареждане или запис, назначено върху него.

II. Практическа част:

Ще разгледаме същата последователност от инструкции, която беше представена в предходното упражнение.

- F6, 34(R2) # F6 ← MEM[R2+34] 1: LD 2: LD F2, 45(R3) # F2 ← MEM[R3+45] # F0 ← F2 * F4 3: MULTI F0, F2, F4 4: SUBD F8, F6, F2 # F8 ← F6 - F2 DIVD F10,F0, F6 # F10 ← F0 / F6 5:
- 6: ADD F6, F8, F2 # F6 \leftarrow F8 + F2


Анти-зависимост:

- Зависимости по име: 4-6; 5-6;
- Зависимости по изход: 1-6;


Зависимости по данни: 1-4; 1-5; 2-3; 2-4; 2-6; 3-5; 4-6


Броят на процесорните цикли, необходими за изпълнението на операциите са: зареждане от паметта (LD)-1 цикъл; събиране и изваждане (ADD/SUB)-2 цикъла; умножение (MULT)-10 цикъла; деление (DIV)-40 цикъла.


Първоначално структурите от данни, съдържащи информация за управление на изпълнението са празни.




След първия и след втория процесорен цикъл структурите от данни в алгоритъма Томасуло, изглеждат така:







В петия процесорен цикъл стойностите на операндите-източници за двете инструкции SUB и MULT стават налични. Това означава, че може да започне изпълнението на двете операции от съответните функционални устройства. Времената за приключване на двете операции са: SUB-2 процесорни цикъла; MULT-10 процесорни цикъла.



Instruction	status	:			Exec	Write			
Instruction	1	j	k	Issue	Comp	Result			Busy Address
LD	F6	34+	R2	1	3	4		Load1	No
LD	F2	45+	R3	2	4	5		Load2	No
MULTD	F0	F2	F4	3	_			Load3	No
SUBD	F8	F6	F2	4	7				Приключва изпълнението на
DIVD	F10	F0	F6	5					инструкцията SUB.
ADDD	F6	F8	F2	6					
Reservation	statio	ons:			SI	S2	RS	RS	
	Time	Name	Busy	Ор	Vj	Vk	Qj	Qk	_
	0	Add1	Yes	SUBD	M(A1)	M(A2)			
		Add2	Yes	ADDD		M(A2)	Add1		
		Add3	No						
	8	Mult1	Yes	MULTD	M(A2)	R(F4)			
		Mult2	Yes	DIVD		M(A1)	Mult1		
Register res	sult sta	itus:							
Cycle				F0	F2	F4	<i>F6</i>	F8	F10 F12 F30
7			FU	Mult1	M(A2)		Add2	Add1	Mult2
Instruction	status	•			Exec	Write			
Instruction		j	k	Issue	Comp	Result			Busy Address
LD	F6	34+	R2	1	3	4		Load1	No No
LD	F2	45+	R3	2	4	5		Load2	No
MULTD	F0	F2	F4	3	-	3		Load3	No
SUBD	F8	F6	F2	4	7	8		Louis	_
DIVD	F10	F0	F6	5	,	Ü			· ·
ADDD	F6	F8	F2	6					инструкцията SUB е наличен на
D	. C44:				G.I.	62	D.C	D.G	CDB. Стойността, означена с (M-M) се записва в регистъра F8 и в
Reservation					SI	S2	RS	RS	
	Time	Name	Busy	Op	Vj	Vk	Qj	Qk	резервационната станция Add2. Започва изпълнението на ADD, тъй
		Add1	No						TSAHOURA USUS/IHPHUPTO HA ATILI TSU
	_								
	2	Add2	Yes	ADDD	(M-M)	M(A2)			като стойностите на двата операнда-
		Add2 Add3	Yes No						като стойностите на двата операнда-източници вече са налични.
	2 7	Add2 Add3 Mult1	Yes No Yes	MULTD	(M-M) M(A2)	R(F4)	Mult1		като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията
	7	Add2 Add3 Mult1 Mult2	Yes No				Mult1		като стойностите на двата операнда-източници вече са налични.
Register res	7	Add2 Add3 Mult1 Mult2	Yes No Yes	MULTD DIVD	M(A2)	R(F4) M(A1)			като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава.
Cycle	7	Add2 Add3 Mult1 Mult2	Yes No Yes Yes	MULTD DIVD	M(A2)	R(F4)	F6	F8	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30
_	7	Add2 Add3 Mult1 Mult2	Yes No Yes	MULTD DIVD	M(A2)	R(F4) M(A1)		F8 (M-M)	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава.
Cycle	7 Sult sta	Add2 Add3 Mult1 Mult2	Yes No Yes Yes	MULTD DIVD	M(A2)	R(F4) M(A1)	F6		като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30
Cycle 8	7 sult sta status	Add2 Add3 Mult1 Mult2	Yes No Yes Yes	MULTD DIVD	M(A2) F2 M(A2)	R(F4) M(A1)	F6		като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30
Cycle 8 Instruction	7 sult sta status	Add2 Add3 Mult1 Mult2	Yes No Yes Yes	MULTD DIVD F0 Mult1	M(A2) F2 M(A2) Exec	R(F4) M(A1)	F6		като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2
Cycle 8 Instruction Instruction	7 Sult sta Status	Add2 Add3 Mult1 Mult2 utus:	Yes No Yes Yes	MULTD DIVD F0 Mult1 Issue	M(A2) F2 M(A2) Exec Comp	R(F4) M(A1) F4 Write Result	F6	(M-M)	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address
Cycle 8 Instruction Instruction LD	7 status 1 F6	Add2 Add3 Mult1 Mult2 utus:	Yes No Yes Yes	MULTD DIVD F0 Mult1 Issue 1	F2 M(A2) Exec Comp 3	R(F4) M(A1) F4 Write Result	F6	(M-M)	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No
Cycle 8 Instruction Instruction LD LD MULTD SUBD	7 sult status status 1 F6 F2	Add2 Add3 Mult1 Mult2 ************************************	Yes No Yes Yes	MULTD DIVD F0 Mult1 Issue 1 2	F2 M(A2) Exec Comp 3	R(F4) M(A1) F4 Write Result	F6	(M-M) Load1 Load2	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No No No
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD	7 status 1 F6 F2 F0 F8 F10	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes FU k R2 R3 F4 F2 F6	MULTD DIVD F0 Mult1 Issue 1 2 3 4 5	F2 M(A2) Exec Comp 3 4	R(F4) M(A1) F4 Write Result 4 5	F6	(M-M) Load1 Load2	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No
Cycle 8 Instruction Instruction LD LD MULTD SUBD	7 sult status 1 F6 F2 F0 F8	Add2 Add3 Mult1 Mult2 **ttus: ** ** ** ** ** ** ** ** **	Yes No Yes Yes Yes FU k R2 R3 F4 F2	MULTD DIVD F0 Mult1 Issue 1 2 3 4	F2 M(A2) Exec Comp 3 4	R(F4) M(A1) F4 Write Result 4 5	F6	(M-M) Load1 Load2	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No No No
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD	7 status F6 F2 F0 F8 F10 F6	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes FU k R2 R3 F4 F2 F6	MULTD DIVD F0 Mult1 Issue 1 2 3 4 5	F2 M(A2) Exec Comp 3 4	R(F4) M(A1) F4 Write Result 4 5	F6	(M-M) Load1 Load2	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD ADDD	7 status F6 F2 F0 F8 F10 F6	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes FU k R2 R3 F4 F2 F6	MULTD DIVD F0 Mult1 Issue 1 2 3 4 5	F2 M(A2) Exec Comp 3 4	R(F4) M(A1) F4 Write Result 4 5	F6 Add2	(M-M) Load1 Load2 Load3	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD ADDD	status F6 F2 F0 F8 F10 F6 Static	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes Yes FU k R2 R3 F4 F2 F6 F2	MULTD DIVD F0 Mult1 Issue 1 2 3 4 5 6	F2 M(A2) Exec Comp 3 4 7	R(F4) M(A1) F4 Write Result 4 5 8	F6 Add2	(M-M) Load1 Load2 Load3	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD ADDD	status F6 F2 F0 F8 F10 F6 Static	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes FU k R2 R3 F4 F2 F6 F2 Busy	MULTD DIVD F0 Mult1 Issue 1 2 3 4 5 6	F2 M(A2) Exec Comp 3 4 7	R(F4) M(A1) F4 Write Result 4 5 8	F6 Add2	(M-M) Load1 Load2 Load3	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD ADDD	status F6 F2 F0 F8 F10 F6 Static	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes Yes FU k R2 R3 F4 F2 F6 F2 Busy No	MULTD DIVD FO Mult1 Issue 1 2 3 4 5 6 Op	F2 M(A2) Exec Comp 3 4 7	R(F4) M(A1) F4 Write Result 4 5 8	F6 Add2	(M-M) Load1 Load2 Load3	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD ADDD	status F6 F2 F0 F8 F10 F6 Static	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes Yes FU k R2 R3 F4 F2 F6 F2 Busy No Yes	MULTD DIVD FO Mult1 Issue 1 2 3 4 5 6 Op ADDD MULTD	F2 M(A2) Exec Comp 3 4 7	R(F4) M(A1) F4 Write Result 4 5 8 S2 Vk M(A2) R(F4)	F6 Add2	(M-M) Load1 Load2 Load3	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD ADDD	status F6 F2 F0 F8 F10 F6 Static Time	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes Yes FU k R2 R3 F4 F2 F6 F2 Busy No Yes No	MULTD DIVD FO Mult1 Issue 1 2 3 4 5 6 Op	F2 M(A2) Exec Comp 3 4 7 S1 Vj (M-M)	R(F4) M(A1) F4 Write Result 4 5 8 S2 Vk M(A2)	F6 Add2	(M-M) Load1 Load2 Load3	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD ADDD Reservation	status F6 F2 F0 F8 F10 F6 Static Time 1	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes FU k R2 R3 F4 F2 F6 F2 Busy No Yes No Yes	MULTD DIVD FO Mult1 Issue 1 2 3 4 5 6 Op ADDD MULTD	F2 M(A2) Exec Comp 3 4 7 S1 Vj (M-M)	R(F4) M(A1) F4 Write Result 4 5 8 S2 Vk M(A2) R(F4)	F6 Add2	(M-M) Load1 Load2 Load3	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD ADDD Reservation Register res	status F6 F2 F0 F8 F10 F6 Static Time 1	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes FU k R2 R3 F4 F2 F6 F2 Busy No Yes No Yes	MULTD DIVD FO Mult1 Issue 1 2 3 4 5 6 Op ADDD MULTD DIVD	F2 M(A2) Exec Comp 3 4 7 S1 Vj (M-M) M(A2)	R(F4) M(A1) F4 Write Result 4 5 8 S2 Vk M(A2) R(F4) M(A1)	F6 Add2 RS Qj	Load1 Load2 Load3	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Визу Address Nо Nо Nо Nо Пнструкциите ADD и MULT се изпълняват.
Cycle 8 Instruction Instruction LD LD MULTD SUBD DIVD ADDD Reservation	status F6 F2 F0 F8 F10 F6 Static Time 1	Add2 Add3 Mult1 Mult2 ttus:	Yes No Yes Yes FU k R2 R3 F4 F2 F6 F2 Busy No Yes No Yes	MULTD DIVD FO Mult1 Issue 1 2 3 4 5 6 Op ADDD MULTD	F2 M(A2) Exec Comp 3 4 7 S1 Vj (M-M)	R(F4) M(A1) F4 Write Result 4 5 8 S2 Vk M(A2) R(F4)	F6 Add2	(M-M) Load1 Load2 Load3	като стойностите на двата операнда- източници вече са налични. Изпълнението на инструкцията MULT продължава. F10 F12 F30 Mult2 Busy Address No No No No Инструкциите ADD и MULT се изпълняват.


Instruction	Instruction			Exec	Write									
LD	Instruction	n	j	k	Issue	Comp	Result			Busy	Address			
MULTD F0 F2 F4 3 R Load3 No SUBD F8 F6 F2 4 7 8 DIVD F10 F6 F8 F2 6 10 Reservation Stations: SI S2 RS RS Image: Reservation Station of Mult2 No Vp Vj Vk Qj Qk Add3 No S Mult1 M(A2) R(F4) Mult1 M(A2) F0 F2 F4 F6 F8 F10 F12 F30 Instruction status: Exec Write Instruction status: Exec Write Instruction F6 34 R2 1 3 4 Load1 No LD F6 54 R2 1 3 4 Load2 No MULTD F0 F6 5 5 </td <td>LD</td> <td>F6</td> <td>34+</td> <td>R2</td> <td>1</td> <td>3</td> <td>4</td> <td></td> <td>Load1</td> <td>No</td> <td></td> <td></td> <td></td> <td></td>	LD	F6	34+	R2	1	3	4		Load1	No				
SUBD F8 F6 F2 4 7 8	LD	F2	45+	R3	2	4	5		Load2	No				
DIVD F10 F0 F6 F8 F2 6 10	MULTD	F0	F2	F4	3				Load3	No				
Reservation Stations:	SUBD	F8	F6	F2	4	7	8					_		
Reservation Stations: S1 S2 RS RS RS RS Add	DIVD	F10	F0	F6	5									
Time	ADDD	F6	F8	F2	6	10								
Add	Reservation	Reservation Stations:				SI	S2	RS	RS					
Add		Time	Name	Busv	Op	V_i	Vk	Oi	Ok					
No									~	7				
Add3 No Mult1 Yes MULTID M(A2) R(F4) M(A1) Mult1 Register result status: Cycle 10 FU Mult1 M(A2) Add2 (M-M) Mult2 Instruction status: Exec Write Instruction status: Exec Write LD F6 34+ R2 1 3 4 Load1 No		0	Add2	Yes	ADDD	(M-M)	M(A2)							
Mult2 Yes DIVD M(A1) Mult1 Register result status: Cycle FO F2 F4 F6 F8 F10 F12 F30 Intruction status: Exec Write Instruction status: Exec Write LD F6 34+ R2 1 3 4 5 Load2 No No No MULTD F0 F2 45+ R3 2 4 5 SUBD F8 F6 F2 F4 3 SUBD F8 F6 F2 F4 A 7 8 DIVD F10 F0 F6 5 F6 F8 F2 6 10 11 No No SUBD F8 F6 F8 F2 6 F2 ADDIVD F10 F0 F6 F6 F8 F2 F2 F4 F2 F2 F2 F2 F2 F2 F2 F2 F3 F2 F4			Add3	No										
Register result status: Cycle FU Multl M(A2) Add2 (M-M) Mult2 F30 Instruction status: LD F6 34+ R2 1 3 4 Load1 No No No LD F2 45+ R3 2 4 5 Load2 No No No SUBD F8 F6 F2 F4 3 Load3 No No Pesyntatts of usins. Heritage of usi		5	Mult1	Yes	MULTD	M(A2)	R(F4)							
Cycle F0 F2 F4 F6 F8 F10 F12 F30 Instruction status: Exec Write Instruction j k Issue Comp Result Load1 No No LD F6 34+ R2 1 3 4 Load2 No MULTD F0 F2 45+ R3 2 4 5 Load2 No SUBD F8 F6 F2 F4 3 7 8 Pesyntate of unitarity of unita			Mult2	Yes	DIVD		M(A1)	Mult1						
Cycle F0 F2 F4 F6 F8 F10 F12 F30 Instruction status: Exec Write Instruction j k Issue Comp Result Load1 No No LD F6 34+ R2 1 3 4 Load2 No MULTD F0 F2 45+ R3 2 4 5 Load2 No SUBD F8 F6 F2 F4 3 7 8 Pesyntate of unitary of u	Register re	sult sta	itus.											
Instruction status: Exec Write Instruction j k Issue Comp Result LD F6 34+ R2 1 3 4 Load1 No Load2 No No Load3 No No Load3 No No Load3 No No Load3 No No No No No No No N	_	ouit sic			FO	F2	FΛ	F6	F δ	F10	F12		F30	
Instruction status: Exec Write Instruction j k Issue Comp Result Busy Address LD F6 34+ R2 1 3 4 Load1 No LD F2 45+ R3 2 4 5 Load2 No MULTD F0 F2 F4 3 - Load3 No SUBD F8 F6 F2 4 7 8 Pesyntation of usins the hue to usins the hue to have the ha	•			EI I			1.4				1.12	•••	1.30	
Instruction j k Issue Comp Result Load1 No LD F6 34+ R2 1 3 4 Load2 No LD F2 45+ R3 2 4 5 Load2 No MULTD F0 F2 F4 3 - Load3 No SUBD F8 F6 F2 4 7 8 Pesyntatts of usins. SUBD F8 F6 F2 4 7 8 Pesyntatts of usins. Reservation Stations: SI S2 RS RS RS M+M) се записва в регистъра F6. M+M No Substitution of the period	10			I U	Mult	M(A2)		Auuz	(101-101)	Muit2				
LD F6 34+ R2 1 3 4 Load1 No LD F2 45+ R3 2 4 5 Load2 No MULTD F0 F2 F4 3 - Load3 No SUBD F8 F6 F2 4 7 8 Pesyntation of usinshehuero ha uhctpykuusta ADD e hanuveh ha CDB. Ctoйhoctta, oshaveha c (M-AdDD) CDB. Ctoйhoctta, oshaveha c (M-M+M) ce sanuca a peructipa F6. M+M) ce sanuca a peructipa F6. M+M) ce sanuca a peructipa F6. MHCTPykuusta MULT we npukihovu MHCTPykuusta MULT we npukihovu MHCTPykuusta DIV he може да започне да се изпълнява, тъй като първият ѝ операнд-източник е зависим от резултата от инструкцията MULT. Туев DIVD M(A1) Mult1 Mult1 MHCTPykuusta MULT. Туез зависим от резултата от инструкцията MULT. Туез зависим от резултата от инстр	Instruction	status	:											
LD F2 45+ R3 2 4 5 Load2 No MULTD F0 F2 F4 3 - Load3 No SUBD F8 F6 F2 4 7 8 Pesyлтатът от изпълнението на инструкцията ADD е наличен на CDB. Стойността, означена с (M-Reservation Stations: Addblook S1 S2 RS RS M+M) се записва в регистъра F6. Image: Market of the color of the c	Instruction	n	j	k	Issue	Comp	Result	_		Busy	Address	_		
MULTD F0 F2 F4 3 Load3 No SUBD F8 F6 F2 4 7 8 Peзултатът от изпълнението на инструкцията ADD е наличен на СDB. Стойността, означена с (М- инструкцията ADD е наличен на СDB. Стойността, означена с (М- М- м) се записва в регистъра F6. Time Name Busy Op Vj Vk Qj Qk Инструкцията MULT ще приключи изпълнението си след 4 цикъла. Инструкцията DIV не може да започне да се изпълнява, тъй като първият ѝ операнд-източник е зависим от резултата от инструкцията MULT. Register result status: Cycle F0 F2 F4 F6 F8 F10 F12 F30		F6	_	R2			4							
SUBD F8 F6 F2 4 7 8 DIVD F10 F0 F6 5			45+			4	5							
DIVD F10 F0 F6 5 Pegyлтатът Pegyлтатът от изпълнението на инструкцията ADD е наличен на CDB. Стойността, означена с (M-Reservation Stations: Image: Reservation Stations: S1 S2 RS RS M+M) се записва в регистъра F6. Image: Madd Add Add Add Add Add Add Add Add Add									Load3	No				
DIVD F10 F0 F6 5 ADDD F6 F8 F2 6 10 11 инструкцията ADD е наличен на CDB. Стойността, означена с (M-Reservation Stations: Reservation Stations: S1 S2 RS RS M+M) се записва в регистъра F6. Инструкцията MULT ще приключи изпълнението си след 4 цикъла. Инструкцията DIV не може да започне да се изпълнява, тъй като първият ѝ операнд-източник е зависим от резултата от инструкцията MULT. Register result status: F0 F2 F4 F6 F8 F10 F12 F30						7	8			Pesv	татът от	изпъ	лнениет	о на
Reservation Stations: S1 S2 RS RS M+M) се записва в регистъра F6. Инструкцията МULТ ще приключи изпълнението си след 4 цикъла. Инструкцията DIV не може да започне да се изпълнява, тъй като първият ѝ операнд-източник е зависим от резултата от инструкцията MULT. Register result status: Сусlе F0 F2 F4 F6 F8 F10 F12 F30														
Reservation Stations: S1 S2 RS RS M+M) се записва в регистъра F6. Time Name Busy Op Vj Vk Qj Qk Инструкцията MULT ще приключи изпълнението си след 4 цикъла. Add2 No Add3 No Инструкцията DIV не може да започне да се изпълнява, тъй като първият ѝ операнд-източник е зависим от резултата от инструкцията MULT. Register result status: F0 F2 F4 F6 F8 F10 F12 F30	ADDD	F6	F8	F2	6	10	11							
Add1 No изпълнението си след 4 цикъла. Add2 No Инструкцията DIV не може да започне да се изпълнява, тъй като първият ѝ операнд-източник е зависим от резултата от инструкцията MULT. Register result status: F0 F2 F4 F6 F8 F10 F12 F30	Reservation Stations:					SI	S2	RS	RS					
Add2 Add3 Add3 No 4 Mult1 Yes Mult2 Yes DIVD No M(A2) R(F4) M(A1) Mult1 Инструкцията DIV не може да започне да се изпълнява, тъй като първият ѝ операнд-източник е зависим от резултата от инструкцията MULT. Register result status: F0 F2 F4 F6 F8 F10 F12 F30		Time	Name	Busy	Op	Vj	Vk	Qj	Qk	Инст	рукцията 1	MULT	ще прин	ключи
Add3 No Yes MULTD M(A2) R(F4) 3апочне да се изпълнява, тъй като първият ѝ операнд-източник е зависим от резултата от инструкцията МULT. Register result status: F0 F2 F4 F6 F8 F10 F12 F30			Add1	No						изпъ	лнението с	и след	4 цикъла	a.
Add3 4 Mult1 4 Mult2 Yes DIVD M(A2) R(F4) (F4) (Първият ѝ операнд-източник е зависим от резултата от инструкцията МULT. Register result status: F0 F2 F4 F6 F8 F10 F12 F30			Add2	No										
4 Mult1 Mult2 Yes MULTD M(A2) R(F4) M(A1) Mult1 първият ѝ операнд-източник е зависим от резултата от инструкцията MULT. Register result status: F0 F2 F4 F6 F8 F10 F12 F30			Add3	No							10 '			
Mult2 Yes DIVD M(A1) Mult1 зависим от резултата от инструкцията MULT. Cycle F0 F2 F4 F6 F8 F10 F12 F30		4		Yes	MULTD	M(A2)	R(F4)							
Register result status: инструкцията MULT. Cycle $F0$ $F2$ $F4$ $F6$ $F8$ $F10$ $F12$ $F30$			Mult2	Yes	DIVD		M(A1)	Mult1		-				
	Pagistar va		,										ymuu	01
•	Register res	sult sto	itus:								ру папа	ICLI.		
	•	sult sto	itus:		F0	F2	F4	F6	F8				F30	

На този етап приключва изпълнението на инструкциите с продължителност до два процесорни цикъла. Продължава изпълнението на продължителните операции умножение и деление. В петнадесетия процесорен цикъл инструкцията MULT ще приключи изпълнението си. В шестнадесетия процесорен цикъл резултатът от операцията ще се бъде наличен на CDB-шината и стойността ще се прехвърли в регистъра F0 и в резервационната станция Mult2, което ще даде възможност за започне изпълнението на инструкцията DIV. В процесорен цикъл номер 56 ще приключи изпълнението и на операцията деление на числа с плаваща запетая. На цикъл 57 резултатът от тази операция ще се предаде по CDB-шината и ще се запише в целевия регистър за тази инструкция – F10.

III. Задачи за изпълнение: Задача 1:

Проследете как завършва изпълнението на програмата, представена в практическата част на това упражнение, като посетите следния адрес:

https://web.archive.org/web/20120622164200/http://www.ecs.umass.edu/ece/koren/architecture/Tomasulo1/tomasulo_files/tomasulo.htm



Отговорете на слените въпроси:

- След колко процесорни цикъла може да започне повторно изпълнение на програмата? (т.е. кога първата инструкция LD може да бъде допусната до планиране, отново за втори път)
- Как влияе пренареждането на времето за изпълнение на тази програма?
- Възникват ли състезания от вида Write-after-Read (WAR)? Как се преодоляват?

Задача 2:

Заредете следния адрес във Вашия браузер:

https://web.archive.org/web/20120622164200/http://www.ecs.umass.edu/ece/koren/architecture/Tomasulo1/tomasulo_files/tomasulo.htm

Въведете кода на следващата програма от 6 инструкции. Изпълнете я постъпково и проследете състоянието на инструкциите в трите таблици.

LD F0, 0(R1)
ADDD F4, F0, F2
SD F4, 0(R1)
LD F0, 4(R1)
ADDD F4, F0, F2
SD F4, 4(R1)

Отговорете на следните въпроси:

- След колко процесорни цикъла тази програма може да започне да се изпълнява отначало?
- Как влияе пренареждането на времето за изпълнение на тази програма?
- Възникват ли състезания от вида Write-after-Read (WAR)? Как се преодоляват?
- Запишете зависимостите между инструкциите в програмата, като следвате примера от практическата част на това упражнение.

Задача 3: Въведете кода и проследете изпълнението на следващата програма. В нея се сумират произведения. Използва се за реализация на бързо преобразование на Фурие (Fast Fourier Transform).

LD F0, 0(R1) LD F2, 2(R1) MULTD F8, F0, F2 LD F4, 4(R1) LD F6, 6(R1) MULTD F10, F4, F6 ADDD F10, F8, F10 LD F8, 0(R1) ADDD F10, F10, F8 Отговорете на следните въпроси:

- След колко процесорни цикъла тази програма може да започне да се изпълнява отначало?
- Как влияе пренареждането на времето за изпълнение на тази програма?
- Възникват ли състезания от вида Write-after-Read (WAR)? Как се преодоляват?
- Запишете зависимостите между инструкциите в програмата, като следвате примера от практическата част на това упражнение.