Université Grenoble Alpes
L3 Informatique

Année 2026-2027

Architectures logicielles et matérielles
Semaine 8 TD 1

Questions à traiter en début de séance. (remise à 8h15)

Question 1.
1.1 Rappeler la **vision algébrique** de la sortie d'un circuit combinatoire *(début cours 7)* : chaque sortie d'un bloc combinatoire est vue comme une ..... ?

1.2 Quelle **notion** en particulier est **abstraite** dans une telle définition, et doit à terme être prise en compte *(fin cours 7)* : avec cette vision algébrique, on fait abstraction de ..... ?

Question 2.
2.1 Que représente le **chemin critique** d'un bloc combinatoire ?

2.2 Compléter sa méthode de **calcul** ci-dessous :
- on recherche tous les .....
- et pour chacun d'eux on calcule le .....
- le chemin critique est alors .....


Question 3.
3.1 Rappeler les 2 **types de blocs matériels** que l'on trouve dans un circuit **séquentiel**.
Préciser ce que les **3 blocs** présents **représentent** dans la fonctionnalité du circuit.

3.2 Dans le procédé de synthèse logique d'un circuit séquentiel ayant N1 entrées, N2 sorties, et spécifié par une machine à états ayant K états, **combien d'équations** booléennes devront être générées, et **que représentent-elles** ?

Exercice 1.

Q1. En utilisant des blocs FA représentant un *full adder*, rappeler le schéma d'un additionneur à retenue propagée 4 bits. Où se trouve son **chemin critique** ?
Donc, si le delai de propagation du *full adder* est estimé à T, quel est le **délai de propagation** de l'additionneur N-bits ?

Q2. Nous allons maintenant concevoir une variante <u>séquentielle synchrone</u> de cet additionneur.
Cette version ne reçoit plus *en parallèle* les 2 vecteurs dont on veut calculer la somme, elle les reçoit <u>*en série*</u> : X_0 et Y_0 au premier cycle d'horloge, X_1 et Y_1 au deuxième cycle d'horloge, etc… Il a une sortie sur laquelle il fournit le bit courant de résultat S_i à chaque cycle d'horloge : S_0 puis S_1 puis S_2 etc… (jusqu'à la sortie de l'ultime retenue de l'addition) :



Pour ce faire, son état symbolique permet de mémoriser la dernière valeur de la retenue. Il a donc 2 états possibles Q0 et Q1, qui symbolisent respectivement : "la dernière retenue était 0", et "la dernière retenue était 1" (l'état initial étant Q0).

Dessiner la **machine de Mealy** qui spécifie le comportement de ce système (compléter la figure ci-dessous) :



Compléter la **table des fonctions de transition et sortie** suivante en conséquence :


X_i	Y_i	q	S_i	q'
0	0	Q0		
0	1	Q0		
1	0	Q0		
1	1	Q0		
0	0	Q1		
0	1	Q1		
1	0	Q1		
1	1	Q1		

En considérant le **codage** sur 1 bit suivant : Q0 = 0 et Q1 = 1, produire les **équations logiques** du circuit séquentiel correspondant. **Dessiner** le circuit obtenu.


Combien de **cycles d'horloge** sont ici nécessaires au calcul d'une addition N-bits ?

Exercice 2.

On souhaite concevoir un circuit séquentiel qui se comporte comme une FIFO de taille 3 : il peut recevoir une nouvelle entrée (1 bit) sur les fronts montants d'horloge et fera ressortir cette donnée 3 cycles d'horloge plus tard, comme suit :



Si nous symbolisons les 3 bits stockés sous la forme A B C, l'automate suivant décrit comment le système passe de la configuration A B C à une configuration A' B' C', compte tenu d'une nouvelle entrée In :



Compléter la **table de vérité** suivante pour transcrire ce comportement :

In	A	B	C	A'	B'	C'
0	0	0	0			
0	0	0	1			
0	0	1	0			
0	0	1	1			
0	1	0	0			
0	1	0	1			
0	1	1	0			
0	1	1	1			
1	0	0	0			
1	0	0	1			
1	0	1	0			
1	0	1	1			
1	1	0	0			
1	1	0	1			
1	1	1	0			
1	1	1	1			

En déduire les **équations** de mise à jour de A, B et C, et la **structure** du circuit correspondant.