
Université Grenoble Alpes
L3 Informatique

Année 2026-2027

Architectures logicielles et matérielles
Semaine 8 TD 2

Rappels 1.

La mémorisation de **l'état** d'un circuit séquentiel synchrone nécessite l'utilisation d'éléments matériels mémorisants. Il s'agit généralement de D flip-flops.
Le **D flip-flop** est un composant mémorisant sensible aux fronts montants d'une horloge de synchronisation. Son symbole est le suivant :




Il possède une entrée D et une sortie Q (ainsi qu'une sortie $\overline{Q}$, négation de la sortie Q).
Sur les fronts montants de l'horloge clk, la valeur courante de l'entrée D est mémorisée et sera disponible sur Q.

Exercice 1.


Q1. Compléter la **table** ci-dessous qui caractérise le comportement d'un D flip-flop

fronts montants clk	**D**	**Q(t)**	**Q(t+1)**
pas de front	0	0	
pas de front	0	1	
pas de front	1	0	
pas de front	1	1	
front	0	0	
front	0	1	
front	1	0	
front	1	1	


Q2. Expliquer le petit chronogramme ci-dessous (Q' est la négation de Q) : que se passe-t-il sur le premier front de l'horloge clk ? sur le deuxième front ? sur le troisième ?




Q3. Etant donné ce petit circuit :



Compléter le chronogramme donné ci-dessous :




Q4. Etant donné ce petit circuit (sans entrée primaire, et avec une sortie S) :



Compléter cette table décrivant une évolution possible de l'état, dans le cas où les deux flip-flops Q1 et Q2 sont initialement à 0 :

	D1	**Q1**	**D2**	**Q2**
cycle 1		0		0
cycle 2				
cycle 3				
cycle 4				
cycle 5				

Et **compléter le chronogramme** ci-dessous, qui illustre ce comportement :



Rappels 2 et compléments.

Le *délai de stabilisation* d'un bloc combinatoire est le temps écoulé entre la stabilisation de (nouvelles) valeurs sur ses entrées primaires et la stabilisation de ses sorties primaires en conséquence.
À chaque chemin d'une entrée vers une sortie correspond un délai (somme des temps de propagation des portes sur ce chemin), et le **chemin critique** est le chemin dont le délai est maximal (il n'est pas forcément unique).


Pour un circuit séquentiel, le **chemin critique** est celui qui correspond à T, plus long temps de propagation dans les blocs combinatoires, entre les flip-flops.
Il est fondamental car il sert à déterminer la **fréquence** de fonctionnement maximale du circuit (nous détaillerons ces explications au cours 9) :

$f_{max} < 1/T$

NB. La fréquence est exprimée en Hertz.

Exercice 2.

Q1. Où se trouve le **chemin critique** dans le bloc combinatoire ci-dessous, et quel est son **délai** ?



Les délais de propagation dans les portes logiques, en ns, sont indiqués dans les portes.

Q2. Revenons sur les deux versions d'additionneurs N bits étudiées dans l'exercice 1 du TD1.

2.1 Rappeler le delai de propagation de l'additionneur à retenue propagée (*ripple carry adder*) N-bits, toujours en supposant que le delai de propagation du *full adder* est estimé à T ns.

2.2 Rappeler le nombre de cycles d'horloge nécessaires au calcul d'une addition N-bits avec la version d'additionneur séquentiel synchrone.


2.3 Compte tenu de sa structure, quel est l'ordre de grandeur de la **fréquence** de fonctionnement maximale de cet additionneur séquentiel synchrone ?
Sachant que la période d'horloge p est égale à 1 / f, quel sera le **temps** nécessaire pour finaliser une addition N-bits ?

2.4 Que pouvez-vous en déduire quant aux **caractéristiques** de temps et de surface des deux versions d'additionneur ?

2.5 Que pouvez-vous en déduire quant à **l'impact** que pourrait avoir chacun de ces types d'additionneur lorsque placé comme sous-composant d'un autre circuit ?

Exercice 3.

Q1. Si le délai de propagation de la porte xor est de 4 ns, quel est le **délai de propagation** du chemin critique du circuit ci-dessous :



Q2. Comment **reprendre la conception** de ce circuit, sans changer sa fonctionnalité pour atteindre un délai de 8 ns ?

Q3. Selon le même principe, comment sera conçu un circuit similaire mais **à 8 entrées** ? Quel sera le **délai de propagation** de son chemin critique ?

Q4. On suppose l'existence d'un composant combinatoire Adder prenant 2 entrées entières A et B[1] et produisant en sortie A+B, dont le délai correspondant à son chemin critique est D1.
Selon un principe similaire à celui des questions précédentes, **faire le schéma** d'un circuit capable de calculer la somme ci-dessous (N étant une puissance de 2) :

$$\sum_{i=1}^{N} X_i$$

Quel sera le **délai de propagation** de son chemin critique ?


[1] La taille des vecteurs d'entrées/sorties (codant A, B, A+B) n'a pas d'importance, on supposera des tailles suffisantes.

Q5. On rappelle que calculer le produit scalaire de 2 vecteurs X et Y de taille N revient à calculer :

$$\sum_{i=1}^{N} X_i * Y_i$$

Dans cette question nous allons supposer de plus l'existence d'un composant combinatoire Mult prenant 2 entrées entières A et B[2] et produisant en sortie A*B, dont le délai correspondant à son chemin critique est D2.
Faire le schéma d'un circuit permettant de calculer le produit scalaire de 2 vecteurs X et Y de taille N (N étant une puissance de 2).
Quel sera le **délai de propagation** de son chemin critique ?

Q6. Reprenons le circuit conçu à la question 5 et remarquons que les données se propagent en "vague" dans une succession "d'étages", mais après le passage de la "vague" chaque étage est inactif.
Nous pouvons améliorer la solution en une version **pipelinée**, l'idée fondamentale consistant à fournir de nouvelles données à chaque étage dès que les données précédentes ont libéré cet étage, afin que plusieurs calculs successifs puissent se réaliser de façon concurrente. Des registres tampons devront être insérés entre les étages de ce pipeline.
De façon générale, la transformation opérée peut être schématisée ainsi :



Donner une **version ainsi pipelinée** du circuit de la question 5.
Quelle pourra être la **fréquence maximale** de fonctionnement de ce circuit ?

Ce type d'architecture ne présente bien sûr un intérêt que dans le contexte où un tel composant sera amené à recevoir de grandes quantités de données successives afin de réaliser de grandes quantités de calculs successifs. A partir du moment où les calculs démarrent, le temps d'amorce du pipeline correspond au nombre de cycles d'horloge nécessaires pour que tous les étages du pipeline soient occupés. A partir de cet instant, le pipeline délivrera un nouveau résultat à tous les cycles.
Quel est le temps d'amorce du circuit pipeliné de cette question ?

[2] La taille des vecteurs d'entrées/sorties (codant A, B, A*B) n'a pas d'importance dans la question, on supposera des tailles suffisantes.