

Diseño de circuitos impresos

Unidad 2: Diseño para fabricación y buenas prácticas

Limitaciones al diseño de PCBs impuestas por fabricante Diseño para fabricación (DFM)

Germán Ramos Peinado (gramosp@eln.upv.es) y José F. Toledo (jtoledo@eln.upv.es)

Recursos

- Artículos y videos sobre DFM de ALTIUM:
 - [Diseño para la fabricación \(DFM\) | Recursos de diseño de PCB | Altium.com](#)
- Artículos Técnicos y recomendaciones de LAB CIRCUITS:
 - [Lab Circuits - Información técnica \(lab-circuits.com\)](#)

Contenidos

- Clases PCBs según IPC
- Limitaciones fabricación PCBs
- Tolerancias fabricación PCBs
- Diseño para la fabricación DFM
- Colocación y orientación de componentes
- Tamaños componentes
- Marcas fiduciales
- Uniformidad áreas de cobre
- Elementos finos *Peelables*
- Coronas de vías y *Teardrops*
- *Via Tenting*
- Distancias pistas y componentes a borde de PCB
- Serigrafías
- Simetría en la construcción multicapa
- Trampas de ácido
- Puntos de test – DFT
- Consejos finales
- Referencias

Clases PCBs IPC


- La norma IPC-6011 establece 3 categorías de placas de circuitos impresos PCBs en función del grado de funcionalidad y rendimiento:

	Clase 1	Clase 2	Clase 3
Categoría	Electrónica general y consumo	Electrónica profesional	Electrónica de alto rendimiento y fiabilidad
Ciclo de vida	Corto	Largo	Muy largo
Calidad	Económico	Buena	A prueba de fallos
Ejemplos	Juguetes	Portátiles, microondas, TVs	Aeroespacial, militar, médica

- Antes de abordar un diseño electrónico hay que conocer las capacidades de fabricación (certificadas) de los posible proveedores y establecer contacto y comunicación con ellos incluso antes de empezar el diseño. [Ejemplo](#).
- Y nunca olvidarse del *target* de precio y mercado al que se dedicará el producto...

Clases PCBs IPC

- La norma IPC-2221B *Generic Standard on Printed Circuit Board Design* establece los requerimientos generales para el diseño de PCBs.
- Esto incluye recomendaciones/especificaciones sobre múltiples aspectos:
 - Materiales y forma de la PCB
 - Encapsulados de los componentes
 - Posicionamiento de los componentes
 - Estrategias de rutados
 - Grosor de las pistas mínimos y máximos
 - Separación de los elementos metálicos
 - Disipación
 - Control de impedancias
 - Áreas de cobre
 - Test y *Tooling*
 - Etc.




Limitaciones Fabricación PCBs

- Aparte de cumplir la IPC-2221B, los **fabricantes** de PCBs emplean las **clases** o patrones de fabricación en las que especifican sus **capacidades técnicas**.
- Es necesario saber que el diseño que quiero realizar se va a poder fabricar de forma repetitiva, fiable, garantizada y con el coste necesario.
- Se emplean las CLASES (denominadas de 3 hasta 10) de requerimientos técnicos y coste económico creciente.
- En general, **diseñar una PCB con la clase más baja posible** que permita el diseño (menor coste). En esto influyen multitud de factores:
 - Densidad de componentes y tipo (QFN, BGA,...) y *pitch* de los circuitos integrados
 - Corrientes máximas necesarias
 - Necesidad de control de impedancias de algunas líneas
 - Evitar microvías y vías enterradas si es posible


Limitaciones Fabricación PCBs

- Conforme las clases aumentan, se permiten tamaños de pistas y coronas, y separaciones entre elementos menores, pasando de 0.25mm en clase 3 a 0.1mm en clase 8, por ejemplo.
- La clase de la PCB viene definida por su elemento más restrictivo, por lo que el diseño debe ser coherente... Si necesito clase 6 porque me lo exige el rutado de una BGA de bajo pitch, no tiene sentido hacer el resto a clase 4.
- El aumento de clases conlleva el uso de maquinaria y procesos químicos más precisos y costosos.

Clase 3
Doble cara
minWidth = 0.3mm
minHole = 0.7mm



Clase 6
6 caras
minWidth = 0.125mm
minHole = 0.25mm



Limitaciones Fabricación PCBs

- En general, todas estas limitaciones / restricciones tiene un reflejo en las DRC (*Design Rule Checker*) de los software de diseño electrónico como Altium Designer®.
- En función del **tipo de circuito** a fabricar (bicapa, multicapa, flexible, sustrato cerámico), los fabricantes imponen unos límites para cada clase.
- Además, puede haber **variación de valores para capas externas e internas** en caso de circuitos multicapa, y del **grosor del cobre** depositado (17 μm , 35 μm , 70 μm).
- Puede haber diferencias entre fabricantes. CUIDADO. Siempre **CONSULTAR ANTES**.
- Igualmente, los fabricantes suelen publicar sus TOLERANCIAS, a veces con opción estándar, o especial a mayor coste.
- Veamos algunos ejemplos de varios fabricantes de PCBs:

Limitaciones Fabricación PCBs



- **REGLAS** de diseño MULTICAPA de LAB CIRCUITS: [link](#)

		CLASE 3	CLASE 4	CLASE 5	CLASE 6	CLASE 7
Diámetro mínimo taladro metalizado		0,50 mm	0,30 mm	0,30 mm	0,20 mm	0,15 mm
Diámetro mínimo taladro NO metalizado		0,60 mm	0,40 mm	0,40 mm	0,30 mm	0,25 mm
Aspect / Ratio (grosor circuito / taladro mínimo)		5	5	6	8	13 (grosor máximo de 2 mm)
Ancho / espacio mínimo conductor en capas externas (grosor cobre base)		0,30 mm (17 µm) 0,30 mm (35 µm) 0,35 mm (70 µm)	0,20 mm (17 µm) 0,20 mm (35 µm) 0,25 mm (70 µm)	0,15 mm (17 µm) 0,15 mm (35 µm) 0,20 mm (70 µm)	0,125 mm (17 µm) 0,15 mm (35 µm) 0,175 mm (70 µm)	0,100 mm (17 µm)
Ancho / espacio mínimo conductor en capas internas (grosor cobre base)		0,25 mm (17 µm) 0,30 mm (35 µm) 0,30 mm (70 µm)	0,15 mm (17 µm) 0,20 mm (35 µm) 0,20 mm (70 µm)	0,125 mm (17 µm) 0,15 mm (35 µm) 0,175 mm (70 µm)	0,10 mm (17 µm) 0,125 mm (35 µm) 0,15 mm (70 µm)	0,075 mm (17 µm) 0,100 mm (35 µm)
Corona mínima en capas externas		0,22 mm	0,17 mm	0,13 mm	0,10 mm	0,075 mm
Corona mínima en capas internas de señal		0,25 mm	0,22 mm	0,19 mm	0,15 mm	0,125 mm

Limitaciones Fabricación PCBs



- **REGLAS** de diseño MULTICAPA de LAB CIRCUITS: [link](#)

		CLASE 3	CLASE 4	CLASE 5	CLASE 6	CLASE 7
Aislamiento mínimo entre taladro metalizado y conductor		0.40 mm	0.40 mm	0.30 mm	0.25 mm	0.20 mm
Diámetro mínimo microvía				0,10 mm (grosor aislante máximo 0.1 mm)	0,075 mm (grosor aislante máximo 0.065 mm)	0,075 mm (grosor aislante máximo 0.065 mm)
Pad superior microvía				0.35 mm	0.30 mm	0.25 mm
Pad inferior microvía				0.30 mm	0.25 mm	0.25 mm
Pared mínima entre microvía y taladro pasante / ciego / enterrado				0.22 mm	0.15 mm	0.10 mm
Pared mínima entre microvías				0.23 mm	0.15 mm	0.10 mm
Pared mínima entre microvías a 2 niveles				0.23 mm	0.15 mm	0.10 mm

Limitaciones Fabricación PCBs

- Reglas de diseño MULTICAPA de EURO CIRCUITS: [link](#)



Eurocircuits - PCB Design Classification Overview

Pattern Class	class 3		class 4		class 5		class 6		class 7		class 8		class 9		class 10	
Service	All Services															
	mm	mil	mm	mil	mm	mil	mm	mil	mm	mil	mm	mil	mm	mil	mm	mil
OTW	0.250	10	0.200	8	0.175	7	0.150	6	0.125	5	0.100	4	0.090	3.5	<0.090	<3.5
OTT-OTP-OPP	0.250	10	0.200	8	0.175	7	0.150	6	0.125	5	0.100	4	0.090	3.5	<0.090	<3.5
OAR	0.200	8	0.150	6	0.150	6	0.125	5	0.125	5	0.100	4	0.100	4	<0.100	<4
ITW	0.250	10	0.200	8	0.175	7	0.150	6	0.125	5	0.100	4	0.090	3.5	<0.090	<3.5
ITT-ITP-IPP	0.250	10	0.200	8	0.175	7	0.150	6	0.125	5	0.100	4	0.090	3.5	<0.090	<3.5
IAR	0.200	8	0.150	6	0.150	6	0.125	5	0.125	5	0.125	5	0.100	4	<0.100	<4
IPI	0.275	11	0.225	9	0.225	9	0.200	8	0.200	8	0.200	8	0.200	8	<0.200	<8

The smallest value (OTW, OTT-OTP-OPP, OAR, ITW, ITT-ITP-IPP, IAR, IPI) determines the **Pattern Class** of the board

Base Cu min Pattern Values

Base Cu OL		OTT-OTP-OPP		OTTW	
		mm	mil	mm	mil
12µm	1/2oz	0.090	3.5	0.090	3.5
18µm	1/2oz	0.100	4	0.090	3.5
35µm	1oz	0.125	5	0.125	5
70µm	2oz	0.200	8	0.200	8
105µm	3oz	0.250	10	0.250	10
Base Cu IL		ITT-ITP-IPP		ITW	
		mm	mil	mm	mil
12µm	1/2oz	0.090	3.5	0.090	3.5
18µm	1/2oz	0.100	4	0.090	3.5
35µm	1oz	0.125	5	0.125	5
70µm	2oz	0.200	8	0.200	8
105µm	3oz	0.250	10	0.250	10

Preceding letters **O** and **I** stand for Outer- and Inner layer
Example: **OTTW** = Outer layer Track Width

OAR : smallest OAR (Outer layer Annular Ring = 1/2 (Outer layer pad diameter - TOOLSIZE))

IAR : smallest IAR (Inner layer Annular Ring = 1/2 (Inner layer pad diameter - TOOLSIZE))

IPI (Inner layer Pad Insulation) : Clearance between edge TOOLSIZE of any unconnected hole(PTH/NPTH) and any nearest copper

Smallest **TOOLSIZE** = Finished Hole Size + 0.10mm/4mil for Plated Through Holes
+ 0.00mm/0mil for Non Plated Through Holes

Drill Class	class A		class B		class C		class D		class E		class F	
Service	ALL Services											
	mm	Inch	mm	Inch	mm	Inch	mm	Inch	mm	Inch	mm	Inch
PTH	0.50	0.020	0.35	0.014	0.25	0.010	0.15	0.006	0.10	0.004	<0.10	<0.004
NPTH	0.60	0.024	0.45	0.018	0.35	0.014	0.25	0.010	0.20	0.008	<0.20	<0.008
min TOOLSIZE	0.60	0.024	0.45	0.018	0.35	0.014	0.25	0.010	0.20	0.008	<0.20	<0.008

NOTE: The smallest value (**TOOLSIZE**) determines the **Drill Class** of the PCB

Max. PCB Thickness to Drill Class

mm	Inch	mm	Inch	mm	Inch	mm	Inch	mm	Inch
3.20	0.125	3.20	0.125	2.40	0.093	2.00	0.079	1.60	0.062

Aspect Ratio is 1:8 (Based on the TOOLSIZE)

Note A: VIA holes are Plated Through Holes, default defined as <=0.45mm (18mil) for all services or <= as defined by the customer in the order details.

VIA holes have a maximum negative tolerance of 0.30mm (12mil)

Note B: This classification table can only be put into praxis on PCB designs that have a **Plating Index of 0.40 or higher**. This is calculated in the PCB Visualizer analysis and displayed in the PCB Visualizer order details.

Services Index : P = PCB proto S = STANDARD pool DZ = DEFINED IMPEDANCE RF = RF pool SF = SEMI-FLEX pool I = IMS pool B = BINDI pool

Limitaciones Fabricación PCBs


- Los fabricantes de PCBs disponen de herramientas software para analizar automáticamente los ficheros GERBER recibidos y hacer una clasificación automática de las clases, además de detectar posibles errores.
- Es muy posible que antes de fabricar la PCB realicen algunas modificaciones que no afecten a la funcionalidad del circuito, pero sí facilite sus procesos de fabricación.
- Es importante conocer estas limitaciones e imponerlas al inicio del diseño.

Las iteraciones en el diseño de PCBs son
muy costosas en tiempo y dinero!!!


Limitaciones Fabricación PCBs

- DRC Design Rule Checker como primer paso
 - Ejemplo de configuración de Reglas de Diseño en Altium:

Grosor de pistas




Separación



Tolerancias Fabricación PCBs




- **TOLERANCIAS** de diseño MULTICAPA de LAB CIRCUITS: [link](#).
- La fabricación no es “perfecta” ya que todos los procesos (taladrado, atacado, marcado, fresado, *pick&place*, soldadura) tienen tolerancias.
- Es necesario considerarlas, siempre en “caso peor” a la hora de abordar el diseño de una PCB, sobre todo pensando en la posterior homologación y certificación .
- Por ejemplo, distancia entre zona de primario y pistas, distancias de taladros metalizados a primario, corte exterior. etc.






Diseño para la Fabricación DFM

- Además de seguir las recomendaciones de la IPC-2221B y cumplir las reglas de diseño de los fabricantes de PCBs, hay que emplear buenas técnicas de diseño que garanticen una correcta fabricación en serie.
- Estas técnicas se denominan **DFM** *Design For Manufacturability*, y hay que tenerlas presentes antes de empezar el diseño de la PCB, **anticipándose a posibles problemas de producción de las PCBs, de montaje de los componentes, de testeo, etc.**
- **DFM** no es lo mismo que **DRC** (*Design Rule Checking*), ya que va más allá.
- El DRC chequea reglas de diseño (autoimpuestas) y su resultado es OK/FAIL, mientras que DFM se aplica para minimizar los problemas de fabricación, montaje y testeo de PCBs.





Diseño para la Fabricación DFM

- Objetivo DFM: producción fiable (y económica).
- ¿Es asumible un *yield* del 95%?



Diseño para la Fabricación DFM

- ¿Es asumible un *yield* del 95%?
 - Mercado específico de pocas unidades con mucho valor añadido. Sí
 - Mercado de consumo de cientos de miles/ millones de unidades y bajo margen. NO
- Hay que asumir e incluir en las unidades buenas los costes económicos:
 - Dispositivos no válidos (PCB, montaje, componentes, transporte)
 - Tiempo dedicado a su detección, intento de arreglo, etc.




Diseño para la Fabricación DFM

- A la hora de afrontar el diseño de la PCB necesitamos saber o definir **antes** algunas cuestiones:
 - Reglas del fabricante de PCBs y tolerancias
 - Panelado
 - ¿Cómo van a montarse los componentes?
 - SMD en una cara soldado por refusión (*reflow*)
 - SMD en dos caras soldado por refusión
 - SMD y PTH soldados en refusión y ola (*wave*)
 - SMD y PTH soldados en refusión y ola selectiva
 - ¿Componentes grandes con alta carga térmica?
 - Necesidad de programación/verificación de circuitos integrados.
 - ¿Cómo va a testarse el circuito? DFT *Design For Testability*




Diseño para la Fabricación DFM

- Impacto de un cambio en un diseño PCB:




Diseño para la Fabricación DFM

- Impacto de un cambio en un diseño PCB:





Diseño para la Fabricación DFM

- Impacto de un cambio en un diseño PCB:




Colocación y orientación de componentes

- SMT soldadura por **refusión a una cara**
 - Orientación libre.
 - Respetar distancias entre componentes para el *Pick&Place*, distancias a bordes, distancias a conectores.
 - Cuidado con el efecto *shadow*. No colocar componentes pequeños muy juntos a componentes grandes con gran masa térmica ya que pueden no soldarse bien.
 - Componentes pequeños (Rs, Cs, Ls) igualar la carga térmica de los pads para evitar el efecto **Tombstone** debido al efecto de tensión superficial. [Video](#).
 - Mismo problema en caso de disposición asimétrica de pasta de soldadura o mala colocación del componente.
 - Si el componente sale “plantado”, la inspección visual humana/automática, lo detecta sin problemas y se corrige.
 - El problema es cuando queda aparentemente bien soldado pero un pad no lo está y el contacto existe a veces en función de la temperatura del sistema. Errores intermitentes y difíciles de localizar.
- 




Colocación y orientación de componentes

- SMT soldadura por **refusión a una cara**
 - Evitar colocar vías en los PADS. Tienden a absorber la pasta y pueden generar mala soldadura, sobre todo si están conectados a planos.
 - Pueden generar *Tombstone* en componentes pequeños como Rs, Cs y Ls.
 - Cuidado con las entradas y salidas de las pistas a los pads. Si Pueden generar giro de los componentes pequeños como Rs, Cs y Ls.



[Fuente ALTIUM](#)



Colocación y orientación de componentes


- SMT soldadura por **refusión a dos caras**
 - Mayor coste al duplicar los procesos: depositado de pasta, *pick&place*, *reflow*, inspección. Evitar si es posible. [Video](#).
 - Realizar por espacio, por integridad de señal, o por necesidades especiales de desacoplo.
 - Componentes pesados en TOP. Colocar en BOTTOM pasivos y pequeños integrados.



Colocación y orientación de componentes

SMT soldadura por refusión *reflow* y PTH por ola (*wave*)


- Si no hay SMT en BOTTOM, se monta y suelda primero el SMT por *reflow*. Posteriormente se inserta el PTH (a mano o automáticamente) y se suelda por ola.
- Si hay SMT en BOTTOM, tras soldar el de TOP, se realiza el *pick&place* de BOTTOM pegando los componentes con epoxy.
 - Colocar los componentes de forma que las parejas de PADs entren a la ola a la vez para evitar el giro del componente por tensión superficial.
 - En CI, ampliar el último PAD que salga de la ola para recoger el exceso de estaño. También se puede añadir un PAD extra. Se denominan *Solder Thieves*.



Colocación y orientación de componentes



SMT soldadura por refusión *reflow* y PTH por ola selectiva

- En este caso la ola no empapa todo el BOTTOM del circuito, sino que se mueve la boca de la mini-ola directamente donde es necesario soldar. Proceso cada vez más común.
- Usar tamaños de PAD más grandes para permitir un mejor agarre del estaño.
- El panel debe estar preparado para ello. Con al menos 10mm de distancia en los bordes con slots para sujeción.
- Respetar distancias. [Ejemplo 1](#). [Ejemplo 2](#). Dar 1mm de distancia a otros componentes.
- Cuidado con la longitud de las patas que salen por BOT.
- Solicitar reglas al montador ya que dependerán del tamaño de sus boquillas.
- [Video](#).





Tamaños componentes

- El tamaño final del producto a fabricar determinará en gran medida el tamaño de los componentes electrónicos, siempre que haya elección.
- Si no hay restricciones de espacio serias, intentad usar los componentes más grandes e integrados con *pitch* mayor, y todo el componente en TOP.
- En caso de componentes pasivos, intentad mantenerse en tamaños 0603 o mayores, ya que facilitará un posterior mantenimiento y reparación. Ir a tamaños de 0402 o incluso 0201 es costoso ya que las máquinas de *pick&place* son más precisas y más caras.
- Respetad la potencia admisible por cada tamaño.



Marcas Fiduciales


- Un fiducial es una marca de alineamiento detectada por cámara en una máquina de *pick&place*. El uso de ≥ 3 marcas asegura una correcta detección de la orientación del PCB y permite correcciones de escalado y desplazamiento al posicionar componentes
- Según IPC-7351, debes colocar al menos 3 marcas fiduciales en el PCB
- Cada marca es un círculo de 1 mm de diámetro con una apertura en el solder mask de 2 mm. No debe haber otros objetos (incluyendo serigrafía) en este área: No ponemos solder paste sobre el fiducial.
[Link a video](#) (6m30s)



- La ubicación de los fiduciales es libre:
 - Asimétricos
 - Sentido común
-

Marcas Fiduciales

- Hay varios tipos de fiduciales:
 - En el panel
 - En el PCB
 - Globales (esquinas PCB)
 - Locales (junto a componentes que requieren precisión y/o grandes componentes).



Fuente: <https://www.pcbunlimited.com/engineering/fiducial-data-pcb-design>

Marcas Fiduciales


- ¿Cómo añadir los fiduciales?
 - Añadirlos como componentes en el esquema (recomendado)
 - Añadirlos directamente en el PCB (igual de válido, pero esquema y PCB no estarán sincronizados)
- En cualquier caso, su designator comenzará por “F1” y el montador los reconocerá como fiduciales en el fichero de *pick&place*

Pick and Place Setup

All Columns	▲	Show	Designator	▲	T	Comment	T	Layer	T	Center-X(mm)	T	Center-Y(mm)	T	Rotation	T
Center-X(mm)		▼	D7			SMF58A		BottomLayer		74.6230		137.0250		270	
Center-Y(mm)		▼	D8			SMF58A		BottomLayer		34.6180		136.8300		270	
Comment		▼	DTVS1			SMAJ14.0A-E3/5A		BottomLayer		54.9050		10.9850		180	
ComponentKind		▼	DTVS2			SMAJ5.0A-E3/5A		BottomLayer		17.7250		10.3350		180	
Description		▼	F1			microSMD400LR		BottomLayer		62.1200		10.4000		360	
Designator		▼	F2			microSMD600LR		BottomLayer		24.8750		9.6850		360	
Footprint		▼	FI1			Fiducial		TopLayer		1.4750		8.1900		360	
Footprint Description		▼	FI2			Fiducial		TopLayer		152.7950		28.5350		360	
Height(mm)		▼	FI3			Fiducial		TopLayer		179.2350		99.1500		360	
Layer		▼	FI4			Fiducial		TopLayer		160.0750		147.9400		360	
Pad-X(mm)		▼	FI5			Fiducial		BottomLayer		5.1800		8.9700		180	
Pad-Y(mm)		▼	FI6			Fiducial		BottomLayer		155.6550		28.4700		180	
Ref-X(mm)		▼	FI7			Fiducial		BottomLayer		160.2700		144.4950		180	
Ref-Y(mm)		▼	FTVS1			Ferrite Wurth 742 792 52		BottomLayer		60.2350		16.1850		90	
Rotation		▼													
Variation		▼													


Marcas Fiduciales

- Ejemplo de diseño con 4 fiduciales
(cara TOP)



Marcas Fiduciales


- Ejemplo de diseño con 4 fiduciales
(cara BOTTOM)




Uniformidad Áreas Cobre

- Para mejorar la metalización de vías y pistas en el proceso electrolítico, es muy recomendable intentar que la cantidad de cobre sea “similar” en toda la PCB.
- De lo contrario se crean diferencias de grosor de cobre que puede generar:
 - Reducción espacio entre pistas y del diámetro de las vías
 - Pobre recubrimiento de máscara antisoldante
 - Degradar los valores de impedancia en líneas de impedancia controlada
- Para ello rellenaremos con áreas de cobre (normalmente conectadas a masa) que además ayudará a proteger las señales de la PCB, usando una distancia mínima de separación de 0.25mm,
- Veamos un ejemplo proporcionado por LAB CIRCUITS disponible [aquí](#):


Uniformidad Áreas Cobre - EJEMPLO



Uniformidad Áreas Cobre - EJEMPLO





Uniformidad Áreas Cobre - EJEMPLO



Elementos finos *Peelable*


- Vigilar los *Peelable*, hilos finos en fabricación
 - Al crear planos y zonas de relleno AreaFills, pueden generarse conexiones que , cumpliendo las reglas DRC, sean muy finas, menores incluso de 0.1mm.
 - Pueden generar cortocircuitos al desprenderse por quedar con muy poco agarre al sustrato.
 - Lo mismo para las máscaras antisoldantes. Pueden saltar y crear problemas posteriores. Separar 0.06mm de metal.



[Fuente LAB CIRCUITS](#)


Coronas de vías y *Teardrops*

- Usar coronas de vías “lo más grandes posibles”.
- Esto garantiza una buena conexión pista-vía, necesaria para garantizar continuidad, mantener impedancia controlada, capacidad de corriente...
- Intentad llegar a 0.15mm (mínimo IPC 0.05mm) en capas externas y 0.25mm en capas internas, con taladro mínimo de 0.3mm.
- Si no es posible por espacio, emplear lágrimas *Teardrops*. Esto a la vez hace el diseño menos sensible a las tolerancias de los taladros.




Via *Tenting*

- Las vías suelen cubrirse por la máscara antisoldante, salvo que quieran ser empleadas como puntos de test.
- Es muy recomendable hacer vía *Tenting*, que es dejar siempre una de las caras libre de máscara.
- Opción disponible en propiedades de las vías en Altium Designer.
- Esto permite escapar los gases que se forman en los procesos de fabricación.
- De lo contrario, la máscara puede romperse o “bufarse” creando burbujas y creciendo la superficie de apoyo que puede afectar a algún componente cercano.




[Link](#)
Tented Via



[Link](#)


Distancias pistas y componentes a borde PCB

- Lo habitual es que las PCBs se fabriquen y monten PANELADAS, fresadas o en *V-scoring*.
- Hay que garantizar que en los procesos de fresado y separado posterior de las PCBs, se garantice la continuidad de pistas y no sufran los componentes,
- Las pistas deben estar separadas al menos 0.2mm para paneles fresados, o 0.4mm para *V-scoring*.



Distancias pistas y componentes a borde PCB

- Los componentes deben de situarse por lo menos a 1mm del borde, salvo aquellos conectores de borde en PCB (SIMM, Edge).
- No obstante, esto puede verse aumentado por la capacidad de las máquinas de inserción SMD.
- Mucho **cuidado** con los condensadores cerámicos multicapa MLCCs.
- Pueden partirse en los procesos de separación de PCBs al doblarlas por estrés mecánico.
- Aumentar la distancia a 3mm si está colocado paralelo al borde, o 6mm si no va paralelo. [Link](#).
- Fallos difíciles de detectar.



Distancias pistas y componentes a borde PCB

- Mucho **cuidado** con los condensadores cerámicos multicapa MLCCs. (II). [Link](#).







Figure 1: A diagram demonstrating that the stress on the capacitor during depaneling is greatest to least in the following order $A > B = C > D > E$.

Stress and crack during bending




Serigrafía - *Silkscreen*

- La serigrafía SilkScreen se añade al final sobre la PCB ya terminada.
- Aunque el grosor de la serigrafía es pequeño (decenas de micras), evitar serigrafía sobre los PADS. Puede hacer que la soldadura posterior sea defectuosa.
- Normalmente, el propio fabricante de la PCB la eliminará, pero..
- Respecto al tamaño mínimo de las letras y números en las REFERENCIAS de los componentes, u otros textos, el tamaño mínimo debe ser de 30mils de alto (0.75mm), 6mils de grosor (0.15mm).
- Añadir en serigrafía información de la PCB (y en una cara de cobre externa), como versión, modelo, y espacio para etiquetas identificativas para versiones hardware y software.




Simetría en la Construcción Multicapa

- Para evitar problemas de alabeo y torsión en la PCB, sobre todo en circuitos multicapa, hay que mantener **simetría en cores y los prepregs empleados**.
- Igualmente, mantener simetrías en el diseño:
 - Caras de señal con caras de señal y planos con planos.
 - Usar mismo espesor de cobre en cada par.
 - Evitar un *core* con mucho cobre en su cara A, y poco cobre en la B.
 - Equilibrar vías ciegas y enterradas.




Fuente
LABCIRCUITS



Trampas de ácido – *Acid Traps*


- Evitar rutado de pistas muy angulados que puedan causar problemas graves en los procesos de grabado *etching* de las PCBs, al quedarse el ácido atrapado y mantenido más tiempo del necesario, causando una reducción del grosor de las pistas.
- Problema presente principalmente en las uniones pista-pad.



[Fuente
protoexpress](#)

Puntos de Test - DFT

- Es importante incluir puntos de test *Test Points*, tanto para la verificación funcional final de la PCB como para poder programar circuitos integrados como memorias, microcontroladores, FPGA, etc.
- Metodología DFT *Design For Test*.
- Es necesario saber cómo se va a testear la PCB.
- Si es con sondas flotantes, ponerlos en TOP como pads circulares, usar vías (marcadas como *test-point* para no incluir máscara), o incluso pads.
- Si el test va a ser realizado en máquina de test con “pichos”, averiguar si son los pichos acceden a TOP o BOTTOM. Respetad las distancias entre *test-points*.



Consejos finales

- Unificar valores de componentes en el esquemático para tener un BOM limpio.
100, 100R, 100r, 100 R, 100 r - 1K, 1k, 1000 – 1n2, 1.2n, 1.2N, 1.2 n
- Minimizar la cantidad de componentes. Intentad unificar, o incluso series/paralelo de valores. Ahorrar cantidad de rollos a cargar en la máquina.
- Minimizar los tamaños de taladros. Pensad en señal, potencia.
- Ser ordenado. Usar *Rooms* y *Snippets*.
- Pensad siempre en la fabricación, verificación, mantenimiento.

Referencias

- <https://www.lab-circuits.com/es/informacion-tecnica>
- <https://resources.altium.com/es/dfm-design-manufacturing>
- <https://resources.altium.com/es/p/manufacture-optimization-design-dfm>
- <https://titoma.com/blog/dfm-electronics-complete-guide>
- <https://versae.com/design-for-manufacturing-dfm/>
- <https://www.downstreamtech.com/downloads/UnderstandingDFM.pdf>
- <https://www.proto-electronics.com/blog/dfm-pcb-design>
- <https://www.protoexpress.com/blog/dfm-issues-pcb-manufacturing/>
- <https://www.vse.com/blog/2019/11/07/the-top-dfm-issues-in-pcb-layouts-and-how-to-prevent-them/>
- <https://www.optimattech.net/knowledge-center/DFM-hints-for-PCB-design.aspx>
- <https://www.cbspcb.com/dfm-guidelines/>
- <https://www.eurocircuits.com/pcb-design-guidelines/>