


# Diseño de circuitos impresos

## Integridad de Señal

### Metodología de Diseño Simulaciones PRE y POST LAYOUT



José F. Toledo ([jtoledo@eln.upv.es](mailto:jtoledo@eln.upv.es)) y Germán Ramos Peinado ([gramosp@eln.upv.es](mailto:gramosp@eln.upv.es))

# Recursos

- Libro “Aspectos prácticos de compatibilidad electromagnética e integridad de señal”, Días 2 y 8 ([enlace](#)) de José F. Toledo
- Recursos de Altium Designer en <https://resources.altium.com/es>
  - [Diseño de alta velocidad | Recursos de diseño de PCB | Altium.com](#)
  - <https://resources.altium.com/es/p/adopting-signal-integrity-in-your-high-speed-design-process>
  - <https://resources.altium.com/es/webinars/webinar-what-high-speed-design>
  - <https://resources.altium.com/es/p/power-integrity-5-common-myths>
  - <https://resources.altium.com/es/p/what-return-current-path-pcb>
  - <https://resources.altium.com/webinars/simulation>

# Prólogo...

En los felices (desde el punto de vista de un diseñador) años 80 (PCs a 4MHz) las **interconexiones** en un PCB **no se consideraban como líneas de transmisión** sino como cortocircuitos ideales.

SOY UN CABLE IDEAL!!!!

SOY UNA PISTA IDEAL!!!!  
NO ME IMPORTA EL RETORNO!!!


Hoy en día (PCs a GHz), los **niveles** de tensión han **descendido** y los **flancos** son tan cortos (abruptos) que la señal lleva **componentes de muy alta frecuencia**. Las **interconexiones** ya no son “**cortas**” comparadas con las **longitudes de onda** asociadas.

Esto afecta también a los **caminos de retorno** de las señales. Ya no son ideales.

Las líneas consideradas como “**largas**” (incluyendo sus caminos de retorno) afectarán negativamente a la propagación de las señales (**reflexiones**, **distorsión**, **retardos**, **crosstalk**, **radiación**) a no ser que hagamos algo para evitarlo...

# Prólogo...


Queremos contestar a las preguntas: ¿por qué esto funcionaba en segundo de carrera y ahora da fallos? ¿Qué ha cambiado?



# Contenidos

- Integridad de señal y alta velocidad
- Líneas de transmisión
- Metodología de diseño
- Modelos IBIS



¿Seguro que quieres seguir?  
Elige la **pastilla adecuada...**





# UN NUEVO ENFOQUE A LA CORRIENTE ELÉCTRICA

- Hemos **aprendido** que una señal eléctrica se propaga mediante una corriente eléctrica de “obedientes” electrones que van en fila desde el polo negativo al positivo de la fuente hasta la carga, y de ahí al polo positivo. La resistencia fija el flujo de corriente. Incluso nos lo han enseñado al revés... del positivo al negativo.
- Ciertamente es que los electrones son muy rápidos. Se mueven a unos 1000 Km/s en un cable a Tª ambiente.
- En ausencia de campo eléctrico que los empuje, chocan unos con otros cambiando de dirección, siendo la **velocidad media nula**, pero generando **ruido térmico**.
- Ante un campo eléctrico (voltaje), hay un “empujón”, apareciendo una tendencia de dirección, siendo la velocidad media de... **0.1mm/s** (para 1A en un cable de 1mm<sup>2</sup>). Para recorrer 1 metro hacen falta 10<sup>4</sup> segundos... casi tres horas.




# UN NUEVO ENFOQUE A LA CORRIENTE ELÉCTRICA

- Pero el coche de mi juguete se mueve de inmediato al pulsar el mando esté donde esté en el circuito... ¿Y si hay un condensador en serie? ¿Transformador? ¿Entonces?


**Un transitorio de  $V/I$  se propaga por los cables como una onda electromagnética a la velocidad de la luz en el medio**

- Esta onda es la que “empuja” a los electrones en su propagación, que se mueven localmente.
- Estas cargas aceleradas son las que generan la **radiación electromagnética**.



# UN NUEVO ENFOQUE A LA CORRIENTE ELÉCTRICA

- Para “guiar” la onda empleamos las **líneas de transmisión**.
- En un cable o pista de circuito impreso confinamos el campo electromagnético entre los dos planos conductores (señal-masa).




[Wikipedia](#)

- Si no tenemos los planos (o pista y plano por debajo), el campo ya no queda claramente confinado y tendremos radiación electromagnética y posible problemas cuando queramos pasar el marcado CE.

# ¿QUÉ ES ALTA VELOCIDAD?

¿Qué señal tiene más contenido en alta frecuencia?




1 MHz

10 MHz


# ¿QUÉ ES ALTA VELOCIDAD?

Veamos los flancos de la señal...


1 MHz



10 MHz



# ¿QUÉ ES ALTA VELOCIDAD?



1. El **ancho de banda** de una señal digital **no depende del periodo** del tren de pulsos, sino de los tiempos de **transición  $t_t$  (flancos)**.
2. Las familias lógicas y CI actuales tienen tiempos de transición tan pequeños como 0,6 ns comparado con los 15 ns aprox. de la veterana familia LS; lo que supone un factor 25 en el ancho de banda.
3. Esto equivale a decir que, en comparación con los diseños de los años 80, se ha pasado de unas pocas decenas de MHz a varios centenares de MHz de ancho de banda.

# ¿QUÉ ES ALTA VELOCIDAD?

4. O lo que es lo mismo: de componentes espectrales significativas con longitudes de onda del orden de 10 m a menos de medio metro


$$\lambda = \frac{c_p}{f}$$

$c_p$  – velocidad de propagación en el medio

$$c_p = \frac{c_0}{\sqrt{\epsilon_r}}$$

$$\epsilon_r \approx 4 \text{ (FR4)}$$


5. Si tenemos en cuenta que en la práctica encontramos pistas del mismo orden de magnitud que las longitudes de onda, ocurre que en cada punto de la pista encontraremos un nivel de tensión diferente



Si  $\lambda \gg L$ , como ocurre en diseños de baja velocidad, podemos despreciar este efecto

# ¿QUÉ ES ALTA VELOCIDAD?

6. Cuando la longitud de la pista no es mucho menor que la longitud de onda de las señales ( $L < \lambda/10$ ), debemos aplicar a la pista la teoría de las **líneas de transmisión**
7. En una línea de transmisión, la señal digital es distorsionada y necesita un tiempo ( $t_1$ ,  $t_2$ ) para estabilizarse debido fundamentalmente a las **reflexiones** (explicaremos esto más adelante)




Un diseño digital se considera de **alta velocidad** si hemos de **tratar las pistas como líneas de transmisión**, es decir, si la longitud de las pistas no es muy pequeña comparada con la longitud de onda de las señales (fijamos el límite, a efectos prácticos, en  **$L < \lambda/10$** )

# ¿QUÉ ES ALTA VELOCIDAD?

## Efectos de las reflexiones

- (A) Falsos flancos en las señales de reloj
- (B) Niveles lógicos no válidos en los instantes de muestreo
- (C) Posibles daños a los buffers por sobretensión



# IMPLICACIONES PARA EL DISEÑADOR

Necesidad de aprender una nueva disciplina de diseño

## Integridad de la Señal

*(Signal Integrity)*

Es una disciplina, a medio camino entre el diseño digital y la teoría de circuitos analógicos, que estudia los problemas eléctricos que surgen en **diseños digitales de alta velocidad** y las soluciones a los mismos


# Contenidos

- Integridad de señal y alta velocidad
- Líneas de transmisión
- Metodología de diseño
- Modelos IBIS

# LÍNEAS DE TRANSMISIÓN

1. Una línea de transmisión la podemos representar con:

- una autoinductancia por unidad de longitud  $L_0$  (H/m)
- una capacidad por unidad de longitud  $C_0$  (F/m)



$$l = \frac{\lambda}{20}$$

Podemos ignorar su efecto sobre señales estáticas o de lenta variación (o sus componentes), pero no sobre el tipo de señal que nos interesa:  
**los flancos de las señales digitales**

[Video](#)

# LÍNEAS DE TRANSMISIÓN

2. Estos valores determinan los dos parámetros más importantes de una línea de transmisión:

$$Z_o = \sqrt{L_o / C_o}$$

Impedancia característica de la línea ( $\Omega$ )

$$t_{po} = \sqrt{L_o \cdot C_o}$$

Retardo de propagación (s/m)


3. En la práctica  $Z_o$  y  $t_{po}$  se obtienen a partir de los materiales y la geometría de las pistas, utilizando programas de ordenador para realizar los cálculos

Valores típicos son 40-60  $\Omega$  para  $Z_o$  y 60-70 ps/cm para  $t_{po}$

FR4  
1m  $\approx$  6.66ns  
15 cm/ns


# LONGITUD CRÍTICA

Ancho de banda B práctico de una señal digital: la **frecuencia de codo**



B no depende de T!!!  
Depende de  $t_t$  (menor de  $t_r$  y  $t_f$ )  
 $B = 1/\pi \cdot t_t$

$1/\pi \approx 0.32$  se toma un criterio más conservador:




$$f_{codo} \approx \frac{0,5}{t_t}$$

Suficientes armónicos para recuperar la señal digital

# LONGITUD CRÍTICA

Ancho de banda B práctico de una señal digital: la **frecuencia de codo**



$$f_{codo} \approx \frac{0,5}{t_t}$$

Con esta **frecuencia de codo** consideramos la  $\lambda$  de la señal

Imagen extraída de "High-speed digital design: A handbook of black magic", Prentice Hall, 1993

# LONGITUD CRÍTICA

Criterio (aproximado) para determinar si una pista debe ser considerada como una línea de transmisión:

Cuando el tiempo que tarda la señal en propagarse hasta la carga es mayor que 1/5 de la duración del flanco.

La reflexión volverá y afectará a la forma de la señal.

Longitud crítica:

$$L_c \cdot t_{pd} = \frac{t_t}{5} \Rightarrow L_c = \frac{t_t}{5 \cdot t_{pd}}$$

Relación con el ancho de banda de la señal:


$$\lambda_{codo} = \frac{1}{t_{pd} \cdot f_{codo}} = \frac{t_t}{0,5 \cdot t_{pd}}$$

$$\lambda_{codo} = \frac{c}{f_{codo}}$$

$$L_c = \frac{\lambda_{codo}}{10} = \frac{c}{10 \cdot f_{codo}} \approx \frac{c_o}{2} \cdot \frac{1}{10 \cdot 0.5/t_t}$$

$$L_c \cdot 10^{-2} \approx \frac{3 \cdot 10^8}{10} \cdot t_t \cdot 10^{-9}$$


$$L_c(cm) \approx 3 \cdot t_t(ns)$$



# LONGITUD CRÍTICA


¿Qué impedancia “ve” la señal mientras se propaga por la línea?

$$¿I=V/R_L?$$



# LONGITUD CRÍTICA

- El frente de ondas no tienen ni “idea” de la carga al final...
- Mientras se propaga la onda se ve  $Z_o = \sqrt{L_o/c_o}$  que es la impedancia característica de la línea, y que coincide con el cociente E/H.



# LONGITUD CRÍTICA

Longitudes críticas para distintas familias lógicas, suponiendo  $t_{pd}=60 \text{ ps/cm}$

| Familia | $t_r$ (ns) | $t_f$ (ns) | $L_{\text{límite}}$ (cm) |
|---------|------------|------------|--------------------------|
| LS      | 14         | 10         | 33,3                     |
| ALS     | 2.7        | 1.7        | 5,7                      |
| FAST    | 4.0        | 1.4        | 4,7                      |
| LVC     | 1.8        | 1.8        | 6                        |
| ALVC    | 1.2        | 1.1        | 3,7                      |
| LVT     | 0.8        | 0.6        | 1,8                      |
| ALVT    | 0.8        | 0.7        | 2,3                      |
| HC      | 2.9        | 2.9        | 9,7                      |
| AHC     | 2.1        | 1.6        | 5,3                      |

$t_t$  1ns -  $L_c$  3cm  
 $t_t$  0.5ns -  $L_c$  1.5cm  
 $t_t$  50ps -  $L_c$  1.5mm (vía)


¡¡ las longitudes críticas de las subfamilias CMOS actuales  
están por debajo de los 2-3 cm !!

# LONGITUD CRÍTICA

A partir de la **longitud crítica** (en función de  $t_t$  y distancias entre fuente y carga), hay que **considerar** ya la **pista** como una **línea de transmisión** en la que nos aparecerán efectos y problemas como:


- **Reflexiones** causadas por discontinuidades en las impedancias en la línea y/o retorno.
- **Atenuaciones** por pérdidas en la línea.
- **Cross-talk** acoplamiento entre conductores contiguos.
- **Skew** diferencia temporal entre señales.
- **Ruido** debido a la conmutación simultánea.

Iremos viendo cómo afrontar cada uno de estos problemas.



# LONGITUD CRÍTICA


Ejemplo de línea corta y línea larga (simulación hecha con HyperLynx)



$t_t=487\text{ ps}$ ;  $f_{\text{codo}}=1\text{GHz}$ ;  $t_{pd}=60,4\text{ps/cm}$ ;  $L_c=1,61\text{cm}$  (0,64 inch)

# LONGITUD CRÍTICA


## Ejemplo de simulación SPICE con Líneas de Transmisión



$$t_t=50p; f_{codo}=10GHz; t_{pd}=60,4ps/cm; L_c=15mm; L=7.5mm$$


# LONGITUD CRÍTICA

## Ejemplo de simulación SPICE con Líneas de Transmisión



# LONGITUD CRÍTICA

En el diseño de la figura todas las líneas van conectadas a la FPGA  
¿Crees que hay líneas que podamos considerar *cortas*?




# Contenidos

- Integridad de señal y alta velocidad
- Líneas de transmisión
- Metodología de diseño
- Modelos IBIS


# ANÁLISIS DE INTEGRIDAD DE SEÑAL PRE-LAYOUT

- Consiste en realizar simulaciones analógicas de un diseño **no rutado** que incluyan el efecto de los buffers de E/S y de las líneas de transmisión para estimar **reflexiones**, **ground bounce** y retardos en una línea digital.
- La longitud de las líneas se estima a partir del **floorplan** mediante la **distancia Manhattan** (a 90°).
- Se utiliza para evaluar topologías y terminaciones de línea mediante **análisis “what-if”** (“qué ocurriría si...”). Este es el **análisis pre-layout**.
- Para obtener resultados más exactos y para hacer estimaciones de **crosstalk** debemos rutar el PCB y hacer un **análisis post-layout**.



# ANÁLISIS DE INTEGRIDAD DE SEÑAL PRE-LAYOUT

Definición de la topología en un editor gráfico




Análisis de las formas de onda  
Modificaciones en la topología  
y/o en las terminaciones

Topología y  
parámetros de las  
líneas de transmisión

modelos  
de los  
buffers

Simulador

Obtención de las formas de onda  
analógicas




# ANÁLISIS DE INTEGRIDAD DE SEÑAL POST-LAYOUT

- Consiste en realizar simulaciones analógicas de un **diseño rutado** que incluyan el efecto de los **buffers** de E/S y de las **líneas de transmisión** para estimar **crosstalk**, **reflexiones** y **retardos** en una línea digital
- Extraemos directamente del PCB la información relativa a la geometría de pistas, vías, cambios de capas y de impedancias...
  - Se utiliza para validar un diseño rutado
- Si los resultados no son satisfactorios deberemos introducir modificaciones en el diagrama esquemático y/o re-rutar la sección del PCB modificada y volver a simular las líneas de interés
- El coste en tiempo de una modificación y una nueva simulación es mucho mayor que en un análisis *pre-layout*.
  - Importancia de hacer un buen estudio *pre-layout* antes de rutar

# ANÁLISIS DE INTEGRIDAD DE SEÑAL POST-LAYOUT

Extracción de parámetros del PCB




- Análisis de las formas de onda
- Modificaciones en el diagrama esquemático y/o re-rutado del PCB

Topología y  
parámetros de las  
líneas de transmisión


Obtención de las formas de onda  
analógicas

modelos  
de los  
buffers

Simulador



# METODOLOGÍA DE DISEÑO TOP-DOWN – PROCESO ITERATIVO




# Herramientas para la simulación de Integridad de Señal

- SPICE (o similar) + modelos IBIS y líneas de transmisión simples:
  - ALTIUM DESIGNER
- Simuladores electromagnéticos 2.5D
  - HYPERLYNX
- Simuladores electromagnéticos 3D
  - HYPERLYNX 3D
  - CST
- ¿Cuál necesito?
  - Compromiso entre coste, tiempos de simulación y precisión de los resultados
  - Simulaciones 3D sólo son necesarias para muy altas tasas de transferencia 10+ Gbps

# METODOLOGÍA DE INTEGRIDAD DE SEÑAL ALTIUM

- Altium Designer no dispone de herramientas específicas para el análisis pre-layout.
- Puede emplearse Hyperlynx, o...
- Usar el análisis post-layout partiendo de un layout básico emplazando aproximadamente los componentes y rutando las señales identificadas como críticas. Será necesario definir el *stack-up* y disponer de los modelos IBIS.



# Contenidos


- Integridad de señal y alta velocidad
- Líneas de transmisión
- Metodología de diseño
- Modelos IBIS

# Modelos IBIS: Introducción

- Definición del bus PCI, a principios de los 90 (Intel). Surge la necesidad de caracterizar los buffers de E/S para llevar a cabo simulaciones.
- **SPICE** es una solución, pero hay una traba: las empresas no quieren revelar información confidencial (procesos de fabricación y tecnología) que resulta necesaria para definir buenos modelos.
- **Intel** desarrolla modelos basados en tablas I/V y simuladores no SPICE. Los resultados de las simulaciones se ajustan muy bien a las medidas reales.
- 1993: Intel invita a otras empresas a formar el **IBIS Open Forum** para desarrollar un formato de especificación común. Aparece la versión 1.0 de la especificación **IBIS** (*I/O Buffer Information Specification*).

# IBIS 1.1 (1993)

- Los modelos de buffers de salida son archivos ASCII que contienen tablas I/V (1,2,3), información sobre el encapsulado (5) y conmutación (4)



- 1 y 2: Transistores de *pullup* y *pulldown* (TTL, CMOS, BiCMOS) definidos por la tablas I/V
  - 3: Los diodos de limitación también están definidos por tablas I/V
  - 4: Tiempos de subida y bajada expresados como  $dV/dt$
  - 5: Capacidad total del buffer ( $C_{comp}$ ) y modelo RLC del encapsulado
- Los modelos de buffers de entrada sólo requieren (3), (5)

# Evolución de IBIS

- **IBIS 2.1 (1995)**

- Añade soporte para C.I. con más de una tensión de alimentación, soporte para las tecnologías ECL, PECL, GTL y buffers diferenciales
- Añade acoplamiento entre pines del encapsulado
- Añade parámetros de conmutación para los buffers de entrada
- Añade tablas  $V/t$  que permiten mejorar la especificación temporal

- **IBIS 3.0**


- Añade soporte para simulación *multiboard* (EBD, *Electrical Board Description*)

# Evolución de IBIS

- IBIS 3.2 (1999)
  - Añade soporte para nuevos tipos de encapsulados (SIMM, MCMs, conectores)
  - Añade soporte para información de conmutación de los diodos
  - Añade otras mejoras que aumentan el nivel de detalle de los modelos
- IBIS 4.0 (2002), 4.1 y 4.2 (2004)
  - Soporte para diferentes lenguajes
  - SPICE, VHDL-AMS, Verilog-AMS
- IBIS 5.0 (2008)
  - API de modelos algorítmicos (AMI), integridad de alimentación, comprobaciones EMC
- IBIS 7.1 (2021) es la más actual. 403 hojas de norma...



# Ejemplo de fichero IBIS (.ibs): Buffer de reloj CY2305

Se trata de un buffer de reloj con PLL con 5 salidas. Las salidas provienen directamente de la entrada o pasan a través de un PLL para eliminar el retardo interno (*zero-delay clock buffers*)



[Link](#)

# IBIS: Estructura del Modelo




**Cabecera**

**Componente**

**Modelo Buffer1**

**Modelo Input1**



Captura de pantalla de Visual Ibis Editor


## 1. Cabecera: Versión IBIS e información de identificación del fichero

```

| *****
| IBIS file cy2305.ibs created by s2ibis2 version 0.91BETA
| North Carolina State University Electronics Research Laboratory 1995
| *****
[IBIS ver]    2.1
[File name]  cy2305.ibs
[File Rev]   0
[Date]       Monday, October 26, 1998
[Source]     This file originated at Cypress Timing Technology
[Notes]      File created by JMO.
[Disclaimer] This information is for modeling purposes only and is not guaranteed.
[Copyright]  Copyright Cypress Semiconductor, Inc. 1997

```

### 2.1 Declaración de componente y parásitos del encapsulado



\*\*\*\*\*

Component cy2305

\*\*\*\*\*

[Component] cy2305

[Manufacturer] Cypress Semiconductor

[Package]

| variable | typ      | min      | max      |
|----------|----------|----------|----------|
| R_pkg    | 53.00m   | 46.93m   | 59.07m   |
| L_pkg    | 2.738nH  | 2.213nH  | 3.263nH  |
| C_pkg    | 239.80fF | 222.20fF | 257.40fF |

## 2.2 Definición de los pines del encapsulado: nombre, modelo y parásitos

| [Pin] | signal_name | model_name | R_pin | L_pin | C_pin |
|-------|-------------|------------|-------|-------|-------|
| 2     | CLK2        | Buffer1    |       |       |       |
| 3     | CLK1        | Buffer1    |       |       |       |
| 5     | CLK3        | Buffer1    |       |       |       |
| 7     | CLK4        | Buffer1    |       |       |       |
| 8     | CLKOUT      | Buffer1    |       |       |       |
| 4     | GND         | GND        |       |       |       |
| 6     | VDD         | POWER      |       |       |       |
| 1     | Ref         | Input1     |       |       |       |

Se usan por defecto los valores de la sección anterior (encapsulado)

## 3.1 Definición de los modelos: identificación y referencias (Buffer1)

Nombre y tipo

Umbral lógico


Referencia de tensión

```

*****
|
|           Model Buffer1
|
*****
|
| [Model]      Buffer1
| Model_type   3-state
| Polarity     Inverting
| Enable       Active-High
| Vinl =       800.00mV
| Vinh =       2.00V
| C_comp       5.00pF      5.00pF      5.00pF
|
| [Temperature Range]  50.00      100.00      0.00
| [Voltage Range]      3.30V      2.90V      3.60V

```


## 3.2 Definición de los modelos: tablas I/V (modelo Buffer1)



| [POWER_clamp] |            |            |            |
|---------------|------------|------------|------------|
| [GND_clamp]   |            |            |            |
| [Pullup]      |            |            |            |
| [Pulldown]    |            |            |            |
| voltage       | I(typ)     | I(min)     | I(max)     |
| -3.30         | -1000.00uA | -1000.00uA | 0.00A      |
| -3.10         | 0.00A      | 0.00A      | -1000.00uA |
| -2.90         | -1000.00uA | -1.00mA    | -1000.00uA |
| -2.70         | 0.00A      | -1000.00uA | -1000.00uA |
| -2.50         | 0.00A      | -1.00mA    | -1000.00uA |
| -2.30         | 0.00A      | 0.00A      | -1000.00uA |
| -2.10         | -1.00mA    | -1.00mA    | -1.00mA    |
| -1.90         | -1000.00uA | -1000.00uA | -1000.00uA |
| -1.70         | -1000.00uA | -1000.00uA | -2.00mA    |
| -1.50         | -1.60mA    | -1.00mA    | -3.00mA    |


## 3.3 Definición de los modelos: conmutación

| [Ramp]   |              |                 |              |
|----------|--------------|-----------------|--------------|
| variable | typ          | min             | max          |
| dV/dt_r  | 1.15/855.88p | 784.19m/1.41n   | 1.46/593.28p |
| dV/dt_f  | 1.19/480.00p | 797.40m/720.00p | 1.51/480.00  |





## 3.4 Definición de los modelos: tablas V/t (modelo Buffer1)

| [Falling Waveform]   |          |          |          |
|----------------------|----------|----------|----------|
| [Rising Waveform]    |          |          |          |
| R_fixture = 50.00    |          |          |          |
| V_fixture = 0.00     |          |          |          |
| V_fixture_min = 0.00 |          |          |          |
| V_fixture_max = 0.00 |          |          |          |
| time                 | V(typ)   | V(min)   | V(max)   |
| 0.00S                | 15.15uV  | 15.55uV  | 9.99uV   |
| 240.00pS             | 15.98uV  | 15.94uV  | 34.91uV  |
| 480.00pS             | 169.92uV | 4.03uV   | -1.07mV  |
| 720.00pS             | 126.25uV | 13.03uV  | -2.67mV  |
| 960.00pS             | -4.23mV  | 241.95uV | 70.99mV  |
| 1.20nS               | -11.27mV | 608.80uV | 450.40mV |




Captura de pantalla de Visual Ibis Editor



## 3.4 Definición de los modelos: modelo Input1

```
| End [Model] Buffer1
|
| *****
|
|           Model Input1
| *****
[Model]      Input1
Model_type   Input
Polarity     Non-Inverting
Vinl =       800.00mV
Vinh =       2.00V
C_comp      5.00pF      5.00pF      5.00pF
```


El modelo Input1, por ser una entrada, sólo incluye las tablas I/V para GND\_clamp y POWER\_clamp y los parásitos del encapsulado



# Visual IBIS Editor

- SW gratuito de edición y visualización de modelos IBIS

- [http://www.mentor.com/products/pcb-system-design/circuit-simulation/hyperlynx-signal-integrity/visual\\_ibis\\_editor](http://www.mentor.com/products/pcb-system-design/circuit-simulation/hyperlynx-signal-integrity/visual_ibis_editor)



Captura de pantalla de Visual Ibis Editor

# ¿Es Suficiente IBIS?

- Los modelos IBIS convencionales no son suficientemente precisos a altas velocidades
  - Por ejemplo, no se puede modelar los búferes con pre-énfasis o ecualizaciones complejas
- Es necesario usar modelos más potentes:
  - HSPICE, Eldo
  - El problema es la velocidad de la simulación
  - Además, hay que usar modelos encriptados para proteger la IP de los fabricantes, lo que implica comprar HSPICE (\$\$\$)
- IBIS-AMI ofrece una solución
  - Modelo analógico del driver/receiver más un modelo algorítmico que modela las partes más sofisticadas (ecualización, recuperación de reloj, etc...)
  - IBIS-AMI combinado con técnicas estadísticas ofrece muy buen compromiso de velocidad/precisión

# Ejemplo: FPGA de Xilinx

## Altium Designer sólo soporta modelos IBIS

- Los modelos **IBIS** se usan para los **SelectIO**
  - Diferentes estándares de señalización de los IOBs
  - Desde LVTTTL hasta SSTL y LVDS
- Los **SERDES** se modelan mediante **SPICE**
  - Lo más potente, modelos HSPICE
  - HSPICE es una herramienta de Synopsys
  - Existe integración HSPICE-Hyperlynx
  - Alternativamente, modelos Eldo (HSPICE de Mentor)
- Existen kits **IBIS-AMI** para los **SERDES**
  - Se usan con la herramienta IBIS-AMI de Hyperlynx
  - BER muy rápidos con simulación estadística