


Diseño de circuitos impresos

Integridad de Señal

Reflexiones y Terminaciones



José F. Toledo (jtoledo@eln.upv.es) y Germán Ramos Peinado (gramosp@eln.upv.es)


Recursos

- Libro “Aspectos prácticos de compatibilidad electromagnética e integridad de señal” ([enlace](#)) de José F. Toledo. Día 3.
- Recursos de Altium Designer en <https://resources.altium.com/es>
 - [Diseño de alta velocidad | Recursos de diseño de PCB | Altium.com](#)
 - <https://resources.altium.com/es/p/adopting-signal-integrity-in-your-high-speed-design-process>
 - <https://resources.altium.com/es/webinars/webinar-what-high-speed-design>
 - <https://resources.altium.com/es/p/power-integrity-5-common-myths>
 - <https://resources.altium.com/es/p/what-return-current-path-pcb>
 - <https://resources.altium.com/webinars/simulation>

Contenidos

- Reflexiones
- Terminaciones

REFLEXIONES




¿Dónde hay cambios de impedancia?

- Análogamente a como la luz sufre un fenómeno de reflexión al cambiar de medio, una señal al propagarse por una pista sufre una reflexión **si encuentra un cambio de impedancia en su camino**.
- Este efecto debe **considerarse** sólo si la **longitud de la línea supera un límite** ($\lambda/10$) y sólo durante el transitorio.
- Vamos a estudiar que ocurre en el ejemplo de la figura, con una fuente V_s que genera un escalón con una impedancia de salida Z_s , una línea de transmisión con impedancia característica Z_o , y una carga en el extremo con una carga Z_L .

REFLEXIONES

Primer paso: la fuente comienza a conducir la línea V_o




- Entre Z_s y Z_o se forma un primer divisor de tensión, por lo que sólo una parte de la tensión de la fuente se propaga hacia la carga, V_o .
- Recordemos que Z_L todavía es “desconocida” ya que el frente de ondas no ha llegado.

REFLEXIONES

Segundo paso: el frente de ondas V_o llega a la carga

Se define el **coeficiente de reflexión ρ** en la carga ρ_L como:

$$\rho_L = \frac{Z_L - Z_o}{Z_L + Z_o} \approx 1$$




- Si $Z_L \neq Z_o$, parte de la onda se refleja de vuelta hacia la fuente V_r , en una proporción determinada por el coeficiente de reflexión ρ_L
- Como generalmente $Z_L \gg Z_o$, ρ_L es positivo y aprox. la unidad
- En la carga tenemos la suma de ondas directa y reflejada: $V_L = V_o \cdot (1 + \rho_L) \approx 2 \cdot V_o$
- Si $Z_L = Z_o$, ρ_L es 0 y no hay onda reflejada: **Adaptación de impedancias**
- En caso $Z_L < Z_o$, ρ_L es negativo y $V_L < V_o$.

REFLEXIONES

Tercer paso: la primera reflexión V_r llega a la fuente

Nuevo **coeficiente de reflexión ρ** en la fuente ρ_s como:


$$\rho_s = \frac{Z_s - Z_o}{Z_s + Z_o}$$




- Lo mismo ocurre en la fuente: como $Z_s \neq Z_o$ parte de la señal se refleja de vuelta a la carga según ρ_s y el resto es absorbido por la fuente.
- Como generalmente $Z_s < Z_o$, ρ_s es negativo y la onda reflejada en la fuente V_{rr} lleva la polaridad invertida respecto a V_r .

REFLEXIONES

Cuarto paso: la segunda reflexión llega a la carga




- El *ping-pong* continua hasta, atenuándose cada vez más las múltiples reflexiones y alcanzamos el estado estacionario... Hay convergencia ya que $|\rho_L|$ y $|\rho_S| \leq 1$.
- Es ahora cuando tenemos el divisor resistivo con la carga Z_L , desapareciendo el efecto de la línea Z_o . Esto es lo que nos habían enseñado... La parte final en estado estacionario.



$$V_L = V_s \cdot \frac{Z_L}{Z_L + Z_s}$$

REFLEXIONES



τ es el retardo de propagación en la línea


Ver TI AN-807, National Semiconductor, 1992 para calcular formas de onda de reflexiones a mano, actualizada por Texas Instruments en 2004 (en PoliformaT y [aquí](#))

- En el estado estacionario podemos ignorar el efecto de la línea de transmisión
- Sólo tendremos en cuenta las reflexiones durante el transitorio (flancos de las señales digitales)

REFLEXIONES




- Diagrama en celosía (*lattice*) para el cálculo de las reflexiones y tensiones en fuente y carga.
- Sacado de AN-807 de Texas Instruments ([Link](#)).
- Visualice este [video](#).

τ es el retardo de propagación en la línea




REFLEXIONES

- Formas de ondas de tensiones en fuente y carga para distintos casos.
- Sacado de AN-807 de Texas Instruments ([Link](#)).




REFLEXIONES

- Simulaciones SPICE con Altium Designer empleando Líneas de Trasmisión.
- No incluyen el efecto capacitivo de las cargas, ni la definición IBIS de los buffers, etc., pero nos pueden dar una idea rápida de las reflexiones que vamos a tener.
- $L_c=15\text{cm}$, $\tau=1\text{ns}$, $R_s=18\Omega$, $Z_o=50\Omega$, distintos valores de R_L .
- Dispone del proyecto ALTIUM en PoliformaT




REFLEXIONES

$$R_L \gg Z_0 - R_L = 1k\Omega$$




REFLEXIONES

$$R_L = Z_0 - R_L = 50\Omega$$




REFLEXIONES

$$R_L < Z_0 - R_L = 25\Omega$$



REFLEXIONES

Visualizar estos videos:



[Video 1](#)



[Video 2](#)

Contenidos

- Reflexiones
- Terminaciones


Vivir con reflexiones... ¿Qué hacer?

- En diseño actuales con grandes tasas de bits y flancos de señales muy abruptos, vamos a tener pistas que necesitarán ser tratadas como líneas de transmisión.
- Dados los valores habituales de Z_s (impedancia de salida de las fuentes de señal) de entre 12 a 18 Ω .
- Y dados los valores típicos de Z_o de las pistas, entorno a 50 Ω , parece evidente que para impedancias de carga Z_L mayores de 50 Ω , que va a ser lo habitual (normalmente cientos de Ω en los flancos considerando el B efectivo),
- Vamos a tener reflexiones en las líneas de alta velocidad que nos van a poder provocar:
 - Sobreimpulsos positivos *over-shoots* y negativos *under-shoots* que pueden dañar las entradas de los circuitos integrados
 - Falsos flancos de reloj
 - Falsos niveles de señal registrados con peligro de meta-estabilidad
 - Aumento de la radiación electromagnética del sistema
- ¿Qué podemos hacer?



Terminación serie en la fuente

Consiste en una resistencia serie R_s cuyo valor, más la impedancia de salida de la fuente R_d , es igual a la impedancia característica de la línea Z_o .




- Típicamente, $Z_o = 50 \Omega$, $R_d = 18 \Omega$, luego se suele colocar $R_s = 33 \Omega$
- Es necesario colocar la terminación muy cerca de la fuente
- Como $R_s + R_d \approx Z_o$, una onda de amplitud mitad se propaga hacia la carga
- Como $\rho_L \approx 1$ recuperaremos toda la amplitud en la carga (incidente + reflejada)
- La onda reflejada hacia la fuente no vuelve a reflejarse, ya que $\rho_s \approx 0$
- Reduce el *crosstalk* en la línea !!

Todo ventajas por menos de 0,01€


Terminación serie en la fuente

- Simulación SPICE con, $Z_o=50\ \Omega$, $L_c=15\text{cm}$, $R_d=18\ \Omega$, $R_s=33\ \Omega$ y $Z_L=1\text{k}\ \Omega$




Terminación serie en la fuente

Un pequeño ejemplo: oscilador (U3) que entrega una señal de reloj a una memoria Flash (U1)
Pista de 50 ohm de 10,7 cm de longitud.




Terminación serie en la fuente

- Resultado de la simulación de integridad de señal con Altium en la memoria Flash (arriba) y en el oscilador (abajo).
- La forma de onda más sucia corresponde la simulación sin terminaciones.
- La forma de onda más limpia incorpora una resistencia serie en la fuente de 22 ohmios.





Terminación serie en la fuente

- ¿Cuál es el valor óptimo de resistencia?
- Altium permite simulaciones paramétricas (abajo, simulación de 0 a 50 Ω en pasos de 5 Ω)
- Valor óptimo entre 25 y 30 Ω => valores normalizados de 27 Ω o 33 Ω



Terminación serie en la fuente

Comparando forma de onda y espectro (sin terminación o con resistencia de $33\ \Omega$), observamos la mejora que una pequeña resistencia SMD 0402 ó 0201 de 0,01 € puede suponer en la integridad de señal y en la radiación de la pista.



$$E = 263 \cdot 10^{-11} \cdot f^2 \cdot A \cdot I / r$$

E en V/m, el área (A) en cm^2 ,
 f en MHz, I en mA, r en m

Terminación serie en la fuente


- En líneas punto a punto (una fuente y una carga), añadir una pequeña resistencia serie de 22-37 ohmios junto a la fuente tiene el efecto de limpiar la señal y reducir la radiación de la pista.
- Añadiremos una pequeña resistencia serie inexcusablemente a la salida de cada oscilador y de cada señal activa por flanco.
- Puede ser necesario, si las simulaciones lo aconsejan, usar esta técnica también en otro tipo de señales para limitar los sobreimpulsos o cuando la señal vaya a salir del PCB y debemos reducir su radiación.
- Podemos emplear packs de resistencias (2, 4, 8) en pequeño formato para ahorrar espacio en la PCB.
- Otras ventajas: puntos de test y limitación de corriente.



Terminación serie en la fuente

La terminación serie en la fuente funciona correctamente para señales punto a punto


¿Qué sucede si hay más de una carga?



- La onda incidente produce sólo la mitad de la amplitud en A. Es necesario esperar a la onda reflejada desde B para alcanzar la amplitud total. El camino a A *stub* es “corto”.
- Esto produce flancos no monótonos y retardos elevados, lo que no es apropiado para señales de reloj o cuando queremos minimizar retardos.
- Por lo tanto, este tipo de terminación es adecuado para líneas **punto a punto** o, si hay más de una carga, cuando L_B es pequeña (a efectos prácticos, $L_B < L_{crítica}$), topología que se conoce como *heavy point-to-point*.

Terminación serie en la fuente

Ejemplo: FPGA-SDRAM






CUIDADO:

- Líneas de datos SDRAM son I/O
- Añadir otra R_s cerca de sus pines?


Terminación serie en la fuente

Otro pequeño ejemplo: oscilador (U3) que entrega una señal de reloj a dos memorias Flash (U1, U2)
Pista de 50 ohm de 10,7 cm de longitud. Dos topologías de rutado: *heavy point-to-point* y *multi-drop*





Terminación serie en la fuente

Otro pequeño ejemplo: oscilador (U3) que entrega una señal de reloj a dos memorias Flash (U1, U2)
Pista de 50 ohm de 10,7 cm de longitud. Dos topologías de rutado: *heavy point-to-point* y *multi-drop*.
Simulaciones con Altium Designer.



Con Rs de 33 Ω




Con Rs de 33 Ω



Terminación paralelo en la carga

Este método es adecuado cuando la línea tiene cargas distribuidas. La principal desventaja es que los drivers deben conducir una corriente muy elevada !!




- Al adaptar el extremo de la línea, no se producen reflexiones
- R_T puede llevarse a masa o a V_{CC} indistintamente (siempre que haya un buen desacoplo entre ambos planos!)
- Tiene la ventaja de su sencillez, pero no se puede utilizar (excepto excepciones) por la elevada corriente requerida (typ. > 50mA)
- ¿Dónde se usa? Ejemplo: DDR2, DDR3 (señalización SSTL)

¿Pueden las E/S de tu micro/FPGA conducir una carga de 50Ω a 2.5V/3.3V?

Terminación Thevenin

Este método requiere menos corriente del driver, pero a cambio son necesarias dos resistencias por línea (lo que es muy costoso en espacio al rutar buses)




Adecuado para buffers de corriente de salida alta o medio-alta (typ.>30 mA)

Si $R_1=R_2=100\ \Omega$ y $V_{CC}=3.3\text{ V}$, ¿qué corriente debe entregar el driver para garantizar 0,4 V (logic low) y 2 V (logic high) en la línea?

Terminación RC

Este método evita el consumo de corriente estática (el condensador la bloquea)




- La reactancia del condensador debe ser pequeña para las componentes frecuenciales altas de la señal, lo que fija un límite inferior al valor de C :

$$B_W \approx \frac{0,5}{t_t}$$

- Además, hay que hacer que $R \cdot C \ll T_p$, periodo de la señal, fijando un límite superior al valor de C .
- En la práctica, los valores ideales de R y C se obtienen iterativamente o mediante herramientas software.

Terminación mediante diodos



- No es una verdadera terminación, simplemente limita los sobreimpulsos *over-shoot* y los subimpulsos *under-shoot*.
- Muchos C.I. incorporan estos diodos en sus buffers de entrada como protección parcial frente a ESD y otros transitorios. A mayor capacidad de absorción, mayor área de silicio y mayor coste.
- El peligro reside en que los diodos de protección resulten dañados con el tiempo por pequeñas sobrecorrientes repetitivas.